JPH0621734A - 電気信号をバッファする方法及び装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】負荷や入力条件が変動しても出力電圧が実質的
に入力電圧と等しく保たれる、高出力インピーダンス回
路と低入力インピーダンス負荷間のバッファー回路を提
供する。 【構成】２個のＮＰＮトランジスタ２０，２４からなる
エミッタホロワ段１１が、Ｖｃｃ１８と出力ノード２６
の間に接続され、更に負荷２８を経て接地される。また
２個のＰＮＰトランジスタ１６，１４から成る第２のエ
ミッタホロワ段１３もＶｃｃ１８と接地の間に接続され
ている。トランジスタ１４のベースへの入力はライン２
７を経てトランジスタ２４に入り出力増巾される。これ
と同時にライン１９により、トランジスタ２０のベース
エミッタ電圧はＰＮＰトランジスタ１６のベース・エミ
ッタ接合へ印加され、第二エミッタホロワ段１３には強
制的に電流が発生される。従って、出力ノード２６にお
ける電圧は入力電圧信号１２に対して一定の関係に維持
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、互いに電子回路をバッ
ファする回路における改良に関するものであって、更に
詳細には、負荷条件に拘らず、正確な出力電圧を維持し
ながら、低入力インピーダンス負荷又は負荷回路に対
し、高出力インピーダンスにおいて出力電圧を有する回
路をバッファさせる回路における改良に関するものであ
る。

【０００２】

【従来の技術】二つの回路の間の干渉を最小とし且つ第
一回路を第二回路から分離させるために、二つの回路の
間に通常エミッタホロワ回路を組込んだ「バッファ」増
幅器を介在させることが一般的に行なわれている。典型
的に、バッファは、第一回路上に軽い負荷のみを課すた
めに高い入力インピーダンスを有しており、且つ例えば
小さな負荷抵抗を提供するものなどの大きな負荷を駆動
することを可能とするために低い出力インピーダンスを
有している。高い出力インピーダンスを有する回路と低
い入力インピーダンスを有する回路との間にバッファ増
幅器が存在しない場合には、供給源の内部インピーダン
スによって信号のほとんどは失われる。適切に構成され
る場合には、バッファ増幅器はその入力電圧に等しい出
力電圧を供給する。

【０００３】バッファ増幅器を構成するのには典型的に
二つの方法がある。最初の方法は、電圧フィードバック
が存在しない開ループ回路を使用することである。第二
の方法は、電圧フィードバックが存在する閉ループ回路
を使用することである。開ループ回路の利点の一つは、
通常より短い伝搬遅延を有している閉ループ回路よりも
より大きな応答速度を提供するという点である。開ルー
プ回路の場合の問題は、出力信号エラーを補正する方法
がないために不正確であるという点である。一方、閉ル
ープ回路の利点のうちの一つは、フィードバックにより
可能となるより高い精度及び正確性である。閉ループ回
路の欠点は、利得が精度との間で利益衡量がなされ、伝
搬遅延が増加するために応答速度が遅くなるということ
である。又、閉ループ回路内のループの安定性が問題と
なる。なぜならば、制御外振動が発生する場合があるか
らである。従って、ループの帯域幅は、安定性を確保す
るために通常減少される。従って、広い帯域幅に対する
要求がある場合には、電圧フィードバックループの使用
は不適切であり且つ開ループのアプローチが必要な場合
がある。

【０００４】幾つかのカスケード構成としたバイポーラ
トランジスタ段を使用するバッファ増幅器回路を構成す
る場合、出力電圧が入力電圧の可及的に精密なレプリカ
であることを可能とするために、種々の段においてのト
ランジスタのベース−エミッタ電圧（Ｖ_BE）の「マッチ
ング」を与えることが必要である。この様なマッチング
は、例えばコレクタ電流、トランジスタの型（即ちＮＰ
Ｎ又はＰＮＰ）、エミッタの面積又は寸法、装置の幾何
学的形状、及びコレクタ・エミッタ電圧などの関連する
パラメータを適切に制御することにより達成することが
可能である。バイポーラトランジスタＶ_BEの場合には、
次式が成立する。

【０００５】Ｖ_BE＝Ｖ_T ｌｎ（Ｉ_C ／Ｉ_B ） 尚、Ｖ_T は２６ｍＶにほぼ等しく且つＩ_S はトランジス
タのエミッタ面積に比例する技術依存型のパラメータで
ある。従って、エミッタ面積を２倍とするとＶ_BEは約１
８ｍＶだけ減少する。Ｖ_BEはトランジスタのエミッタの
面積により直接的に影響されるばかりでなく、コレクタ
電流によっても影響される。従って、Ｖ_BEは、エミッタ
及び相対的なコレクタ電流を適切に寸法構成することに
より段において密接にマッチングさせることが可能であ
る。

【０００６】従って、Ｖ_BEをマッチングさせる通常の方
法は、同一のタイプで（即ち、両方ともＮＰＮか又はＰ
ＮＰ）及びエミッタ寸法であるトランジスタを介して等
しい電流を流すことを行なう。例えば、同一のコレクタ
電流を取扱う等しい寸法の２個のＮＰＮトランジスタは
等しいＶ_BEを有している。しかしながら、ＮＰＮトラン
ジスタ及びＰＮＰトランジスタは、通常、同一のコレク
タ電流に対し異なったＶ_BEを有している。従来において
は、時々ＮＰＮのＶ_BEがＰＮＰへマッチングされるが、
例えばバイアスなどの所望の静的条件を確立させるため
だけのものに過ぎない。動的信号を担持するトランジス
タに対しＶ_BEマッチングが使用されたことはない。しか
しながら、上述した式を検討すると、同一の電流に対し
てＮＰＮトランジスタ上の電圧降下（Ｖ_BE）のＮＰＮト
ランジスタの電圧降下への近似は、それらのそれぞれの
エミッタ面積を適宜スケーリングすることにより（これ
ら二つの装置がそれらの構成に基づいて本来的に同様な
ものでない場合）、得ることが可能であることは明らか
である。

【０００７】最も簡単なマルチトランジスタバッファ増
幅器は、二つのカスケード接続した「エミッタホロワ」
段を有しており、それらの段はＶ_BE電圧降下を部分的に
補償するために反対の極性のもの、即ち一方がＮＰＮで
且つ他方がＰＮＰのものである。

【０００８】一つの段におけるトランジスタのＶ_BEは、
別の段におけるトランジスタのＶ_BEから典型的に異なる
ばかりか（それらが特別の条件を課すことにより等しい
ものに製造されない限り）、該トランジスタはそれぞれ
の負荷に従って異なったコレクタ電流を有する傾向を有
している。従って、必要とされていることは、少なくと
も一次負荷独立性を達成するために、負荷における電流
とは独立的に一方の段におけるＮＰＮトランジスタのＶ
_BEを別の段におけるＰＮＰトランジスタのＶ_BEとマッチ
させる回路である。ある範囲内のＶ_BEを有するトランジ
スタの場合、本回路は二つの段において必要とされるコ
レクタ電流を自動的に確立し、従って等しいＶ_BEが継続
的に維持される。この電流はトランジスタの型に依存し
且つ必ずしも両方の段において等しいものではない。

【０００９】

【発明が解決しようとする課題】本発明は、負荷条件及
び入力信号における変動にも拘らず出力電圧を実質的に
入力電圧と等しく維持する、低入力インピーダンスを有
する負荷に対し高出力インピーダンスを有する回路をバ
ッファする改良した装置及び方法を提供することを目的
とする。

【００１０】本発明の別の目的とするところは、広い帯
域幅に亘り出力信号を供給する上述したタイプの改良し
た装置及び方法を提供することである。

【００１１】本発明の更に別の目的とするところは、典
型的に開ループ構成の応答速度を有するバッファ回路を
提供する上述したタイプの改良した装置及び方法を提供
することである。

【００１２】本発明の更に別の目的とするところは、バ
イアス動作のために負荷電流を使用し且つ動作のために
外部的に与えられたバイアス電流を必要とすることのな
い「自己バイアス型」の上述したタイプの改良した装置
及び方法を提供することである。

【００１３】本発明の更に別の目的とするところは、負
荷条件に拘らず正確に入力電圧に等しい出力電圧を供給
するためにエミッタホロワ回路の異なった段におけるト
ランジスタのＶ_BEの「マッチング」を使用する上述した
タイプの改良した装置及び方法を提供することである。

【００１４】本発明の更に別の目的とするところは、負
荷電流フィードバック技術を使用して二つの段における
Ｖ_BEを等しい状態に継続的に維持するようにエミッタホ
ロワ回路の二つの段における所要のコレクタ電流を自動
的に設定する上述したタイプの改良した装置及び方法を
提供することである。

【００１５】

【課題を解決するための手段】本発明の広義の側面によ
れば、低インピーダンスを与える負荷に対して高出力イ
ンピーダンスを与える入力回路の電圧出力をバッファす
るバッファ回路が提供される。負荷電流が負荷に接続さ
れている出力ノードへ第一エミッタホロワ段を介して流
れる。この第一エミッタホロワ段は第一及び第二トラン
ジスタを有しており、その各トランジスタはエミッタと
ベースとコレクタとを有しており、第一トランジスタは
供給電圧（電源電圧）へダイオード接続されており、且
つ第二エミッタホロワ段は第三及び第四トランジスタを
有しており、その各トランジスタはエミッタとベースと
コレクタとを有しており、第三トランジスタのベース・
エミッタ電圧は第一トランジスタのベース・エミッタ電
圧と等しく、第二段内に電流を強制的に流させる。入力
回路からの入力電圧信号が第四トランジスタのベースへ
供給される。負荷電流に比例する電流を第二段へフィー
ドバックさせる手段が設けられており、それにより第二
トランジスタのＶ_BEの電圧と第四トランジスタのＶ_BEと
の間に一定の関係を自動的に維持せしめ、その際に入力
電圧信号に対して一定の関係を有する電圧を出力ノード
において維持せしめる。負荷回路内に電流を駆動するこ
とにより何ら負荷電流が引出されない場合には、回路を
始動させるための始動用トランジスタも設けられてい
る。

【００１６】本発明の別の広義の側面によれば、負荷に
対して入力電圧信号をバッファする方法が提供される。
本方法は、負荷に接続された出力ノードへ負荷電流が流
れる第一エミッタホロワ段を設け、該第一段は第一及び
第二のトランジスタを有しており、その各トランジスタ
はエミッタとベースとコレクタとを有しており、該第一
トランジスタは供給電圧に対してダイオード接続されて
おり、且つ第三及び第四トランジスタを有する第二エミ
ッタホロワ段を設け、その各第三及び第四トランジスタ
はエミッタとベースとコレクタとを有している。第一ト
ランジスタのベース・エミッタ電圧が第三トランジスタ
のベース・エミッタ接合へ印加されて、第二段内に強制
的に電流を流させ、且つ該負荷電流の一部が第二段へフ
ィードバックされて第二トランジスタの電圧と第四トラ
ンジスタとの間に一定の関係を維持する。

【００１７】

【実施例】本発明の好適実施例に基づく装置及び方法が
組込まれたバッファ増幅器１０を概略的に図１に示して
ある。この回路１０は、第一エミッタホロワ段１１を有
しており、それは２個のＮＰＮトランジスタ２０及び２
４を有しており、それらのエミッタ・コレクタ経路はＶ
_ccレール１８と出力ノード２６との間に接続されてい
る。第一トランジスタ２０のベース及びコレクタはＶ_cc
レール１８へ接続されており、従って第一トランジスタ
２０はそれに対してダイオード接続されている。負荷２
８が出力ノード２６と基準電圧、即ち接地との間に図示
した如くに接続されている。負荷２８は、回路１０の一
部として構成することが可能であり、又、ノード２６は
別の負荷回路（不図示）へ接続すべく適合させることが
可能である。

【００１８】更に、回路１０は第二エミッタホロワ段１
８を有しており、それは２個のＰＮＰトランジスタ１６
及び１４を有しており、それらのエミッタ・コレクタ経
路もＶ_ccレール１８と接地との間に接続されている。Ｐ
ＮＰトランジスタ１６のベースはライン１９によりＮＰ
Ｎトランジスタ２０のエミッタへ接続されており、且つ
ＰＮＰトランジスタ１４のエミッタはライン２７により
ＮＰＮトランジスタ２４のベースへ接続されている。ラ
イン１９は、第一エミッタホロワ段１１内を流れる負荷
電流に比例する電流をＰＮＰトランジスタ１６へフィー
ドバックさせるためのフィードバック回路を与えてお
り、それによりトランジスタ２０のベースエミッタ電圧
をＰＮＰトランジスタ１６のベース・エミッタ接合へ印
加させ、第二エミッタホロワ段１３を介して強制的に電
流を流させる。従って、出力ノード２６における電圧は
入力電圧信号１２に対して一定の関係に維持される。

【００１９】図１に示した回路は、広い範囲の入力電圧
に対し正確な出力電圧を発生する。バッファ増幅器１０
はディスクリートな即ち個別的な部品から構成すること
が可能であるが、好適には、それは電圧発生器回路と負
荷回路との間に接続すべく適合された単一の半導体チッ
プ上に集積化させる。

【００２０】本回路の動作は、「負荷電流フィードバッ
ク」を使用することにより二つの「エミッタホロワ」段
内のトランジスタのベース−エミッタ電圧のマッチング
に基づいている。ベース及び早期電圧に起因するエラー
が無視される場合（それは、当該技術分野において公知
のより複雑な回路により補償することが可能である）、
ノード２６上の出力電圧（Ｖ_OUT ）を入力電圧（Ｖ_IN）
１２と正確にマッチさせるために、ＰＮＰトランジスタ
１４のＶ_BEは可及的に正確にＮＰＮトランジスタ２４の
Ｖ_BEとマッチせねばならない。なぜならば、入力電圧の
信号経路は、トランジスタ１４のベース・エミッタ接合
及びトランジスタ２４のベース・エミッタ接合を介して
負荷２８へ通じているからである。

【００２１】更に、バッファ増幅器１０への入力電圧１
２は本回路のスタートアップ即ち始動を助けるＮＰＮト
ランジスタ２２のベースへ接続即ち供給される。この動
作は、初期負荷電流がゼロである場合には必要な場合が
ある。なぜならば、その条件においては、本回路を介し
て電流が存在しない場合があり、その結果トランジスタ
がバイアスされない状態となるからである。なぜなら
ば、バッファ回路１０は適切なバイアス動作のために負
荷電流を使用する「自己バイアス型」のものであり、動
作するために外部的に供給されるバイアス電流を必要と
するものではないからである。この始動時における潜在
的な問題を解決するために、トランジスタ２２は負荷２
８内に電流を駆動する。回路１０が動作状態となると、
負荷電流がトランジスタ２４及びトランジスタ２０のコ
レクタ・エミッタ接合を介して流れる。

【００２２】ダイオード接続されており且つそのエミッ
タがトランジスタ１６のベースへ接続されているトラン
ジスタ２０が、そのＶ_BEをトランジスタ１６のベース・
エミッタ接合へ印加し、トランジスタ１６及び１４を介
してコレクタ電流を発生する。トランジスタ１４のＶ_BE
をトランジスタ２４のＶ_BEと継続的に等しく維持するた
めにフィードバックライン１９を介してトランジスタ２
４を介して流れる負荷電流が部分的にトランジスタ１６
のベースへフィードバックされる負荷電流フィードバッ
クの概念が使用されるので、４個のトランジスタ１４，
１６，２０，２４の全てのＶ_BEは、これらのトランジス
タの本来的なＶ_BE値が過大に異なるものでないと仮定す
る場合には、同一である。与えられた実施例において使
用される特定のトランジスタのＶ_BE値が非常に異なる場
合には、出力電圧エラーを減少させるためにその他の解
決方法が必要となる場合がある。

【００２３】実現可能な一つの解決方法は、それぞれの
トランジスタのエミッタ面積を適切に寸法構成すること
である。ＮＰＮと相対的にＰＮＰエミッタ面積を適切に
寸法構成することにより、同一のＶ_BEに対してこれら二
つの段内に適宜の電流を強制的に流すことが可能であ
り、従ってエラーを最小とすることが可能である。

【００２４】別の使用可能な解決方法は、補正を行なう
ために何れかの段のトランジスタのエミッタと直列して
実質的に等しい値の抵抗を使用することである。ＰＮＰ
トランジスタ１４及び１６のＶ_BEが小さすぎる場合に
は、これらの抵抗はそれらのエミッタと直列に設ける。
この形態を図４に示してあり、そこでは、抵抗７０が電
圧供給源１８とトランジスタ１６のエミッタとの間に接
続されており、且つ抵抗７０と実質的に等しい値の抵抗
７２がトランジスタ１６のコレクタとトランジスタ１４
のエミッタとの間に接続されている。一方、ＮＰＮトラ
ンジスタ２４及び２０のＶ_BEが小さすぎる場合には、こ
れらの抵抗はそれらのエミッタと直列して設ける。この
形態を図５に示しており、その場合は、抵抗７４がトラ
ンジスタ２０のエミッタとトランジスタ２４のコレクタ
との間に接続されており、且つ実質的に抵抗７４に対し
て等しい値の抵抗７６がトランジスタ２４のコレクタと
負荷装置との間に接続されている。しかしながら、この
Ｖ_BEをマッチングさせる方法は、制限された範囲の電流
に対してのみ動作する。なぜならば、Ｖ_BE上の電圧降下
は、電流に対してプロットした場合には対数曲線に従
い、一方抵抗は直線的なものである。

【００２５】適用例に依存して、ＮＰＮトランジスタ２
４のベース電流は、それがトランジスタ１６のコレクタ
電流と比較して十分に大きなものである場合には、エラ
ーの発生源となる場合がある。このエラーを取除くため
に、「ベース電流相殺」技術を使用することが可能であ
り、その技術により、トランジスタ２４のベース電流が
再生され且つトランジスタ２４のベース内にミラー動作
されて一次補償を行なう。この形態を図６に示してお
り、その場合には、トランジスタ８４，８２，８０がト
ランジスタ２４のベース電流を「相殺」するために付け
加えられている。ＰＮＰトランジスタ８０のエミッタは
Ｖ_cc１８へ接続されており、トランジスタ８０のコレク
タはトランジスタ１４のコレクタ及びトランジスタ２４
のベースへ接続されており、且つトランジスタ８０のベ
ースはＰＮＰトランジスタ８２のベース及びコレクタへ
接続されると共にトランジスタ８４のベースへ接続され
ている。トランジスタ８２のエミッタはＶ_cc１８へ接続
されており、且つトランジスタ８２のコレクタはトラン
ジスタ８４のベースへ接続されている。ＮＰＮトランジ
スタ８４のコレクタはトランジスタ２０のエミッタへ接
続されており、且つトランジスタ８４のエミッタはトラ
ンジスタ２４のコレクタへ接続されている。動作につい
て説明すると、トランジスタ８４がトランジスタ２４と
同一である場合には、それらはほぼ同一のコレクタ電流
を有しているので、それらはほぼ同一のベース電流（Ｉ
_B ）を有しており、該電流はトランジスタ８２及び８０
により「ミラー」動作され且つトランジスタ２４のベー
スへフィードバックされ、従ってＩ_B によってトランジ
スタ１４のＶ_BE上のエラーを「相殺」する。当該技術分
野において公知の如く、より複雑な方法を使用して二次
的な影響を相殺させるようにすることも可能である。

【００２６】本発明に基づく別の回路の実施例３０を図
２に示してある。この回路３０は図１に関して説明した
回路と類似しているが、始動用トランジスタ３４がその
コレクタを供給電圧４０へ接続しており、そのベースを
入力電圧３２へ接続しており（図１に示した如く）、且
つそのエミッタを負荷４８を介して電流を発生させるた
めにトランジスタ２４のベース内へ電流を駆動すべく接
続されている点が異なっている。図２の回路形態の動作
は図１の実施例のものとは異なっている。なぜならば、
それは、トランジスタ３４及び２４の両方がターンオン
されねばならないので、Ｖ_IN３２が該トランジスタを横
断してのＶ_BE降下と少なくとも大きさが等しい場合にの
み、それは負荷電流を供給するからである。

【００２７】図１の実施例の場合の如く、種々のトラン
ジスタの間で同一のＶ_BEを発生させるためにエミッタ寸
法を変化させることが可能である。種々の段のエミッタ
と直列接続させて適宜の寸法構成とした抵抗を使用する
ことにより同一の効果を得ることも可能である。トラン
ジスタ２４の過剰なベース電流により発生されるエラー
を除去するためにベース電流相殺技術を使用することも
可能である。図１の実施例の場合における如く、この回
路も自己バイアス型である。

【００２８】本発明の別の回路実施例５０を図３に示し
てある。この回路実施例は、Ｖ_ccレール６０からＰＮＰ
トランジスタ６２及びＮＰＮトランジスタ６４のエミッ
タ・コレクタを介して負荷６８を接続することが可能な
出力ノード６６へ通じる負荷電流経路５１を有してい
る。制御電流経路５３が、Ｖ_ccレール６０と接地との間
において、ＰＮＰトランジスタ５８及び５６のエミッタ
・コレクタ経路を介して設けられている。トランジスタ
５８及び６２のベースが互いに且つトランジスタ６２の
コレクタへ接続されている。同様に、トランジスタ６４
のベースがトランジスタ５８のコレクタへ接続されてい
る。始動用トランジスタ５４はＮＰＮ装置であり、その
エミッタ・コレクタ経路はＶ_ccレール６０とトランジス
タ５６のエミッタとの間に接続されている。入力電圧信
号は、入力ノード５２からトランジスタ５４及び５６の
ベースへ印加される。

【００２９】図１及び２に関して上述した回路実施例と
対照的に、図３の回路実施例５０においては、トランジ
スタ６２はＰＮＰトランジスタである。トランジスタ５
６は、強制的に、トランジスタ５４と同一のコレクタ電
流を通過させる。しかしながら、この回路はその全ての
トランジスタに対して正確にマッチしたＶ_BEを有するこ
とは必要ではなく、従ってＶ_IN５２及びＶ_OUT ６６との
間にほぼ一定のオフセットが存在する場合がある。前述
した実施例と同様に、この実施例も「自己バイアス型」
であり、且つ前述した実施例の場合と同様に、種々のト
ランジスタの間で同一のＶ_BEを発生させるためにエミッ
タ寸法を変化させることが可能である。種々の段のエミ
ッタと直列に設けた適宜の寸法の抵抗を使用することに
より同一の効果を達成することが可能である。トランジ
スタ２４の過剰なベース電流により発生されるエラーを
取除くためにベース電流相殺技術を使用することが可能
である。

【００３０】上述した実施例は、相補的な形態で実現す
ることも可能であり、その場合には、出力へ電流を供給
する第一段はＰＮＰ段であり、一方第二段はＮＰＮ段で
ある。始動用トランジスタはＰＮＰ型のものである。Ｎ
チャンネル又はＰチャンネルトランジスタを使用して等
価な回路を構築することも可能であり、従ってその場合
には位相電流エラー問題を回避することが可能である
が、曲線マッチングのためのドレイン・ソース電圧に対
してより敏感なものとなる。

【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】 本発明の好適実施例に基づいて構成されたバ
ッファ増幅器回路を示した概略図。

【図２】 本発明の別の好適実施例に基づいて構成され
たバッファ増幅器回路を示した概略図。

【図３】 本発明の更に別の実施例に基づいて構成され
たバッファ増幅器回路を示した概略図。

【図４】 本発明の第一変形例を示した概略図。

【図５】 本発明の第二変形例を示した概略図。

【図６】 本発明の第三変形例を示した概略図。

【符号の説明】

１０ バッファ増幅器 １１ 第一エミッタホロワ段 １３ 第二エミッタホロワ段 １８ Ｖ_ccレール（電源線） ２６ 出力ノード ２８ 負荷

Claims (24)

【特許請求の範囲】
1. 【請求項１】 入力電圧信号と負荷との間の接続用のバ
   ッファ回路において、 負荷へ供給するための負荷電流が流れる第一エミッタホ
   ロワ段であって、第一及び第二のトランジスタを有して
   おり、各トランジスタがエミッタとベースとコレクタと
   を有しており、前記第一トランジスタはそのエミッタを
   第二トランジスタのコレクタへ接続しており且つそのコ
   レクタ及びベースを供給電圧へ相互接続させてダイオー
   ド接続型とした第一エミッタホロワ、 供給電圧と基準電圧との間に制御電流を流す第二エミッ
   タホロワ段であって、第三及び第四トランジスタを有し
   ており、各トランジスタがエミッタとベースとコレクタ
   とを有しており、前記第四トランジスタのエミッタが第
   二トランジスタのベースへ接続しており、且つ前記第四
   トランジスタはそのコレクタを基準電圧へ接続してお
   り、且つ前記入力電圧信号を受取るべく接続されている
   第二エミッタホロワ段、 前記負荷電流の一部を前記第三トランジスタへフィード
   バックするためのフィードバック回路であって、前記第
   一トランジスタのベース・エミッタ電圧が前記第三トラ
   ンジスタのベース・エミッタ接合へ印加されて入力電圧
   信号に対し一定の関係を有する電圧を前記負荷を横断し
   て維持するために前記第四トランジスタのエミッタへ前
   記第三トランジスタのコレクタを接続することにより前
   記第二段を介して電流を強制的に流させるフィードバッ
   ク回路、 を有することを特徴とするバッファ回路。
2. 【請求項２】 請求項１において、更に、負荷電流が引
   出されていない場合に前記負荷回路内に電流を駆動する
   ことにより回路を始動させる始動用トランジスタを有す
   ることを特徴とするバッファ回路。
3. 【請求項３】 請求項２において、前記始動用トランジ
   スタがエミッタとベースとコレクタとを有しており、前
   記エミッタ及びコレクタが前記第二トランジスタのエミ
   ッタ及びコレクタと並列接続されており、且つ前記ベー
   スが前記入力電圧信号を受取るべく接続されていること
   を特徴とするバッファ回路。
4. 【請求項４】 請求項２において、前記始動用トランジ
   スタがエミッタとベースとコレクタとを有しており、前
   記エミッタ及びベースが前記第四トランジスタのエミッ
   タ及びベースと並列接続されており、且つ前記コレクタ
   が前記基準電圧へ接続されていることを特徴とするバッ
   ファ回路。
5. 【請求項５】 請求項１において、前記バッファ回路が
   高入力インピーダンス及び低出力インピーダンスを有す
   ることを特徴とするバッファ回路。
6. 【請求項６】 請求項１において、前記第一段における
   第二トランジスタ及び第四トランジスタのベース・エミ
   ッタ電圧が一定値に維持され、その際に入力電圧信号に
   実質的に等しい電圧を前記負荷を横断して維持すること
   を特徴とするバッファ回路。
7. 【請求項７】 請求項６において、前記一定値が実質的
   に等しい値であることを特徴とするバッファ回路。
8. 【請求項８】 請求項６において、前記第一及び第二ト
   ランジスタのエミッタ面積が実質的に等しく、且つ前記
   第三及び第四トランジスタのエミッタ面積が実質的に等
   しいことを特徴とするバッファ回路。
9. 【請求項９】 請求項１において、前記二つの段におけ
   るトランジスタのエミッタが、前記第四トランジスタの
   Ｖ_BEに実質的に等しい第二トランジスタにおけるＶ_BEを
   発生すべく寸法構成されていることを特徴とするバッフ
   ァ回路。
10. 【請求項１０】 請求項１において、第二トランジスタ
    のＶ_BEを第四トランジスタのＶ_BEと実質的に等しく維持
    するために実質的に等しい値の抵抗を前記第一及び第二
    トランジスタのエミッタと直列して設けたことを特徴と
    するバッファ回路。
11. 【請求項１１】 請求項１において、第二トランジスタ
    のＶ_BEを第四トランジスタのＶ_BEと実質的に等しく維持
    するために、実質的に等しい値の抵抗を第三及び第四ト
    ランジスタのエミッタと直列して設けたことを特徴とす
    るバッファ回路。
12. 【請求項１２】 請求項１において、前記第一及び第二
    トランジスタがＮＰＮトランジスタであり且つ前記第三
    及び第四トランジスタがＰＮＰトランジスタであること
    を特徴とするバッファ回路。
13. 【請求項１３】 請求項１において、更に、エミッタと
    ベースとコレクタとを具備するパストランジスタが設け
    られており、前記パストランジスタは前記第二トランジ
    スタのコレクタと直列状態にあり、且つ前記第二トラン
    ジスタのベース電流の一次補償を得るために前記第二ト
    ランジスタのベースへそのベース電流をミラー動作させ
    ることを特徴とするバッファ回路。
14. 【請求項１４】 入力電圧信号を低入力インピーダンス
    負荷回路へ供給する高出力インピーダンス電圧発生器回
    路をバッファする回路において、 エミッタとベースとコレクタとを具備しており前記ベー
    ス及びコレクタが供給電圧へ接続されている第一ＮＰＮ
    トランジスタ、 エミッタとベースとコレクタとを具備しており前記コレ
    クタが前記第一ＮＰＮトランジスタのエミッタへ接続し
    ており且つ前記エミッタが前記負荷回路へ接続している
    第二ＮＰＮトランジスタ、 エミッタとベースとコレクタとを具備しており前記エミ
    ッタが前記供給電圧へ接続しており前記ベースが前記第
    一ＮＰＮトランジスタのエミッタへ接続しており且つ前
    記コレクタが前記第二ＮＰＮトランジスタのベースへ接
    続されている第一ＰＮＰトランジスタ、 エミッタとベースとコレクタとを具備しており前記エミ
    ッタが前記第一ＰＮＰトランジスタのコレクタへ接続し
    ており前記コレクタが基準電圧へ接続しており且つ前記
    ベースが前記入力電圧信号へ接続している第二ＰＮＰト
    ランジスタ、 を有することを特徴とする回路。
15. 【請求項１５】 請求項１４において、更に、エミッタ
    とベースとコレクタとを具備しており前記ベースが前記
    入力電圧信号へ接続され前記コレクタが前記第一ＮＰＮ
    トランジスタのエミッタへ接続され且つ前記エミッタが
    前記負荷回路へ接続される始動用トランジスタを有する
    ことを特徴とする回路。
16. 【請求項１６】 請求項１５において、前記始動用トラ
    ンジスタがＮＰＮトランジスタであることを特徴とする
    回路。
17. 【請求項１７】 請求項１４において、更に、エミッタ
    とベースとコレクタとを具備しており、前記ベースが前
    記入力電圧信号へ接続され、前記コレクタが前記第一Ｐ
    ＮＰトランジスタのエミッタへ接続され、且つ前記エミ
    ッタが前記第一ＰＮＰトランジスタのコレクタへ接続さ
    れている始動用トランジスタを有することを特徴とする
    回路。
18. 【請求項１８】 請求項１７において、前記始動用トラ
    ンジスタがＮＰＮトランジスタであることを特徴とする
    回路。
19. 【請求項１９】 入力電圧を供給する高出力インピーダ
    ンスを有する電圧発生器回路と低入力インピーダンスを
    有する負荷との間に接続するためのバッファ回路におい
    て、 前記負荷へ出力電流を供給する第一エミッタホロワ段、 前記入力電圧を受取り且つ前記第一段へ前記入力電圧に
    比例する電圧を供給するための出力端を具備する第二エ
    ミッタホロワ段、 前記負荷上の出力電圧を前記入力電圧と実質的に等しく
    維持するために前記第一段から前記第二段へ前記出力電
    流に比例する電流をフィードバックさせるために前記第
    一段と第二段との間に設けられたフィードバック回路、 を有することを特徴とする回路。
20. 【請求項２０】 請求項１９において、前記第一段が第
    一及び第二のＮＰＮトランジスタを有しており、各トラ
    ンジスタはエミッタとベースとコレクタとを有してお
    り、前記第一トランジスタは供給電圧に対しダイオード
    接続されており、且つ前記第二段が第一及び第二のＰＮ
    Ｐトランジスタを有しており、各トランジスタはエミッ
    タとベースとコレクタとを有しており、前記第一ＮＰＮ
    トランジスタのベース・エミッタ電圧は前記第一ＰＮＰ
    トランジスタのベース・エミッタ接合に印加されて前記
    第二段を介して強制的に電流を流し、前記第二段へ負荷
    電流フィードバックを与えて、前記第二ＰＮＰトランジ
    スタと前記第二ＮＰＮトランジスタとの間に実質的に等
    しいベース・エミッタ電圧を維持するための電流を供給
    し、その際に前記負荷回路上の出力電圧を前記入力電圧
    と実質的に等しく維持することを特徴とする回路。
21. 【請求項２１】 請求項１９において、更に、負荷電流
    が初期的に前記負荷回路により引出されない場合に、前
    記入力に応答して前記第二ＮＰＮトランジスタのベース
    内に初期電流を駆動する手段が設けられていることを特
    徴とする回路。
22. 【請求項２２】 負荷への入力電圧信号をバッファする
    方法において、 前記負荷に接続されている出力ノードへ負荷電流を流す
    第一エミッタホロワ段を設け、前記第一段は第一及び第
    二トランジスタを有しており、各トランジスタはエミッ
    タとベースとコレクタとを有しており、前記第一トラン
    ジスタは供給電圧に対しダイオード接続されており、 第三及び第四トランジスタを有し各トランジスタがエミ
    ッタとベースとコレクタとを具備する第二エミッタホロ
    ワ段を設け、 前記第一トランジスタのベース・エミッタ電圧を前記第
    三トランジスタのベース・エミッタ接合に印加して前記
    第二段内に強制的に電流を流させ、 前記負荷電流のうちの一部を前記第二段へフィードバッ
    クさせて前記第二トランジスタ及び第四トランジスタの
    電圧の間に一定の関係を維持させる、 上記各ステップを有することを特徴とする方法。
23. 【請求項２３】 請求項２２において、更に、前記負荷
    回路内に電流を駆動することにより負荷電流が引出され
    ない場合に本回路を始動させる始動トランジスタを設け
    ることを特徴とする方法。
24. 【請求項２４】 請求項２２において、前記第一及び第
    二トランジスタを有する第一段を設けるステップが、Ｎ
    ＰＮトランジスタを有する第一段を設け、且つ前記第三
    及び第四トランジスタを有する第二段を設けるステップ
    がＰＮＰトランジスタを有する第二段を設けることを特
    徴とする方法。