JPH0865058A - 増幅器をバイアスする回路 - Google Patents
増幅器をバイアスする回路Info
- Publication number
- JPH0865058A JPH0865058A JP7122907A JP12290795A JPH0865058A JP H0865058 A JPH0865058 A JP H0865058A JP 7122907 A JP7122907 A JP 7122907A JP 12290795 A JP12290795 A JP 12290795A JP H0865058 A JPH0865058 A JP H0865058A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias
- transistor
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 バイポーラ・トランジスタ増幅器をバイアス
する方法および回路を提供する。 【構成】 バイアス回路は、あらかじめ定められた電圧
を確立する回路と、該電圧から得られるバイアス電流を
一定範囲に維持するフィードバック回路と、該バイアス
電流の倍数で、増幅器へのバイアス電流になる電流を定
めるための比率回路を備える。バイアス回路において、
バイアス電流はＮＰＮトランジスタのβの変動のログの
ログとともに変化し、これにより、バイアス回路は、温
度変化およびプロセスの変動から生じるβ変動に対する
安定性が高まる。バイアス信号と入力信号とは分離さ
れ、相互干渉が減少する。本発明のバイアス回路によ
り、低供給電圧であっても、増幅器に大きな電圧余裕を
提供することができる。
する方法および回路を提供する。 【構成】 バイアス回路は、あらかじめ定められた電圧
を確立する回路と、該電圧から得られるバイアス電流を
一定範囲に維持するフィードバック回路と、該バイアス
電流の倍数で、増幅器へのバイアス電流になる電流を定
めるための比率回路を備える。バイアス回路において、
バイアス電流はＮＰＮトランジスタのβの変動のログの
ログとともに変化し、これにより、バイアス回路は、温
度変化およびプロセスの変動から生じるβ変動に対する
安定性が高まる。バイアス信号と入力信号とは分離さ
れ、相互干渉が減少する。本発明のバイアス回路によ
り、低供給電圧であっても、増幅器に大きな電圧余裕を
提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ・トランジ
スタ回路、具体的には、バイポーラ・トランジスタ増幅
器をバイアスする方法および回路に関する。
スタ回路、具体的には、バイポーラ・トランジスタ増幅
器をバイアスする方法および回路に関する。
【０００２】
【従来の技術】適切な回路動作のためにトランジスタを
バイアスする必要性は周知であり、必要なバイアス電圧
および電流を供給する方法および回路も周知である。周
知の方法および回路には、エミッタ、ベース、およびコ
レクタをバイアスすることが含まれる。それぞれの方法
および回路には利点があるが、周知の方法で大きな欠点
のないものはない。
バイアスする必要性は周知であり、必要なバイアス電圧
および電流を供給する方法および回路も周知である。周
知の方法および回路には、エミッタ、ベース、およびコ
レクタをバイアスすることが含まれる。それぞれの方法
および回路には利点があるが、周知の方法で大きな欠点
のないものはない。
【０００３】図１に、単一のエミッタ・バイアス回路を
示す。固定電圧ＶRefがトランジスタ１３のベースに印
加され、トランジスタ１３をオンにする。次に、電流Ｉ
c1がトランジスタ１１に流れる。この回路は、作り易
く、Ｉc1を正確に決めることができるが、非常に効率が
悪い。トランジスタ１１で得られるコレクタ電圧の振れ
（swing）は、主にＶRefによって制約を受ける。増幅器
に対するコレクタ電圧の振れは、以下の記述で、増幅器
の電圧余裕と呼ぶ。
示す。固定電圧ＶRefがトランジスタ１３のベースに印
加され、トランジスタ１３をオンにする。次に、電流Ｉ
c1がトランジスタ１１に流れる。この回路は、作り易
く、Ｉc1を正確に決めることができるが、非常に効率が
悪い。トランジスタ１１で得られるコレクタ電圧の振れ
（swing）は、主にＶRefによって制約を受ける。増幅器
に対するコレクタ電圧の振れは、以下の記述で、増幅器
の電圧余裕と呼ぶ。
【０００４】図２に示すコレクタ・バイアス回路は、ト
ランジスタ２５のエミッタを接地に結合する重要な利点
を持ち、これは、増幅器に、より高い電圧余裕を提供す
る。しかし、抵抗器２１をＶcc、トランジスタ２３のエ
ミッタ、および、トランジスタ２５のコレクタの間に結
合させることから生じる欠点がある。これは、トランジ
スタ２５上に必ずしも望ましくない負荷インピーダンス
をつくり、使用可能な電圧余裕を制約する。結合による
負荷インピーダンスおよびバイアス条件が、この後の、
増幅器を調整しその効率を変えるための選択幅を狭め
る。バイアス回路網が密接に回路の入力および出力に結
合され、出力信号がバイアス回路網を通して戻り、回路
を発振させることがある。そのような発振を妨げるため
に、フィードバック経路に付加キャパシタンスが必要と
される場合がある。これにもかかわらず、ノイズを加え
る抵抗インピーダンスがエミッタ上にないので、コレク
タ・バイアス回路は、低ノイズ増幅器に有用である。
ランジスタ２５のエミッタを接地に結合する重要な利点
を持ち、これは、増幅器に、より高い電圧余裕を提供す
る。しかし、抵抗器２１をＶcc、トランジスタ２３のエ
ミッタ、および、トランジスタ２５のコレクタの間に結
合させることから生じる欠点がある。これは、トランジ
スタ２５上に必ずしも望ましくない負荷インピーダンス
をつくり、使用可能な電圧余裕を制約する。結合による
負荷インピーダンスおよびバイアス条件が、この後の、
増幅器を調整しその効率を変えるための選択幅を狭め
る。バイアス回路網が密接に回路の入力および出力に結
合され、出力信号がバイアス回路網を通して戻り、回路
を発振させることがある。そのような発振を妨げるため
に、フィードバック経路に付加キャパシタンスが必要と
される場合がある。これにもかかわらず、ノイズを加え
る抵抗インピーダンスがエミッタ上にないので、コレク
タ・バイアス回路は、低ノイズ増幅器に有用である。
【０００５】図３に、第１のベース・バイアス回路を示
す。抵抗器３１を通る電流ＩSetは、Ｖcc−Ｖbe (トラ
ンジスタのベース-エミッタ電圧降下）を、抵抗器３１
および３７の値を合わせた値で割ったものにほぼ等し
い。抵抗器３９およびトランジスタ３５を適切な大きさ
にすることにより、１０×ＩSetの値を持つ、トランジ
スタ３５のコレクタを通る電流ＩC2を生ずる。電圧余裕
は、図２で示したコレクタ・バイアス回路と同程度の大
きさ、あるいは、トランジスタ３５のエミッタの電圧が
低い（〜２００ミリボルト）ので、より大きくなり得
る。全てのＮＰＮトランジスタのＶbeが、温度の変動に
大体等しく変化するので、回路は線形および非線形増幅
器で同じように良く機能し、十分な一次温度補償を持
つ。回路の入力インピーダンスは調整するのが難しいの
で、モノリシック集積回路の用途ではよく機能しない傾
向がある。回路は、ウェーハによって２倍から３倍変動
し得るβの変動に対して補償されない。温度によって誘
発されるβ変動は、回路のバイアス点および性能に影響
する。さらに、Ｖccの接続を切るか、あるいはオフにす
ることが不十分なので、回路の電力消費を減らす簡単な
方法がない。
す。抵抗器３１を通る電流ＩSetは、Ｖcc−Ｖbe (トラ
ンジスタのベース-エミッタ電圧降下）を、抵抗器３１
および３７の値を合わせた値で割ったものにほぼ等し
い。抵抗器３９およびトランジスタ３５を適切な大きさ
にすることにより、１０×ＩSetの値を持つ、トランジ
スタ３５のコレクタを通る電流ＩC2を生ずる。電圧余裕
は、図２で示したコレクタ・バイアス回路と同程度の大
きさ、あるいは、トランジスタ３５のエミッタの電圧が
低い（〜２００ミリボルト）ので、より大きくなり得
る。全てのＮＰＮトランジスタのＶbeが、温度の変動に
大体等しく変化するので、回路は線形および非線形増幅
器で同じように良く機能し、十分な一次温度補償を持
つ。回路の入力インピーダンスは調整するのが難しいの
で、モノリシック集積回路の用途ではよく機能しない傾
向がある。回路は、ウェーハによって２倍から３倍変動
し得るβの変動に対して補償されない。温度によって誘
発されるβ変動は、回路のバイアス点および性能に影響
する。さらに、Ｖccの接続を切るか、あるいはオフにす
ることが不十分なので、回路の電力消費を減らす簡単な
方法がない。
【０００６】図４に、第２のベース・バイアス回路を示
す。ＩSet2は、ＶRef−Ｖbeを抵抗器４７で割ったもの
に等しい。電流ミラーの原理、および、適切な要素値の
使用により、Ｉc3はＩSet2の５倍に等しく、Ｉc4はＩc3
の４倍に等しくなる。この回路では、ＶRefは、供給電
圧Ｖccから独立し温度補償されているバンドギャップ基
準電圧源によって供給される。回路は全体として、十分
に温度補償され、ＮＰＮトランジスタはβ変動からいっ
そう独立している。この回路の入力インピーダンスは、
図３に示した回路のそれよりも大きい。図４に示した回
路をオフにするには、バンドギャップ基準電圧源をオフ
にすることによって簡単に行える。この回路は、入力信
号およびバイアス信号が結合しているという大きな欠点
がある。Ｉc3は入力信号とともに変わり、抵抗器４２は
ＰＮＰトランジスタ４４を通してトランジスタ５０へフ
ィードバックする。フィードバック信号は入力信号をゆ
がめ、発振を発生させることがある。バイアス電流およ
び信号電流を分離するために電圧降下が抵抗器４２と４
５で大きいので、バイアス回路も相対的に高いＶccを必
要とする。
す。ＩSet2は、ＶRef−Ｖbeを抵抗器４７で割ったもの
に等しい。電流ミラーの原理、および、適切な要素値の
使用により、Ｉc3はＩSet2の５倍に等しく、Ｉc4はＩc3
の４倍に等しくなる。この回路では、ＶRefは、供給電
圧Ｖccから独立し温度補償されているバンドギャップ基
準電圧源によって供給される。回路は全体として、十分
に温度補償され、ＮＰＮトランジスタはβ変動からいっ
そう独立している。この回路の入力インピーダンスは、
図３に示した回路のそれよりも大きい。図４に示した回
路をオフにするには、バンドギャップ基準電圧源をオフ
にすることによって簡単に行える。この回路は、入力信
号およびバイアス信号が結合しているという大きな欠点
がある。Ｉc3は入力信号とともに変わり、抵抗器４２は
ＰＮＰトランジスタ４４を通してトランジスタ５０へフ
ィードバックする。フィードバック信号は入力信号をゆ
がめ、発振を発生させることがある。バイアス電流およ
び信号電流を分離するために電圧降下が抵抗器４２と４
５で大きいので、バイアス回路も相対的に高いＶccを必
要とする。
【０００７】
【発明が解決しようとする課題】本発明の目的は、増幅
器に対して、入力信号およびバイアス信号を分離すると
同時に、低供給電圧で動作でき、全面的な温度補償、お
よび高入力インピーダンスを持つ、最大の電圧余裕を与
えるバイアス回路を提供することである。
器に対して、入力信号およびバイアス信号を分離すると
同時に、低供給電圧で動作でき、全面的な温度補償、お
よび高入力インピーダンスを持つ、最大の電圧余裕を与
えるバイアス回路を提供することである。
【０００８】
【課題を解決するための手段】本発明の第１の実施例
は、エミッタ接地増幅器をバイアスする方法および装置
からなる。この方法および装置は、周波数から独立した
動作、ならびに、温度および供給電圧に対して補償を提
供し、増幅器に使用できる電圧余裕を最大にする。本発
明のいくつかの実施例では、入力信号とバイアス信号は
分離されていて、相互干渉を最小にする。さらに、バン
ドギャップ電圧制御電圧源の使用により、バイアス回路
網および増幅器をオフにする単純な手段を提供する。
は、エミッタ接地増幅器をバイアスする方法および装置
からなる。この方法および装置は、周波数から独立した
動作、ならびに、温度および供給電圧に対して補償を提
供し、増幅器に使用できる電圧余裕を最大にする。本発
明のいくつかの実施例では、入力信号とバイアス信号は
分離されていて、相互干渉を最小にする。さらに、バン
ドギャップ電圧制御電圧源の使用により、バイアス回路
網および増幅器をオフにする単純な手段を提供する。
【０００９】
【実施例】図５に、本発明の第１の実施例の概略図を示
す。無線周波数（ＲＦ）信号入力は、ＡＣでエミッタホ
ロワ・トランジスタ１３３に結合されており、該トラン
ジスタ１３３は出力トランジスタ１４１に結合されてい
る。トランジスタ１４１は、負荷と良いインピーダンス
整合をとるために、オンチップのＬＣ出力段に結合する
ことができる。同調段は本発明の事項ではなく、図示し
ない。
す。無線周波数（ＲＦ）信号入力は、ＡＣでエミッタホ
ロワ・トランジスタ１３３に結合されており、該トラン
ジスタ１３３は出力トランジスタ１４１に結合されてい
る。トランジスタ１４１は、負荷と良いインピーダンス
整合をとるために、オンチップのＬＣ出力段に結合する
ことができる。同調段は本発明の事項ではなく、図示し
ない。
【００１０】トランジスタ１０３のベースは、電圧Ｖ
Refを生成するバンドギャップ基準電圧源に結合されて
いる。そのようなバンドギャップ基準電圧源は周知であ
るので、ここでは述べない。抵抗器１１１の端部の電圧
は、したがってＶRef−Ｖbeであり、それゆえにＶ1であ
る。電流ミラーは、抵抗器１０１を越えた端部で、電圧
Ｖcc−Ｖ1（Ｒ101／Ｒ111）を反映する。抵抗器１１７
の両端の電圧降下は非常に小さいので、ノードＡにおけ
る電圧もＶcc−Ｖ1（Ｒ101／Ｒ111）である。ノードＡ
を通る電流は［Ｖcc−Ｖ1（Ｒ101／Ｒ111）］／Ｒ
121で、ＩSet5とラベル付けされる。
Refを生成するバンドギャップ基準電圧源に結合されて
いる。そのようなバンドギャップ基準電圧源は周知であ
るので、ここでは述べない。抵抗器１１１の端部の電圧
は、したがってＶRef−Ｖbeであり、それゆえにＶ1であ
る。電流ミラーは、抵抗器１０１を越えた端部で、電圧
Ｖcc−Ｖ1（Ｒ101／Ｒ111）を反映する。抵抗器１１７
の両端の電圧降下は非常に小さいので、ノードＡにおけ
る電圧もＶcc−Ｖ1（Ｒ101／Ｒ111）である。ノードＡ
を通る電流は［Ｖcc−Ｖ1（Ｒ101／Ｒ111）］／Ｒ
121で、ＩSet5とラベル付けされる。
【００１１】電圧がノードＡで目標値以下に降下した場
合は、トランジスタ１０９、１１９、および１２５を含
むフィードバック・ループが、所望の電圧を再確立する
ように行動する。ノードＡでの電圧が低すぎる場合は、
トランジスタ１０９のベースの電圧が下げられ、トラン
ジスタ１０９のコレクタの電流を下げる。これにより、
ＰＮＰトランジスタ１１９上のベース電圧が上げられ、
それにより、トランジスタ１１９のコレクタコレクタ電
流が下げられる。次に、これがトランジスタ１２５のベ
ース電流を下げ、そのコレクタ電流を下げさせ、ノード
Ａでの電流を安定した位置に上昇させる。ノードＡ上の
電圧が高すぎる場合は、フィードバック・ループは、上
述した方法と正反対に動作する。このようにして、ノー
ドＡでの電圧が一定に保たれ、ＩSet5が一定に保たれ
る。
合は、トランジスタ１０９、１１９、および１２５を含
むフィードバック・ループが、所望の電圧を再確立する
ように行動する。ノードＡでの電圧が低すぎる場合は、
トランジスタ１０９のベースの電圧が下げられ、トラン
ジスタ１０９のコレクタの電流を下げる。これにより、
ＰＮＰトランジスタ１１９上のベース電圧が上げられ、
それにより、トランジスタ１１９のコレクタコレクタ電
流が下げられる。次に、これがトランジスタ１２５のベ
ース電流を下げ、そのコレクタ電流を下げさせ、ノード
Ａでの電流を安定した位置に上昇させる。ノードＡ上の
電圧が高すぎる場合は、フィードバック・ループは、上
述した方法と正反対に動作する。このようにして、ノー
ドＡでの電圧が一定に保たれ、ＩSet5が一定に保たれ
る。
【００１２】次に、ＩSet5はノードＢおよびＣ上の電圧
を公知の方法で決める。これらの同じ電圧が、トランジ
スタ１３３および１３５、ならびに、抵抗器１３７の適
切な比率を通して、回路のＲＦ側のノードＤおよびＥで
生成される。この比率をつくるために必要な回路手法は
公知である。この第１の実施例において、トランジスタ
１３３のコレクタを通る電流はＩSet5の４倍であり、ト
ランジスタ１４１のコレクタを通る電流はＩSet5の１６
倍である。
を公知の方法で決める。これらの同じ電圧が、トランジ
スタ１３３および１３５、ならびに、抵抗器１３７の適
切な比率を通して、回路のＲＦ側のノードＤおよびＥで
生成される。この比率をつくるために必要な回路手法は
公知である。この第１の実施例において、トランジスタ
１３３のコレクタを通る電流はＩSet5の４倍であり、ト
ランジスタ１４１のコレクタを通る電流はＩSet5の１６
倍である。
【００１３】本発明のこの実施例の利点には、ＲＦ信号
がバイアス回路網を構成する回路の要素から分離してい
ること、および、回路をＶRefを下げることによってオ
フにすることができるということがある。また、ＰＮＰ
トランジスタ１１９のエミッタがＶccに結合されている
ので、この回路は、使用できる最大の電圧余裕を提供す
る。
がバイアス回路網を構成する回路の要素から分離してい
ること、および、回路をＶRefを下げることによってオ
フにすることができるということがある。また、ＰＮＰ
トランジスタ１１９のエミッタがＶccに結合されている
ので、この回路は、使用できる最大の電圧余裕を提供す
る。
【００１４】また、本発明は、一次および二次の温度補
償を提供する。一次温度補償は、本発明を構成するトラ
ンジスタのＶbeに依存する。これらのトランジスタは集
積回路の製造プロセスの一環として一緒に製造されるの
で、一般的に、これらのトランジスタは温度の変動に同
じように応答する。
償を提供する。一次温度補償は、本発明を構成するトラ
ンジスタのＶbeに依存する。これらのトランジスタは集
積回路の製造プロセスの一環として一緒に製造されるの
で、一般的に、これらのトランジスタは温度の変動に同
じように応答する。
【００１５】温度変化およびプロセスの変動から生じる
β変動は、本発明によって補償される。ＰＮＰトランジ
スタは、ある意味において、ＮＰＮトランジスタを製造
するプロセスの結果であって該プロセスの目的ではない
ので、ＰＮＰトランジスタの仕様は正確ではなく、それ
らのβはＮＰＮトランジスタのβに関連して大きく変動
する。本発明においては、ＰＮＰ特性はバイアス電流Ｉ
Set5には実質的に無関係である。ＰＮＰトランジスタ１
１９のベース電圧は、ＮＰＮバイポーラ・トランジスタ
１３３および１２５のベース電流のログによって変わ
る。ＩSet5はＮＰＮバイポーラ・トランジスタ１０９の
コレクタ電流のログに依存する、あるいは、言い換えれ
ば、ＮＰＮトランジスタのβのログ（正確にはログのロ
グ）関係に応じて変わる。これによって実質的に、Ｉ
Set5したがって増幅器のバイアス電流を、βの変動から
減結合する。
β変動は、本発明によって補償される。ＰＮＰトランジ
スタは、ある意味において、ＮＰＮトランジスタを製造
するプロセスの結果であって該プロセスの目的ではない
ので、ＰＮＰトランジスタの仕様は正確ではなく、それ
らのβはＮＰＮトランジスタのβに関連して大きく変動
する。本発明においては、ＰＮＰ特性はバイアス電流Ｉ
Set5には実質的に無関係である。ＰＮＰトランジスタ１
１９のベース電圧は、ＮＰＮバイポーラ・トランジスタ
１３３および１２５のベース電流のログによって変わ
る。ＩSet5はＮＰＮバイポーラ・トランジスタ１０９の
コレクタ電流のログに依存する、あるいは、言い換えれ
ば、ＮＰＮトランジスタのβのログ（正確にはログのロ
グ）関係に応じて変わる。これによって実質的に、Ｉ
Set5したがって増幅器のバイアス電流を、βの変動から
減結合する。
【００１６】図６に、本発明の第２の実施例の概略図を
示す。バイアス回路は図５に示したものと同じである
が、ＲＦ出力部分は、オープンな（調整されていない）
コレクタとともに駆動される一対の差動出力トランジス
タ（１９１および１９３）として具体化されている。ト
ランジスタ１９２および１９４上のミラー電圧は、図５
の回路の同等の電圧と異なる。
示す。バイアス回路は図５に示したものと同じである
が、ＲＦ出力部分は、オープンな（調整されていない）
コレクタとともに駆動される一対の差動出力トランジス
タ（１９１および１９３）として具体化されている。ト
ランジスタ１９２および１９４上のミラー電圧は、図５
の回路の同等の電圧と異なる。
【００１７】図７に、バイアス電流の信号経路が入力信
号の電流経路から分離されていない、本発明のもう１つ
の実施例の概略図を示す。これは、ＲＦ信号にひずみを
生じさせることがあるが、他のバイアス回路より少ない
要素および集積回路表面積で済み、また、大きな電圧余
裕を提供できるという利点がある。これにより、低いＶ
ccの増幅器の設計が可能になる。
号の電流経路から分離されていない、本発明のもう１つ
の実施例の概略図を示す。これは、ＲＦ信号にひずみを
生じさせることがあるが、他のバイアス回路より少ない
要素および集積回路表面積で済み、また、大きな電圧余
裕を提供できるという利点がある。これにより、低いＶ
ccの増幅器の設計が可能になる。
【００１８】本発明には、例として次のような実施態様
が含まれる。
が含まれる。
【００１９】（１）第１の予定電圧を確立する第１回路
手段（１０３、１０１、１１１）と、前記第１回路手段
に結合され、前記第１予定電圧から得られる第１の予定
電流を予定範囲内に確立し維持するフィードバック回路
（１０９、１１９、１２５）と、前記フィードバック回
路（１０９、１１９、１２５）に結合され、前記第１予
定電流の倍数であり増幅器（１３３、１４１）へのバイ
アス電流になる第２の予定電流を確立するための第１の
比率回路（１２７、１２９、１３３、１３５、１３７、
１４１）と、を有する、増幅器（１３３、１４１）にバ
イアス電流を供給するバイアス回路（１００）。
手段（１０３、１０１、１１１）と、前記第１回路手段
に結合され、前記第１予定電圧から得られる第１の予定
電流を予定範囲内に確立し維持するフィードバック回路
（１０９、１１９、１２５）と、前記フィードバック回
路（１０９、１１９、１２５）に結合され、前記第１予
定電流の倍数であり増幅器（１３３、１４１）へのバイ
アス電流になる第２の予定電流を確立するための第１の
比率回路（１２７、１２９、１３３、１３５、１３７、
１４１）と、を有する、増幅器（１３３、１４１）にバ
イアス電流を供給するバイアス回路（１００）。
【００２０】（２）前記増幅器（１３３）への前記バイ
アス電流および入力信号が、前記バイアス回路（１０
０）内で混ざらない、上記（１）に記載の回路。 （３）前記フィードバック回路が、それぞれが第１予定
β範囲、ならびに、コレクタ、ベース、およびエミッタ
を有する第１および第２のＮＰＮバイポーラ・トランジ
スタ（１０９、１２５）と、第２予定β範囲、ならび
に、コレクタ、ベース、およびエミッタを有する第１の
ＰＮＰバイポーラ・トランジスタ（１１９）とを有し、
前記第１ＮＰＮバイポーラ・トランジスタ（１２５）の
コレクタが第１抵抗器（１２１）を通して供給電圧（Ｖ
cc）に、かつ、第２抵抗器（１１７）を通して前記第２
ＮＰＮバイポーラ・トランジスタ（１０９）のベースに
結合され、前記第１ＮＰＮバイポーラ・トランジスタ
（１２５）のベースが第４抵抗器（１２３）を通して前
記第１ＰＮＰバイポーラ・トランジスタ（１１９）のコ
レクタに結合され、前記第１ＰＮＰバイポーラ・トラン
ジスタのエミッタが前記供給電圧（Ｖcc）に結合され、
前記ＰＮＰバイポーラ・トランジスタ（１１９）のベー
スが前記第２ＮＰＮバイポーラ・トランジスタ（１０
９）のコレクタ、および第３抵抗器（１１５）を通して
供給電圧に結合され、前記第２ＮＰＮバイポーラ・トラ
ンジスタのエミッタが前記第１回路手段（１０３、１０
１、１１１）に結合され、前記第１ＮＰＮバイポーラ・
トランジスタ（１２５）のエミッタが前記第１比率回路
（１２７、１２９）に結合されている、上記（１）に記
載の回路。
アス電流および入力信号が、前記バイアス回路（１０
０）内で混ざらない、上記（１）に記載の回路。 （３）前記フィードバック回路が、それぞれが第１予定
β範囲、ならびに、コレクタ、ベース、およびエミッタ
を有する第１および第２のＮＰＮバイポーラ・トランジ
スタ（１０９、１２５）と、第２予定β範囲、ならび
に、コレクタ、ベース、およびエミッタを有する第１の
ＰＮＰバイポーラ・トランジスタ（１１９）とを有し、
前記第１ＮＰＮバイポーラ・トランジスタ（１２５）の
コレクタが第１抵抗器（１２１）を通して供給電圧（Ｖ
cc）に、かつ、第２抵抗器（１１７）を通して前記第２
ＮＰＮバイポーラ・トランジスタ（１０９）のベースに
結合され、前記第１ＮＰＮバイポーラ・トランジスタ
（１２５）のベースが第４抵抗器（１２３）を通して前
記第１ＰＮＰバイポーラ・トランジスタ（１１９）のコ
レクタに結合され、前記第１ＰＮＰバイポーラ・トラン
ジスタのエミッタが前記供給電圧（Ｖcc）に結合され、
前記ＰＮＰバイポーラ・トランジスタ（１１９）のベー
スが前記第２ＮＰＮバイポーラ・トランジスタ（１０
９）のコレクタ、および第３抵抗器（１１５）を通して
供給電圧に結合され、前記第２ＮＰＮバイポーラ・トラ
ンジスタのエミッタが前記第１回路手段（１０３、１０
１、１１１）に結合され、前記第１ＮＰＮバイポーラ・
トランジスタ（１２５）のエミッタが前記第１比率回路
（１２７、１２９）に結合されている、上記（１）に記
載の回路。
【００２１】（４）前記第１ＰＮＰバイポーラ・トラン
ジスタ（１１９）上のベース電圧が、前記増幅器（１３
３、１４１）に入るベース電流、および前記第１ＮＰＮ
バイポーラ・トランジスタ（１２５）のベース電流の双
方のログとともに変化し、前記第２ＮＰＮバイポーラ・
トランジスタ（１０９）のコレクタ電流が前記第１ＰＮ
Ｐバイポーラ・トランジスタ（１１９）のベース電圧と
ともに線形に変化し、前記バイアス電流が前記第２ＮＰ
Ｎバイポーラ・トランジスタ（１０９）のコレクタ電流
のログとともに変化する、上記（３）に記載の回路。 （５）前記第１および第２のＮＰＮバイポーラ・トラン
ジスタ（１２５、１０９）の第１予定β範囲の変化、お
よび、前記第１ＰＮＰバイポーラ・トランジスタ（１１
９）の第２予定β範囲の変化が、実質的にバイアス電流
に影響しない、上記（４）に記載の回路。
ジスタ（１１９）上のベース電圧が、前記増幅器（１３
３、１４１）に入るベース電流、および前記第１ＮＰＮ
バイポーラ・トランジスタ（１２５）のベース電流の双
方のログとともに変化し、前記第２ＮＰＮバイポーラ・
トランジスタ（１０９）のコレクタ電流が前記第１ＰＮ
Ｐバイポーラ・トランジスタ（１１９）のベース電圧と
ともに線形に変化し、前記バイアス電流が前記第２ＮＰ
Ｎバイポーラ・トランジスタ（１０９）のコレクタ電流
のログとともに変化する、上記（３）に記載の回路。 （５）前記第１および第２のＮＰＮバイポーラ・トラン
ジスタ（１２５、１０９）の第１予定β範囲の変化、お
よび、前記第１ＰＮＰバイポーラ・トランジスタ（１１
９）の第２予定β範囲の変化が、実質的にバイアス電流
に影響しない、上記（４）に記載の回路。
【００２２】（６）第１予定電圧を確立するステップ
と、フィードバック手段によって、前記第１予定電圧か
ら得られる第１予定電流を第１予定範囲に確立し維持す
るステップと、バイアス電流を構成する第２予定電流を
確立するために、前記第１予定電流に予定倍率を掛ける
ステップと、を有する、増幅器にバイアス電流を供給す
る方法。
と、フィードバック手段によって、前記第１予定電圧か
ら得られる第１予定電流を第１予定範囲に確立し維持す
るステップと、バイアス電流を構成する第２予定電流を
確立するために、前記第１予定電流に予定倍率を掛ける
ステップと、を有する、増幅器にバイアス電流を供給す
る方法。
【００２３】（７）バイアス電流を持つバイポーラ・ト
ランジスタ増幅器であって、予定のβ範囲を持ち、第１
抵抗器（１１１）を通して接地電圧に結合されているエ
ミッタ、基準電圧（ＶRef）に結合されているベース、
および、第３抵抗器（１０１）を通して供給電圧
（Ｖcc）に結合されているコレクタを有する第１ＮＰＮ
トランジスタ（１０３）と、予定のβ範囲を持ち、コレ
クタ、第２抵抗器（１１３）を通して前記接地電圧に結
合されているエミッタ、および、前記基準電圧
（ＶRef）に結合されているベースを有する第２ＮＰＮ
トランジスタ（１０５）と、予定のβ範囲を持ち、前記
供給電圧（Ｖcc）に結合されているコレクタ、前記第２
ＮＰＮトランジスタ（１０５）のコレクタに結合されて
いるエミッタ、および、前記第１ＮＰＮトランジスタ
（１０３）のコレクタに結合されているベースとを有す
る第３ＮＰＮトランジスタ（１０７）と、予定のβ範囲
を持ち、前記第３ＮＰＮトランジスタ（１０７）のエミ
ッタに結合されているエミッタ、第５および第７抵抗器
（１１７、１２１）を通して前記供給電圧（Ｖcc）に結
合されているベース、および、第４の抵抗器（１１５）
を通して前記供給電圧（Ｖcc）に結合されているコレク
タを有する第４ＮＰＮトランジスタ（１０９）と、予定
のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されてい
るエミッタ、前記第４ＮＰＮトランジスタ（１０９）の
コレクタに結合されているベース、および、第９抵抗器
（１３１）を通して入力ノードに結合されているコレク
タを有する第１ＰＮＰトランジスタ（１１９）と、予定
のβ範囲を持ち、エミッタ、前記第７抵抗器（１２１）
を通して前記供給電圧（Ｖcc）に結合されているコレク
タ、および、第６抵抗器（１２３）を通して前記第１Ｐ
ＮＰトランジスタ（１１９）のコレクタに結合されてい
るベースを有する第５ＮＰＮトランジスタ（１２５）
と、予定のβ範囲を持ち、前記第５ＮＰＮトランジスタ
（１２５）のエミッタに結合されているコレクタおよび
ベース、ならびに、第８抵抗器（１２９）を通して前記
接地電圧に結合されているエミッタを有する第６ＮＰＮ
トランジスタ（１２７）と、予定のβ範囲を持ち、前記
供給電圧（Ｖcc）に結合されているコレクタ、および、
前記入力ノードに結合されているベースを有する第７Ｎ
ＰＮトランジスタ（１３３）と、予定のβ範囲を持ち、
前記第７ＮＰＮトランジスタ（１３３）のエミッタに結
合されているコレクタおよびベース、ならびに、第１０
抵抗器（１３７）を通して前記接地電圧に結合されてい
るエミッタを有する第８ＮＰＮトランジスタ（１３５）
と、予定のβ範囲を持ち、出力負荷に結合されているコ
レクタ、前記第７ＮＰＮトランジスタ（１３３）のエミ
ッタならびに前記第８ＮＰＮトランジスタ（１３５）の
コレクタおよびベースに結合されているベース、およ
び、第１１抵抗器（１３９）を通して前記接地電圧に結
合されているエミッタを有する第９ＮＰＮトランジスタ
（１４１）と、を有する増幅器。
ランジスタ増幅器であって、予定のβ範囲を持ち、第１
抵抗器（１１１）を通して接地電圧に結合されているエ
ミッタ、基準電圧（ＶRef）に結合されているベース、
および、第３抵抗器（１０１）を通して供給電圧
（Ｖcc）に結合されているコレクタを有する第１ＮＰＮ
トランジスタ（１０３）と、予定のβ範囲を持ち、コレ
クタ、第２抵抗器（１１３）を通して前記接地電圧に結
合されているエミッタ、および、前記基準電圧
（ＶRef）に結合されているベースを有する第２ＮＰＮ
トランジスタ（１０５）と、予定のβ範囲を持ち、前記
供給電圧（Ｖcc）に結合されているコレクタ、前記第２
ＮＰＮトランジスタ（１０５）のコレクタに結合されて
いるエミッタ、および、前記第１ＮＰＮトランジスタ
（１０３）のコレクタに結合されているベースとを有す
る第３ＮＰＮトランジスタ（１０７）と、予定のβ範囲
を持ち、前記第３ＮＰＮトランジスタ（１０７）のエミ
ッタに結合されているエミッタ、第５および第７抵抗器
（１１７、１２１）を通して前記供給電圧（Ｖcc）に結
合されているベース、および、第４の抵抗器（１１５）
を通して前記供給電圧（Ｖcc）に結合されているコレク
タを有する第４ＮＰＮトランジスタ（１０９）と、予定
のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されてい
るエミッタ、前記第４ＮＰＮトランジスタ（１０９）の
コレクタに結合されているベース、および、第９抵抗器
（１３１）を通して入力ノードに結合されているコレク
タを有する第１ＰＮＰトランジスタ（１１９）と、予定
のβ範囲を持ち、エミッタ、前記第７抵抗器（１２１）
を通して前記供給電圧（Ｖcc）に結合されているコレク
タ、および、第６抵抗器（１２３）を通して前記第１Ｐ
ＮＰトランジスタ（１１９）のコレクタに結合されてい
るベースを有する第５ＮＰＮトランジスタ（１２５）
と、予定のβ範囲を持ち、前記第５ＮＰＮトランジスタ
（１２５）のエミッタに結合されているコレクタおよび
ベース、ならびに、第８抵抗器（１２９）を通して前記
接地電圧に結合されているエミッタを有する第６ＮＰＮ
トランジスタ（１２７）と、予定のβ範囲を持ち、前記
供給電圧（Ｖcc）に結合されているコレクタ、および、
前記入力ノードに結合されているベースを有する第７Ｎ
ＰＮトランジスタ（１３３）と、予定のβ範囲を持ち、
前記第７ＮＰＮトランジスタ（１３３）のエミッタに結
合されているコレクタおよびベース、ならびに、第１０
抵抗器（１３７）を通して前記接地電圧に結合されてい
るエミッタを有する第８ＮＰＮトランジスタ（１３５）
と、予定のβ範囲を持ち、出力負荷に結合されているコ
レクタ、前記第７ＮＰＮトランジスタ（１３３）のエミ
ッタならびに前記第８ＮＰＮトランジスタ（１３５）の
コレクタおよびベースに結合されているベース、およ
び、第１１抵抗器（１３９）を通して前記接地電圧に結
合されているエミッタを有する第９ＮＰＮトランジスタ
（１４１）と、を有する増幅器。
【００２４】（８）前記第１ＰＮＰトランジスタ（１１
９）、ならびに、前記第４および第５ＮＰＮトランジス
タ（１０９、１２５）が一緒になって、前記バイアス電
流を予定範囲内に維持するフィードバック回路として機
能する、上記（７）に記載の増幅器。 （９）前記バイアス電流が前記各ＮＰＮトランジスタの
βのログのログとともに変化する、上記（８）に記載の
増幅器。 （１０）前記第１ＮＰＮバイポーラ・トランジスタ（１
２５）のコレクタが前記第２ＮＰＮバイポーラ・トラン
ジスタ（１０９）のベースに直接結合されている、上記
（３）に記載の回路。 （１１）前記第４ＮＰＮトランジスタ（１０９）のベー
スが前記第７抵抗器（１２１）のみを通して前記供給電
圧（Ｖcc）に結合されている、上記（７）に記載の増幅
器。
９）、ならびに、前記第４および第５ＮＰＮトランジス
タ（１０９、１２５）が一緒になって、前記バイアス電
流を予定範囲内に維持するフィードバック回路として機
能する、上記（７）に記載の増幅器。 （９）前記バイアス電流が前記各ＮＰＮトランジスタの
βのログのログとともに変化する、上記（８）に記載の
増幅器。 （１０）前記第１ＮＰＮバイポーラ・トランジスタ（１
２５）のコレクタが前記第２ＮＰＮバイポーラ・トラン
ジスタ（１０９）のベースに直接結合されている、上記
（３）に記載の回路。 （１１）前記第４ＮＰＮトランジスタ（１０９）のベー
スが前記第７抵抗器（１２１）のみを通して前記供給電
圧（Ｖcc）に結合されている、上記（７）に記載の増幅
器。
【００２５】
【発明の効果】本発明により、増幅器に対して、入力信
号およびバイアス信号を分離すると同時に、低供給電圧
で動作でき、全面的な温度補償、および高入力インピー
ダンスを持つ、最大の電圧余裕を与えるバイアス回路を
提供することができる。
号およびバイアス信号を分離すると同時に、低供給電圧
で動作でき、全面的な温度補償、および高入力インピー
ダンスを持つ、最大の電圧余裕を与えるバイアス回路を
提供することができる。
【図１】従来技術によるエミッタ・バイアス回路網を示
す概略図。
す概略図。
【図２】従来技術によるコレクタ・バイアス回路網を示
す概略図。
す概略図。
【図３】従来技術による第１のベース・バイアス回路網
を示す概略図。
を示す概略図。
【図４】従来技術による第２のベース・バイアス回路網
を示す概略図。
を示す概略図。
【図５】本発明による第１の実施例を示す概略図。
【図６】本発明による第２の実施例を示す概略図。
【図７】本発明による第３の実施例を示す概略図。
103、105、107、109、125、127、133、135、141 ＮＰ
Ｎトランジスタ 119 ＰＮ
Ｐトランジスタ
Ｎトランジスタ 119 ＰＮ
Ｐトランジスタ
Claims (1)
- 【請求項１】 第１の予定電圧を確立する第１回路手段
と、 前記第１回路手段に結合され、前記第１予定電圧から得
られる第１の予定電流を予定範囲内に確立し維持するフ
ィードバック回路と、 前記フィードバック回路に結合され、前記第１予定電流
の倍数であり増幅器へのバイアス電流になる第２の予定
電流を確立するための第１の比率回路と、 を有する、増幅器にバイアス電流を供給するバイアス回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US283,877 | 1981-07-16 | ||
| US08/283,877 US5436595A (en) | 1994-08-01 | 1994-08-01 | Low voltage bipolar amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865058A true JPH0865058A (ja) | 1996-03-08 |
| JP3841844B2 JP3841844B2 (ja) | 2006-11-08 |
Family
ID=23087951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12290795A Expired - Fee Related JP3841844B2 (ja) | 1994-08-01 | 1995-05-23 | 増幅器をバイアスする回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5436595A (ja) |
| JP (1) | JP3841844B2 (ja) |
| DE (1) | DE19513225C2 (ja) |
| GB (1) | GB2292858B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086612A1 (ja) * | 2003-03-24 | 2004-10-07 | Ube Industries, Ltd. | 半導体回路 |
| JP2007295238A (ja) * | 2006-04-25 | 2007-11-08 | Sharp Corp | 電力増幅器及び無線通信装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859568A (en) * | 1997-04-11 | 1999-01-12 | Raytheon Company | Temperature compensated amplifier |
| US6175462B1 (en) | 1997-11-14 | 2001-01-16 | International Business Machines Corporation | High input impedance single ended, low supply voltage magnetoresistive preamplifier circuits |
| DE19945709C2 (de) * | 1999-09-23 | 2002-06-20 | Infineon Technologies Ag | Schaltungsanordnung zur Regelung des Arbeitspunkts eines Leistungsverstärkers und deren Verwendung |
| US6313705B1 (en) | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
| WO2002045253A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute fréquence |
| DE10121167A1 (de) * | 2001-04-30 | 2002-11-28 | Infineon Technologies Ag | Vorrichtung zum Steuern eines Ruhestroms für einen Verstärkertransistor und Verstärkerschaltung |
| EP1265354A1 (en) * | 2001-05-25 | 2002-12-11 | Nokia Corporation | Amplifier circuit |
| US6778018B2 (en) * | 2001-07-16 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Linear power amplifier |
| DE10208117B4 (de) * | 2002-02-26 | 2006-08-24 | Infineon Technologies Ag | Transimpedanzverstärker und optischer Empfänger |
| WO2003081771A1 (en) * | 2002-03-20 | 2003-10-02 | Roke Manor Research Limited | A bias circuit for a bipolar transistor |
| GB2386775B (en) * | 2002-03-20 | 2004-09-29 | Roke Manor Research | A bias circuit for a bipolar transistor |
| CN101027836B (zh) * | 2002-07-03 | 2010-06-02 | Nxp有限公司 | 改进的线性功率放大器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1287127A (en) * | 1969-01-23 | 1972-08-31 | Marconi Co Ltd | Improvements in or relating to power amplifiers |
| FR2245125B1 (ja) * | 1973-09-25 | 1977-03-11 | Thomson Csf | |
| US3903479A (en) * | 1974-01-24 | 1975-09-02 | Rca Corp | Transistor base biasing using semiconductor junctions |
| US3999140A (en) * | 1976-03-08 | 1976-12-21 | Rca Corporation | Bias current circuit |
| US4207537A (en) * | 1978-07-17 | 1980-06-10 | Motorola, Inc. | Differential field effect transistor amplifier having a compensating field effect transistor current source |
| DE2850826A1 (de) * | 1978-11-23 | 1980-06-04 | Siemens Ag | Referenzspannungsquelle, insbesondere fuer verstaerkerschaltungen |
| US4575685A (en) * | 1984-08-03 | 1986-03-11 | Linear Technology Corporation | Arrangement for cancelling the input bias current, at picoampere levels, in an integrated circuit |
| US4897616A (en) * | 1988-07-25 | 1990-01-30 | Burr-Brown Corporation | Wide band amplifier with current mirror feedback to bias circuit |
| JPH0456404A (ja) * | 1990-06-25 | 1992-02-24 | Nec Corp | 増幅装置 |
-
1994
- 1994-08-01 US US08/283,877 patent/US5436595A/en not_active Expired - Lifetime
-
1995
- 1995-04-07 DE DE19513225A patent/DE19513225C2/de not_active Expired - Fee Related
- 1995-05-23 JP JP12290795A patent/JP3841844B2/ja not_active Expired - Fee Related
- 1995-07-27 GB GB9515455A patent/GB2292858B/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086612A1 (ja) * | 2003-03-24 | 2004-10-07 | Ube Industries, Ltd. | 半導体回路 |
| JP2007295238A (ja) * | 2006-04-25 | 2007-11-08 | Sharp Corp | 電力増幅器及び無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9515455D0 (en) | 1995-09-27 |
| GB2292858B (en) | 1999-10-13 |
| GB2292858A (en) | 1996-03-06 |
| JP3841844B2 (ja) | 2006-11-08 |
| US5436595A (en) | 1995-07-25 |
| DE19513225C2 (de) | 2002-02-28 |
| DE19513225A1 (de) | 1996-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549540B2 (ja) | レベルシフト回路 | |
| US6052032A (en) | Radio frequency amplifiers | |
| US7245189B2 (en) | High linearity digital variable gain amplifier | |
| US4626770A (en) | NPN band gap voltage reference | |
| US7636016B2 (en) | Current mirror circuit | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH0865058A (ja) | 増幅器をバイアスする回路 | |
| US4760353A (en) | Integrated gyrator oscillator | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| US4524318A (en) | Band gap voltage reference circuit | |
| US3979693A (en) | Crystal-controlled oscillator having sinusoidal and square-wave output signals | |
| US5157322A (en) | PNP transistor base drive compensation circuit | |
| JPH0136346B2 (ja) | ||
| EP0363298B1 (en) | Current switch logic circuit with controlled output signal levels | |
| US4692711A (en) | Current mirror circuit | |
| US5038114A (en) | Current amplifier | |
| JPH0621734A (ja) | 電気信号をバッファする方法及び装置 | |
| US5521552A (en) | Bipolar micro-power rail-to-rail amplifier | |
| JPH0522929B2 (ja) | ||
| US4485313A (en) | Low-value current source circuit | |
| US20030038679A1 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US5497074A (en) | Balanced voltage-to-current converter with quiescent current control | |
| KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050929 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070405 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070731 |
|
| LAPS | Cancellation because of no payment of annual fees |