JP3841844B2 - 増幅器をバイアスする回路 - Google Patents
増幅器をバイアスする回路 Download PDFInfo
- Publication number
- JP3841844B2 JP3841844B2 JP12290795A JP12290795A JP3841844B2 JP 3841844 B2 JP3841844 B2 JP 3841844B2 JP 12290795 A JP12290795 A JP 12290795A JP 12290795 A JP12290795 A JP 12290795A JP 3841844 B2 JP3841844 B2 JP 3841844B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、バイポーラ・トランジスタ回路、具体的には、バイポーラ・トランジスタ増幅器をバイアスする方法および回路に関する。
【０００２】
【従来の技術】
適切な回路動作のためにトランジスタをバイアスする必要性は周知であり、必要なバイアス電圧および電流を供給する方法および回路も周知である。周知の方法および回路には、エミッタ、ベース、およびコレクタをバイアスすることが含まれる。それぞれの方法および回路には利点があるが、周知の方法で大きな欠点のないものはない。
【０００３】
図１に、単一のエミッタ・バイアス回路を示す。固定電圧ＶRefがトランジスタ１３のベースに印加され、トランジスタ１３をオンにする。次に、電流Ｉc1がトランジスタ１１に流れる。この回路は、作り易く、Ｉc1を正確に決めることができるが、非常に効率が悪い。トランジスタ１１で得られるコレクタ電圧の振れ（swing）は、主にＶRefによって制約を受ける。増幅器に対するコレクタ電圧の振れは、以下の記述で、増幅器の電圧余裕と呼ぶ。
【０００４】
図２に示すコレクタ・バイアス回路は、トランジスタ２５のエミッタを接地に結合する重要な利点を持ち、これは、増幅器に、より高い電圧余裕を提供する。しかし、抵抗器２１をＶcc、トランジスタ２３のエミッタ、および、トランジスタ２５のコレクタの間に結合させることから生じる欠点がある。これは、トランジスタ２５上に必ずしも望ましくない負荷インピーダンスをつくり、使用可能な電圧余裕を制約する。結合による負荷インピーダンスおよびバイアス条件が、この後の、増幅器を調整しその効率を変えるための選択幅を狭める。バイアス回路網が密接に回路の入力および出力に結合され、出力信号がバイアス回路網を通して戻り、回路を発振させることがある。そのような発振を妨げるために、フィードバック経路に付加キャパシタンスが必要とされる場合がある。これにもかかわらず、ノイズを加える抵抗インピーダンスがエミッタ上にないので、コレクタ・バイアス回路は、低ノイズ増幅器に有用である。
【０００５】
図３に、第１のベース・バイアス回路を示す。抵抗器３１を通る電流ＩSetは、Ｖcc−Ｖbe (トランジスタのベース-エミッタ電圧降下）を、抵抗器３１および３７の値を合わせた値で割ったものにほぼ等しい。抵抗器３９およびトランジスタ３５を適切な大きさにすることにより、１０×ＩSetの値を持つ、トランジスタ３５のコレクタを通る電流ＩC2を生ずる。電圧余裕は、図２で示したコレクタ・バイアス回路と同程度の大きさ、あるいは、トランジスタ３５のエミッタの電圧が低い（〜２００ミリボルト）ので、より大きくなり得る。全てのＮＰＮトランジスタのＶbeが、温度の変動に大体等しく変化するので、回路は線形および非線形増幅器で同じように良く機能し、十分な一次温度補償を持つ。回路の入力インピーダンスは調整するのが難しいので、モノリシック集積回路の用途ではよく機能しない傾向がある。回路は、ウェーハによって２倍から３倍変動し得るβの変動に対して補償されない。温度によって誘発されるβ変動は、回路のバイアス点および性能に影響する。さらに、Ｖccの接続を切るか、あるいはオフにすることが不十分なので、回路の電力消費を減らす簡単な方法がない。
【０００６】
図４に、第２のベース・バイアス回路を示す。ＩSet2は、ＶRef−Ｖbeを抵抗器４７で割ったものに等しい。電流ミラーの原理、および、適切な要素値の使用により、Ｉc3はＩSet2の５倍に等しく、Ｉc4はＩc3の４倍に等しくなる。この回路では、ＶRefは、供給電圧Ｖccから独立し温度補償されているバンドギャップ基準電圧源によって供給される。回路は全体として、十分に温度補償され、ＮＰＮトランジスタはβ変動からいっそう独立している。この回路の入力インピーダンスは、図３に示した回路のそれよりも大きい。図４に示した回路をオフにするには、バンドギャップ基準電圧源をオフにすることによって簡単に行える。この回路は、入力信号およびバイアス信号が結合しているという大きな欠点がある。Ｉc3は入力信号とともに変わり、抵抗器４２はＰＮＰトランジスタ４４を通してトランジスタ５０へフィードバックする。フィードバック信号は入力信号をゆがめ、発振を発生させることがある。バイアス電流および信号電流を分離するために電圧降下が抵抗器４２と４５で大きいので、バイアス回路も相対的に高いＶccを必要とする。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、増幅器に対して、入力信号およびバイアス信号を分離すると同時に、低供給電圧で動作でき、全面的な温度補償、および高入力インピーダンスを持つ、最大の電圧余裕を与えるバイアス回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明の第１の実施例は、エミッタ接地増幅器をバイアスする方法および装置からなる。この方法および装置は、周波数から独立した動作、ならびに、温度および供給電圧に対して補償を提供し、増幅器に使用できる電圧余裕を最大にする。本発明のいくつかの実施例では、入力信号とバイアス信号は分離されていて、相互干渉を最小にする。さらに、バンドギャップ電圧制御電圧源の使用により、バイアス回路網および増幅器をオフにする単純な手段を提供する。
【０００９】
【実施例】
図５に、本発明の第１の実施例の概略図を示す。無線周波数（ＲＦ）信号入力は、ＡＣでエミッタホロワ・トランジスタ１３３に結合されており、該トランジスタ１３３は出力トランジスタ１４１に結合されている。トランジスタ１４１は、負荷と良いインピーダンス整合をとるために、オンチップのＬＣ出力段に結合することができる。同調段は本発明の事項ではなく、図示しない。
【００１０】
トランジスタ１０３のベースは、電圧ＶRefを生成するバンドギャップ基準電圧源に結合されている。そのようなバンドギャップ基準電圧源は周知であるので、ここでは述べない。抵抗器１１１の端部の電圧は、したがってＶRef−Ｖbeであり、それゆえにＶ1である。電流ミラーは、抵抗器１０１を越えた端部で、電圧Ｖcc−Ｖ1（Ｒ101／Ｒ111）を反映する。抵抗器１１７の両端の電圧降下は非常に小さいので、ノードＡにおける電圧もＶcc−Ｖ1（Ｒ101／Ｒ111）である。ノードＡを通る電流は［Ｖcc−Ｖ1（Ｒ101／Ｒ111）］／Ｒ121で、ＩSet5とラベル付けされる。
【００１１】
電圧がノードＡで目標値以下に降下した場合は、トランジスタ１０９、１１９、および１２５を含むフィードバック・ループが、所望の電圧を再確立するように行動する。ノードＡでの電圧が低すぎる場合は、トランジスタ１０９のベースの電圧が下げられ、トランジスタ１０９のコレクタの電流を下げる。これにより、ＰＮＰトランジスタ１１９上のベース電圧が上げられ、それにより、トランジスタ１１９のコレクタコレクタ電流が下げられる。次に、これがトランジスタ１２５のベース電流を下げ、そのコレクタ電流を下げさせ、ノードＡでの電流を安定した位置に上昇させる。ノードＡ上の電圧が高すぎる場合は、フィードバック・ループは、上述した方法と正反対に動作する。このようにして、ノードＡでの電圧が一定に保たれ、ＩSet5が一定に保たれる。
【００１２】
次に、ＩSet5はノードＢおよびＣ上の電圧を公知の方法で決める。これらの同じ電圧が、トランジスタ１３３および１３５、ならびに、抵抗器１３７の適切な比率を通して、回路のＲＦ側のノードＤおよびＥで生成される。この比率をつくるために必要な回路手法は公知である。この第１の実施例において、トランジスタ１３３のコレクタを通る電流はＩSet5の４倍であり、トランジスタ１４１のコレクタを通る電流はＩSet5の１６倍である。
【００１３】
本発明のこの実施例の利点には、ＲＦ信号がバイアス回路網を構成する回路の要素から分離していること、および、回路をＶRefを下げることによってオフにすることができるということがある。また、ＰＮＰトランジスタ１１９のエミッタがＶccに結合されているので、この回路は、使用できる最大の電圧余裕を提供する。
【００１４】
また、本発明は、一次および二次の温度補償を提供する。一次温度補償は、本発明を構成するトランジスタのＶbeに依存する。これらのトランジスタは集積回路の製造プロセスの一環として一緒に製造されるので、一般的に、これらのトランジスタは温度の変動に同じように応答する。
【００１５】
温度変化およびプロセスの変動から生じるβ変動は、本発明によって補償される。ＰＮＰトランジスタは、ある意味において、ＮＰＮトランジスタを製造するプロセスの結果であって該プロセスの目的ではないので、ＰＮＰトランジスタの仕様は正確ではなく、それらのβはＮＰＮトランジスタのβに関連して大きく変動する。本発明においては、ＰＮＰ特性はバイアス電流ＩSet5には実質的に無関係である。ＰＮＰトランジスタ１１９のベース電圧は、ＮＰＮバイポーラ・トランジスタ１３３および１２５のベース電流のログによって変わる。ＩSet5はＮＰＮバイポーラ・トランジスタ１０９のコレクタ電流のログに依存する、あるいは、言い換えれば、ＮＰＮトランジスタのβのログ（正確にはログのログ）関係に応じて変わる。これによって実質的に、ＩSet5したがって増幅器のバイアス電流を、βの変動から減結合する。
【００１６】
図６に、本発明の第２の実施例の概略図を示す。バイアス回路は図５に示したものと同じであるが、ＲＦ出力部分は、オープンな（調整されていない）コレクタとともに駆動される一対の差動出力トランジスタ（１９１および１９３）として具体化されている。トランジスタ１９２および１９４上のミラー電圧は、図５の回路の同等の電圧と異なる。
【００１７】
図７に、バイアス電流の信号経路が入力信号の電流経路から分離されていない、本発明のもう１つの実施例の概略図を示す。これは、ＲＦ信号にひずみを生じさせることがあるが、他のバイアス回路より少ない要素および集積回路表面積で済み、また、大きな電圧余裕を提供できるという利点がある。これにより、低いＶccの増幅器の設計が可能になる。
【００１８】
本発明には、例として次のような実施態様が含まれる。
【００１９】
（１）第１の予め決められた電圧を確立する第１回路手段（１０３，１０１，１１１）と、
前記第１回路手段に結合され、前記第１の予め決められた電圧から得られる第１の予め決められた電流を、予定範囲内に確立し維持するフィードバック回路（１０９，１１９，１２５）と、
前記フィードバック回路（１０９，１１９，１２５）に結合された第１の比率回路であって、前記第１の予め決められた電流の倍数である第２の予め決められた電流を確立するための増幅回路（１３３，１３５，１３７）を備え、該第２の予め決められた電流が、該第１の比率回路に接続された増幅器（１４１）へのバイアス電流となる、第１比率回路（１２７，１２９，１３３，１３５，１３７）と、
を有する、増幅器（１４１）にバイアス電流を供給するバイアス回路（１００）。
【００２０】
（２）前記増幅回路（１３３）への入力信号および前記バイアス電流が、前記バイアス回路（１００）内で混ざらない、上記（１）に記載の回路。
（３）前記フィードバック回路が、それぞれが第１予定β範囲、ならびに、コレクタ、ベース、およびエミッタを有する第１および第２のＮＰＮバイポーラ・トランジスタ（１０９、１２５）と、第２予定β範囲、ならびに、コレクタ、ベース、およびエミッタを有する第１のＰＮＰバイポーラ・トランジスタ（１１９）とを有し、前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のコレクタが第１抵抗器（１２１）を通して供給電圧（Ｖｃｃ）に、かつ、第２抵抗器（１１７）を通して前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のベースに結合され、前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のベースが第４抵抗器（１２３）を通して前記第１ＰＮＰバイポーラ・トランジスタ（１１９）のコレクタに結合され、前記第１ＰＮＰバイポーラ・トランジスタのエミッタが前記供給電圧（Ｖｃｃ）に結合され、前記ＰＮＰバイポーラ・トランジスタ（１１９）のベースが前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のコレクタ、および第３抵抗器（１１５）を通して供給電圧に結合され、前記第２ＮＰＮバイポーラ・トランジスタのエミッタが前記第１回路手段（１０３、１０１、１１１）に結合され、前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のエミッタが前記第１比率回路（１２７、１２９）に結合されている、上記（１）に記載の回路。
【００２１】
（４）前記第１ＰＮＰバイポーラ・トランジスタ（１１９）上のベース電圧が、前記増幅回路（１３３）に入るベース電流、および前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のベース電流の双方のログとともに変化し、前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のコレクタ電流が前記第１ＰＮＰバイポーラ・トランジスタ（１１９）のベース電圧とともに線形に変化し、前記バイアス電流が前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のコレクタ電流のログとともに変化する、上記（３）に記載の回路。
（５）前記第１および第２のＮＰＮバイポーラ・トランジスタ（１２５、１０９）の第１予定β範囲の変化、および、前記第１ＰＮＰバイポーラ・トランジスタ（１１９）の第２予定β範囲の変化が、実質的にバイアス電流に影響しない、上記（４）に記載の回路。
【００２２】
（６）第１予定電圧を確立するステップと、
フィードバック手段によって、前記第１予定電圧から得られる第１予定電流を第１予定範囲に確立し維持するステップと、
バイアス電流を構成する第２予定電流を確立するために、前記第１予定電流に予定倍率を掛けるステップと、
を有する、増幅器にバイアス電流を供給する方法。
【００２３】
（７）バイアス電流を持つバイポーラ・トランジスタ増幅器であって、
予定のβ範囲を持ち、第１抵抗器（１１１）を通して接地電圧に結合されているエミッタ、基準電圧（ＶRef）に結合されているベース、および、第３抵抗器（１０１）を通して供給電圧（Ｖcc）に結合されているコレクタを有する第１ＮＰＮトランジスタ（１０３）と、
予定のβ範囲を持ち、コレクタ、第２抵抗器（１１３）を通して前記接地電圧に結合されているエミッタ、および、前記基準電圧（ＶRef）に結合されているベースを有する第２ＮＰＮトランジスタ（１０５）と、
予定のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されているコレクタ、前記第２ＮＰＮトランジスタ（１０５）のコレクタに結合されているエミッタ、および、前記第１ＮＰＮトランジスタ（１０３）のコレクタに結合されているベースとを有する第３ＮＰＮトランジスタ（１０７）と、
予定のβ範囲を持ち、前記第３ＮＰＮトランジスタ（１０７）のエミッタに結合されているエミッタ、第５および第７抵抗器（１１７、１２１）を通して前記供給電圧（Ｖcc）に結合されているベース、および、第４の抵抗器（１１５）を通して前記供給電圧（Ｖcc）に結合されているコレクタを有する第４ＮＰＮトランジスタ（１０９）と、
予定のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されているエミッタ、前記第４ＮＰＮトランジスタ（１０９）のコレクタに結合されているベース、および、第９抵抗器（１３１）を通して入力ノードに結合されているコレクタを有する第１ＰＮＰトランジスタ（１１９）と、
予定のβ範囲を持ち、エミッタ、前記第７抵抗器（１２１）を通して前記供給電圧（Ｖcc）に結合されているコレクタ、および、第６抵抗器（１２３）を通して前記第１ＰＮＰトランジスタ（１１９）のコレクタに結合されているベースを有する第５ＮＰＮトランジスタ（１２５）と、
予定のβ範囲を持ち、前記第５ＮＰＮトランジスタ（１２５）のエミッタに結合されているコレクタおよびベース、ならびに、第８抵抗器（１２９）を通して前記接地電圧に結合されているエミッタを有する第６ＮＰＮトランジスタ（１２７）と、
予定のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されているコレクタ、および、前記入力ノードに結合されているベースを有する第７ＮＰＮトランジスタ（１３３）と、
予定のβ範囲を持ち、前記第７ＮＰＮトランジスタ（１３３）のエミッタに結合されているコレクタおよびベース、ならびに、第１０抵抗器（１３７）を通して前記接地電圧に結合されているエミッタを有する第８ＮＰＮトランジスタ（１３５）と、
予定のβ範囲を持ち、出力負荷に結合されているコレクタ、前記第７ＮＰＮトランジスタ（１３３）のエミッタならびに前記第８ＮＰＮトランジスタ（１３５）のコレクタおよびベースに結合されているベース、および、第１１抵抗器（１３９）を通して前記接地電圧に結合されているエミッタを有する第９ＮＰＮトランジスタ（１４１）と、
を有する増幅器。
【００２４】
（８）前記第１ＰＮＰトランジスタ（１１９）、ならびに、前記第４および第５ＮＰＮトランジスタ（１０９、１２５）が一緒になって、前記バイアス電流を予定範囲内に維持するフィードバック回路として機能する、上記（７）に記載の増幅器。
（９）前記バイアス電流が前記各ＮＰＮトランジスタのβのログのログとともに変化する、上記（８）に記載の増幅器。
（１０）前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のコレクタが前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のベースに直接結合されている、上記（３）に記載の回路。
（１１）前記第４ＮＰＮトランジスタ（１０９）のベースが前記第７抵抗器（１２１）のみを通して前記供給電圧（Ｖcc）に結合されている、上記（７）に記載の増幅器。
【００２５】
【発明の効果】
本発明により、増幅器に対して、入力信号およびバイアス信号を分離すると同時に、低供給電圧で動作でき、全面的な温度補償、および高入力インピーダンスを持つ、最大の電圧余裕を与えるバイアス回路を提供することができる。
【図面の簡単な説明】
【図１】従来技術によるエミッタ・バイアス回路網を示す概略図。
【図２】従来技術によるコレクタ・バイアス回路網を示す概略図。
【図３】従来技術による第１のベース・バイアス回路網を示す概略図。
【図４】従来技術による第２のベース・バイアス回路網を示す概略図。
【図５】本発明による第１の実施例を示す概略図。
【図６】本発明による第２の実施例を示す概略図。
【図７】本発明による第３の実施例を示す概略図。
【符号の説明】
103、105、107、109、125、127、133、135、141 ＮＰＮトランジスタ
119 ＰＮＰトランジスタ
【産業上の利用分野】
本発明は、バイポーラ・トランジスタ回路、具体的には、バイポーラ・トランジスタ増幅器をバイアスする方法および回路に関する。
【０００２】
【従来の技術】
適切な回路動作のためにトランジスタをバイアスする必要性は周知であり、必要なバイアス電圧および電流を供給する方法および回路も周知である。周知の方法および回路には、エミッタ、ベース、およびコレクタをバイアスすることが含まれる。それぞれの方法および回路には利点があるが、周知の方法で大きな欠点のないものはない。
【０００３】
図１に、単一のエミッタ・バイアス回路を示す。固定電圧ＶRefがトランジスタ１３のベースに印加され、トランジスタ１３をオンにする。次に、電流Ｉc1がトランジスタ１１に流れる。この回路は、作り易く、Ｉc1を正確に決めることができるが、非常に効率が悪い。トランジスタ１１で得られるコレクタ電圧の振れ（swing）は、主にＶRefによって制約を受ける。増幅器に対するコレクタ電圧の振れは、以下の記述で、増幅器の電圧余裕と呼ぶ。
【０００４】
図２に示すコレクタ・バイアス回路は、トランジスタ２５のエミッタを接地に結合する重要な利点を持ち、これは、増幅器に、より高い電圧余裕を提供する。しかし、抵抗器２１をＶcc、トランジスタ２３のエミッタ、および、トランジスタ２５のコレクタの間に結合させることから生じる欠点がある。これは、トランジスタ２５上に必ずしも望ましくない負荷インピーダンスをつくり、使用可能な電圧余裕を制約する。結合による負荷インピーダンスおよびバイアス条件が、この後の、増幅器を調整しその効率を変えるための選択幅を狭める。バイアス回路網が密接に回路の入力および出力に結合され、出力信号がバイアス回路網を通して戻り、回路を発振させることがある。そのような発振を妨げるために、フィードバック経路に付加キャパシタンスが必要とされる場合がある。これにもかかわらず、ノイズを加える抵抗インピーダンスがエミッタ上にないので、コレクタ・バイアス回路は、低ノイズ増幅器に有用である。
【０００５】
図３に、第１のベース・バイアス回路を示す。抵抗器３１を通る電流ＩSetは、Ｖcc−Ｖbe (トランジスタのベース-エミッタ電圧降下）を、抵抗器３１および３７の値を合わせた値で割ったものにほぼ等しい。抵抗器３９およびトランジスタ３５を適切な大きさにすることにより、１０×ＩSetの値を持つ、トランジスタ３５のコレクタを通る電流ＩC2を生ずる。電圧余裕は、図２で示したコレクタ・バイアス回路と同程度の大きさ、あるいは、トランジスタ３５のエミッタの電圧が低い（〜２００ミリボルト）ので、より大きくなり得る。全てのＮＰＮトランジスタのＶbeが、温度の変動に大体等しく変化するので、回路は線形および非線形増幅器で同じように良く機能し、十分な一次温度補償を持つ。回路の入力インピーダンスは調整するのが難しいので、モノリシック集積回路の用途ではよく機能しない傾向がある。回路は、ウェーハによって２倍から３倍変動し得るβの変動に対して補償されない。温度によって誘発されるβ変動は、回路のバイアス点および性能に影響する。さらに、Ｖccの接続を切るか、あるいはオフにすることが不十分なので、回路の電力消費を減らす簡単な方法がない。
【０００６】
図４に、第２のベース・バイアス回路を示す。ＩSet2は、ＶRef−Ｖbeを抵抗器４７で割ったものに等しい。電流ミラーの原理、および、適切な要素値の使用により、Ｉc3はＩSet2の５倍に等しく、Ｉc4はＩc3の４倍に等しくなる。この回路では、ＶRefは、供給電圧Ｖccから独立し温度補償されているバンドギャップ基準電圧源によって供給される。回路は全体として、十分に温度補償され、ＮＰＮトランジスタはβ変動からいっそう独立している。この回路の入力インピーダンスは、図３に示した回路のそれよりも大きい。図４に示した回路をオフにするには、バンドギャップ基準電圧源をオフにすることによって簡単に行える。この回路は、入力信号およびバイアス信号が結合しているという大きな欠点がある。Ｉc3は入力信号とともに変わり、抵抗器４２はＰＮＰトランジスタ４４を通してトランジスタ５０へフィードバックする。フィードバック信号は入力信号をゆがめ、発振を発生させることがある。バイアス電流および信号電流を分離するために電圧降下が抵抗器４２と４５で大きいので、バイアス回路も相対的に高いＶccを必要とする。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、増幅器に対して、入力信号およびバイアス信号を分離すると同時に、低供給電圧で動作でき、全面的な温度補償、および高入力インピーダンスを持つ、最大の電圧余裕を与えるバイアス回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明の第１の実施例は、エミッタ接地増幅器をバイアスする方法および装置からなる。この方法および装置は、周波数から独立した動作、ならびに、温度および供給電圧に対して補償を提供し、増幅器に使用できる電圧余裕を最大にする。本発明のいくつかの実施例では、入力信号とバイアス信号は分離されていて、相互干渉を最小にする。さらに、バンドギャップ電圧制御電圧源の使用により、バイアス回路網および増幅器をオフにする単純な手段を提供する。
【０００９】
【実施例】
図５に、本発明の第１の実施例の概略図を示す。無線周波数（ＲＦ）信号入力は、ＡＣでエミッタホロワ・トランジスタ１３３に結合されており、該トランジスタ１３３は出力トランジスタ１４１に結合されている。トランジスタ１４１は、負荷と良いインピーダンス整合をとるために、オンチップのＬＣ出力段に結合することができる。同調段は本発明の事項ではなく、図示しない。
【００１０】
トランジスタ１０３のベースは、電圧ＶRefを生成するバンドギャップ基準電圧源に結合されている。そのようなバンドギャップ基準電圧源は周知であるので、ここでは述べない。抵抗器１１１の端部の電圧は、したがってＶRef−Ｖbeであり、それゆえにＶ1である。電流ミラーは、抵抗器１０１を越えた端部で、電圧Ｖcc−Ｖ1（Ｒ101／Ｒ111）を反映する。抵抗器１１７の両端の電圧降下は非常に小さいので、ノードＡにおける電圧もＶcc−Ｖ1（Ｒ101／Ｒ111）である。ノードＡを通る電流は［Ｖcc−Ｖ1（Ｒ101／Ｒ111）］／Ｒ121で、ＩSet5とラベル付けされる。
【００１１】
電圧がノードＡで目標値以下に降下した場合は、トランジスタ１０９、１１９、および１２５を含むフィードバック・ループが、所望の電圧を再確立するように行動する。ノードＡでの電圧が低すぎる場合は、トランジスタ１０９のベースの電圧が下げられ、トランジスタ１０９のコレクタの電流を下げる。これにより、ＰＮＰトランジスタ１１９上のベース電圧が上げられ、それにより、トランジスタ１１９のコレクタコレクタ電流が下げられる。次に、これがトランジスタ１２５のベース電流を下げ、そのコレクタ電流を下げさせ、ノードＡでの電流を安定した位置に上昇させる。ノードＡ上の電圧が高すぎる場合は、フィードバック・ループは、上述した方法と正反対に動作する。このようにして、ノードＡでの電圧が一定に保たれ、ＩSet5が一定に保たれる。
【００１２】
次に、ＩSet5はノードＢおよびＣ上の電圧を公知の方法で決める。これらの同じ電圧が、トランジスタ１３３および１３５、ならびに、抵抗器１３７の適切な比率を通して、回路のＲＦ側のノードＤおよびＥで生成される。この比率をつくるために必要な回路手法は公知である。この第１の実施例において、トランジスタ１３３のコレクタを通る電流はＩSet5の４倍であり、トランジスタ１４１のコレクタを通る電流はＩSet5の１６倍である。
【００１３】
本発明のこの実施例の利点には、ＲＦ信号がバイアス回路網を構成する回路の要素から分離していること、および、回路をＶRefを下げることによってオフにすることができるということがある。また、ＰＮＰトランジスタ１１９のエミッタがＶccに結合されているので、この回路は、使用できる最大の電圧余裕を提供する。
【００１４】
また、本発明は、一次および二次の温度補償を提供する。一次温度補償は、本発明を構成するトランジスタのＶbeに依存する。これらのトランジスタは集積回路の製造プロセスの一環として一緒に製造されるので、一般的に、これらのトランジスタは温度の変動に同じように応答する。
【００１５】
温度変化およびプロセスの変動から生じるβ変動は、本発明によって補償される。ＰＮＰトランジスタは、ある意味において、ＮＰＮトランジスタを製造するプロセスの結果であって該プロセスの目的ではないので、ＰＮＰトランジスタの仕様は正確ではなく、それらのβはＮＰＮトランジスタのβに関連して大きく変動する。本発明においては、ＰＮＰ特性はバイアス電流ＩSet5には実質的に無関係である。ＰＮＰトランジスタ１１９のベース電圧は、ＮＰＮバイポーラ・トランジスタ１３３および１２５のベース電流のログによって変わる。ＩSet5はＮＰＮバイポーラ・トランジスタ１０９のコレクタ電流のログに依存する、あるいは、言い換えれば、ＮＰＮトランジスタのβのログ（正確にはログのログ）関係に応じて変わる。これによって実質的に、ＩSet5したがって増幅器のバイアス電流を、βの変動から減結合する。
【００１６】
図６に、本発明の第２の実施例の概略図を示す。バイアス回路は図５に示したものと同じであるが、ＲＦ出力部分は、オープンな（調整されていない）コレクタとともに駆動される一対の差動出力トランジスタ（１９１および１９３）として具体化されている。トランジスタ１９２および１９４上のミラー電圧は、図５の回路の同等の電圧と異なる。
【００１７】
図７に、バイアス電流の信号経路が入力信号の電流経路から分離されていない、本発明のもう１つの実施例の概略図を示す。これは、ＲＦ信号にひずみを生じさせることがあるが、他のバイアス回路より少ない要素および集積回路表面積で済み、また、大きな電圧余裕を提供できるという利点がある。これにより、低いＶccの増幅器の設計が可能になる。
【００１８】
本発明には、例として次のような実施態様が含まれる。
【００１９】
（１）第１の予め決められた電圧を確立する第１回路手段（１０３，１０１，１１１）と、
前記第１回路手段に結合され、前記第１の予め決められた電圧から得られる第１の予め決められた電流を、予定範囲内に確立し維持するフィードバック回路（１０９，１１９，１２５）と、
前記フィードバック回路（１０９，１１９，１２５）に結合された第１の比率回路であって、前記第１の予め決められた電流の倍数である第２の予め決められた電流を確立するための増幅回路（１３３，１３５，１３７）を備え、該第２の予め決められた電流が、該第１の比率回路に接続された増幅器（１４１）へのバイアス電流となる、第１比率回路（１２７，１２９，１３３，１３５，１３７）と、
を有する、増幅器（１４１）にバイアス電流を供給するバイアス回路（１００）。
【００２０】
（２）前記増幅回路（１３３）への入力信号および前記バイアス電流が、前記バイアス回路（１００）内で混ざらない、上記（１）に記載の回路。
（３）前記フィードバック回路が、それぞれが第１予定β範囲、ならびに、コレクタ、ベース、およびエミッタを有する第１および第２のＮＰＮバイポーラ・トランジスタ（１０９、１２５）と、第２予定β範囲、ならびに、コレクタ、ベース、およびエミッタを有する第１のＰＮＰバイポーラ・トランジスタ（１１９）とを有し、前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のコレクタが第１抵抗器（１２１）を通して供給電圧（Ｖｃｃ）に、かつ、第２抵抗器（１１７）を通して前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のベースに結合され、前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のベースが第４抵抗器（１２３）を通して前記第１ＰＮＰバイポーラ・トランジスタ（１１９）のコレクタに結合され、前記第１ＰＮＰバイポーラ・トランジスタのエミッタが前記供給電圧（Ｖｃｃ）に結合され、前記ＰＮＰバイポーラ・トランジスタ（１１９）のベースが前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のコレクタ、および第３抵抗器（１１５）を通して供給電圧に結合され、前記第２ＮＰＮバイポーラ・トランジスタのエミッタが前記第１回路手段（１０３、１０１、１１１）に結合され、前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のエミッタが前記第１比率回路（１２７、１２９）に結合されている、上記（１）に記載の回路。
【００２１】
（４）前記第１ＰＮＰバイポーラ・トランジスタ（１１９）上のベース電圧が、前記増幅回路（１３３）に入るベース電流、および前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のベース電流の双方のログとともに変化し、前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のコレクタ電流が前記第１ＰＮＰバイポーラ・トランジスタ（１１９）のベース電圧とともに線形に変化し、前記バイアス電流が前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のコレクタ電流のログとともに変化する、上記（３）に記載の回路。
（５）前記第１および第２のＮＰＮバイポーラ・トランジスタ（１２５、１０９）の第１予定β範囲の変化、および、前記第１ＰＮＰバイポーラ・トランジスタ（１１９）の第２予定β範囲の変化が、実質的にバイアス電流に影響しない、上記（４）に記載の回路。
【００２２】
（６）第１予定電圧を確立するステップと、
フィードバック手段によって、前記第１予定電圧から得られる第１予定電流を第１予定範囲に確立し維持するステップと、
バイアス電流を構成する第２予定電流を確立するために、前記第１予定電流に予定倍率を掛けるステップと、
を有する、増幅器にバイアス電流を供給する方法。
【００２３】
（７）バイアス電流を持つバイポーラ・トランジスタ増幅器であって、
予定のβ範囲を持ち、第１抵抗器（１１１）を通して接地電圧に結合されているエミッタ、基準電圧（ＶRef）に結合されているベース、および、第３抵抗器（１０１）を通して供給電圧（Ｖcc）に結合されているコレクタを有する第１ＮＰＮトランジスタ（１０３）と、
予定のβ範囲を持ち、コレクタ、第２抵抗器（１１３）を通して前記接地電圧に結合されているエミッタ、および、前記基準電圧（ＶRef）に結合されているベースを有する第２ＮＰＮトランジスタ（１０５）と、
予定のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されているコレクタ、前記第２ＮＰＮトランジスタ（１０５）のコレクタに結合されているエミッタ、および、前記第１ＮＰＮトランジスタ（１０３）のコレクタに結合されているベースとを有する第３ＮＰＮトランジスタ（１０７）と、
予定のβ範囲を持ち、前記第３ＮＰＮトランジスタ（１０７）のエミッタに結合されているエミッタ、第５および第７抵抗器（１１７、１２１）を通して前記供給電圧（Ｖcc）に結合されているベース、および、第４の抵抗器（１１５）を通して前記供給電圧（Ｖcc）に結合されているコレクタを有する第４ＮＰＮトランジスタ（１０９）と、
予定のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されているエミッタ、前記第４ＮＰＮトランジスタ（１０９）のコレクタに結合されているベース、および、第９抵抗器（１３１）を通して入力ノードに結合されているコレクタを有する第１ＰＮＰトランジスタ（１１９）と、
予定のβ範囲を持ち、エミッタ、前記第７抵抗器（１２１）を通して前記供給電圧（Ｖcc）に結合されているコレクタ、および、第６抵抗器（１２３）を通して前記第１ＰＮＰトランジスタ（１１９）のコレクタに結合されているベースを有する第５ＮＰＮトランジスタ（１２５）と、
予定のβ範囲を持ち、前記第５ＮＰＮトランジスタ（１２５）のエミッタに結合されているコレクタおよびベース、ならびに、第８抵抗器（１２９）を通して前記接地電圧に結合されているエミッタを有する第６ＮＰＮトランジスタ（１２７）と、
予定のβ範囲を持ち、前記供給電圧（Ｖcc）に結合されているコレクタ、および、前記入力ノードに結合されているベースを有する第７ＮＰＮトランジスタ（１３３）と、
予定のβ範囲を持ち、前記第７ＮＰＮトランジスタ（１３３）のエミッタに結合されているコレクタおよびベース、ならびに、第１０抵抗器（１３７）を通して前記接地電圧に結合されているエミッタを有する第８ＮＰＮトランジスタ（１３５）と、
予定のβ範囲を持ち、出力負荷に結合されているコレクタ、前記第７ＮＰＮトランジスタ（１３３）のエミッタならびに前記第８ＮＰＮトランジスタ（１３５）のコレクタおよびベースに結合されているベース、および、第１１抵抗器（１３９）を通して前記接地電圧に結合されているエミッタを有する第９ＮＰＮトランジスタ（１４１）と、
を有する増幅器。
【００２４】
（８）前記第１ＰＮＰトランジスタ（１１９）、ならびに、前記第４および第５ＮＰＮトランジスタ（１０９、１２５）が一緒になって、前記バイアス電流を予定範囲内に維持するフィードバック回路として機能する、上記（７）に記載の増幅器。
（９）前記バイアス電流が前記各ＮＰＮトランジスタのβのログのログとともに変化する、上記（８）に記載の増幅器。
（１０）前記第１ＮＰＮバイポーラ・トランジスタ（１２５）のコレクタが前記第２ＮＰＮバイポーラ・トランジスタ（１０９）のベースに直接結合されている、上記（３）に記載の回路。
（１１）前記第４ＮＰＮトランジスタ（１０９）のベースが前記第７抵抗器（１２１）のみを通して前記供給電圧（Ｖcc）に結合されている、上記（７）に記載の増幅器。
【００２５】
【発明の効果】
本発明により、増幅器に対して、入力信号およびバイアス信号を分離すると同時に、低供給電圧で動作でき、全面的な温度補償、および高入力インピーダンスを持つ、最大の電圧余裕を与えるバイアス回路を提供することができる。
【図面の簡単な説明】
【図１】従来技術によるエミッタ・バイアス回路網を示す概略図。
【図２】従来技術によるコレクタ・バイアス回路網を示す概略図。
【図３】従来技術による第１のベース・バイアス回路網を示す概略図。
【図４】従来技術による第２のベース・バイアス回路網を示す概略図。
【図５】本発明による第１の実施例を示す概略図。
【図６】本発明による第２の実施例を示す概略図。
【図７】本発明による第３の実施例を示す概略図。
【符号の説明】
103、105、107、109、125、127、133、135、141 ＮＰＮトランジスタ
119 ＰＮＰトランジスタ
Claims (8)
- 増幅器にバイアス電流を供給するバイアス回路であって、
第１の予め決められた電圧を確立する第１回路手段と、
前記第１回路手段に結合されたフィードバック回路であって、前記第１の予め決められた電圧から得られる第１の予め決められた電流を、予め決められた範囲内に確立して維持するフィードバック回路と、
前記フィードバック回路に結合された第１の比率回路であって、前記第１の予め決められた電流の倍数である第２の予め決められた電流を確立する増幅回路（１３３，１３５，１３７）を備え、該第２の予め決められた電流が、該第１の比率回路に接続された前記増幅器（１４１）へのバイアス電流となる、第１の比率回路と、を備え、入力ノードは、該増幅回路に含まれるトランジスタ（１３３）のベースに接続されており、
前記フィードバック回路は、
第１の予め決められたβ範囲と、コレクタ、ベースおよびエミッタとをそれぞれが有する第１および第２のＮＰＮバイポーラトランジスタと、
第２の予め決められたβ範囲と、コレクタ、ベースおよびエミッタを有する第１のＰＮＰバイポーラトランジスタと、を備え、
前記第１のＮＰＮバイポーラトランジスタのコレクタは、第１の抵抗を介して電源に接続され、かつ第２の抵抗を介して前記第２のＮＰＮバイポーラトランジスタのベースに接続され、
前記第１のＮＰＮバイポーラトランジスタのベースは、第４の抵抗を介して前記第１のＰＮＰバイポーラトランジスタのコレクタに接続され、
前記第１のＰＮＰバイポーラトランジスタのエミッタは、前記電源に接続され、
前記第１のＰＮＰバイポーラトランジスタのベースは、前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、かつ第３の抵抗を介して前記電源に接続され、
前記第２のＮＰＮバイポーラトランジスタのエミッタは、前記第１の回路手段に接続され、
前記第１のＮＰＮバイポーラトランジスタのエミッタは、前記第１の比率回路に接続される、
バイアス回路。 - 前記第１のＰＮＰバイポーラトランジスタのベース電圧は、前記増幅回路へのベース電流と、前記第１のＮＰＮバイポーラトランジスタのベース電流の両方に応じて変化し、
前記第２のＮＰＮバイポーラトランジスタのコレクタ電流は、前記第１のＰＮＰバイポーラトランジスタのベース電圧に応じて線形に変化し、
前記バイアス電流は、前記第２のＮＰＮバイポーラトランジスタのコレクタ電流のログに応じて変化する、請求項１に記載のバイアス回路。 - 前記第１および第２のＮＰＮバイポーラトランジスタの前記第１の予め決められたβ範囲の変動と、前記第１のＰＮＰバイポーラトランジスタの前記第２の予め決められたβ範囲の変動は、前記バイアス電流に実質的に影響しない、請求項２に記載のバイアス回路。
- バイアス電流を有するバイポーラトランジスタ増幅器であって、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第１のＮＰＮトランジスタであって、該第１のＮＰＮトランジスタのエミッタは、第１の抵抗を介して接地電圧に接続され、該第１のＮＰＮトランジスタのベースは、基準電圧に接続され、該第１のＮＰＮトランジスタのコレクタは、第３の抵抗を介して電源に接続される第１のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベース、およびエミッタを持つ第２のＮＰＮトランジスタであって、該第２のＮＰＮトランジスタのエミッタは、第２の抵抗を介して前記接地電圧に接続され、該第２のＮＰＮトランジスタのベースは、前記基準電圧に接続される第２のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第３のＮＰＮトランジスタであって、該第３のＮＰＮトランジスタのコレクタは、前記電源に接続され、該第３のＮＰＮトランジスタのエミッタは、前記第２のＮＰＮトランジスタのコレクタに接続され、該第３のＮＰＮトランジスタのベースは、前記第１のＮＰＮトランジスタのコレクタに接続される、第３のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第４のＮＰＮトランジスタであって、該第４のＮＰＮトランジスタのエミッタは、前記第３のＮＰＮトランジスタのエミッタに接続され、該第４のＮＰＮトランジスタのベースは、第５および第７の抵抗を介して前記電源に接続され、該第４のＮＰＮトランジスタのコレクタは、第４の抵抗を介して前記電源に接続される、第４のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第１のＰＮＰトランジスタであって、該第１のＰＮＰトランジスタのエミッタは、前記電源に接続され、該第１のＰＮＰトランジスタのベースは、前記第４のＮＰＮトランジスタのコレクタに接続され、該第１のＰＮＰトランジスタのコレクタは、第９の抵抗を介して入力ノードに接続される、第１のＰＮＰトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第５のＮＰＮトランジスタであって、該第５のＮＰＮトランジスタのコレクタは、前記第７の抵抗を介して前記電源に接続され、該第５のＮＰＮトランジスタのベースは、第６の抵抗を介して前記第１のＰＮＰトランジスタのコレクタに接続される、第５のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、べースおよびエミッタを持つ第６のＮＰＮトランジスタであって、該第６のＮＰＮトランジスタのコレクタおよびベースは、前記第５のＮＰＮトランジスタのエミッタに接続され、該第６のＮＰＮトランジスタのエミッタは、第８の抵抗を介して前記接地電圧に接続される、第６のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第７のＮＰＮトランジスタであって、該第７のＮＰＮトランジスタのコレクタは、前記電源に接続され、該第７のＮＰＮトランジスタのベースは、前記入力ノードに接続される、第７のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第８のＮＰＮトランジスタであって、該第８のＮＰＮトランジスタのコレクタおよびベースは、前記第７のＮＰＮトランジスタのエミッタに接続され、該第８のＮＰＮトランジスタのエミッタは、第１０の抵抗を介して前記接地電圧に接続される、第８のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第９のＮＰＮトランジスタであって、該第９のＮＰＮトランジスタのコレクタは、出力負荷に接続され、該第９のＮＰＮトランジスタのベースは、前記第７のＮＰＮトランジスタのエミッタと、前記第８のＮＰＮトランジスタのコレクタおよびベースとに接続され、該第９のＮＰＮトランジスタのエミッタは、第１１の抵抗を介して前記接地電圧に接続される、第９のＮＰＮトランジスタと、
を備える、バイポーラトランジスタ増幅器。 - 前記第１のＰＮＰトランジスタ、第４および第５のＮＰＮトランジスタは共に、予め決められた範囲内に前記バイアス電流を維持するフィードバック回路として動作する、請求項４に記載のバイポーラトランジスタ増幅器。
- 前記バイアス電流は、前記第４のＮＰＮトランジスタにおける前記βのログのログに応じて変化する、請求項５に記載のバイポーラトランジスタ増幅器。
- 増幅器にバイアス電流を供給するバイアス回路であって、
第１の予め決められた電圧を確立する第１回路手段と、
前記第１回路手段に結合されたフィードバック回路であって、前記第１の予め決められた電圧から得られる第１の予め決められた電流を、予め決められた範囲内に確立して維持するフィードバック回路と、
前記フィードバック回路に結合された第１の比率回路であって、前記第１の予め決められた電流の倍数である第２の予め決められた電流を確立する増幅回路を備え、該第２の予め決められた電流が、該第１の比率回路に接続された前記増幅器へのバイアス電流となる、第１の比率回路と、を備え、入力ノードは、該増幅器回路に含まれるトランジスタのベースに接続されており、
前記フィードバック回路は、
第１の予め決められたβ範囲と、コレクタ、ベースおよびエミッタをそれぞれが持つ第１および第２のＮＰＮバイポーラトランジスタと、
第２の予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第１のＰＮＰバイポーラトランジスタと、を有しており、
前記第１のＮＰＮバイポーラトランジスタのコレクタは、第１の抵抗を介して電源に接続され、かつ前記第２のＮＰＮバイポーラトランジスタのベースに接続され、
前記第１のＮＰＮバイポーラトランジスタのベースは、第３の抵抗を介して前記第１のＰＮＰバイポーラトランジスタのコレクタに接続され、
前記第１のＰＮＰバイポーラトランジスタのエミッタは、前記電源に接続され、
前記第１のＰＮＰバイポーラトランジスタのベースは、前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、かつ第２の抵抗を介して前記電源に接続され、
前記第２のＮＰＮバイポーラトランジスタのエミッタは、前記第１の回路手段に接続され、
前記第１のＮＰＮバイポーラトランジスタのエミッタは、前記第１の比率回路に接続される、
バイアス回路。 - バイアス電流を有するバイポーラトランジスタ増幅器であって、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第１のＮＰＮトランジスタであって、該第１のＮＰＮトランジスタのエミッタは、第１の抵抗を介して接地電圧に接続され、該第１のＮＰＮトランジスタのベースは、基準電圧に接続され、該第１のＮＰＮトランジスタのコレクタは、第３の抵抗を介して電源に接続される、第１のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第２のＮＰＮトランジスタであって、該第２のＮＰＮトランジスタのエミッタは、第２の抵抗を介して前記接地電圧に接続され、該第２のＮＰＮトランジスタのベースは、前記基準電圧に接続される、第２のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第３のＮＰＮトランジスタであって、該第３のＮＰＮトランジスタのコレクタは、前記電源に接続され、該第３のＮＰＮトランジスタのエミッタは、前記第２のＮＰＮトランジスタのコレクタに接続され、該第３のＮＰＮトランジスタのベースは、前記第１のＮＰＮトランジスタのコレクタに接続される、第３のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第４のＮＰＮトランジスタであって、該第４のＮＰＮトランジスタのエミッタは、前記第３のＮＰＮトランジスタのエミッタに接続され、該第４のＮＰＮトランジスタのベースは、第６の抵抗を介して前記電源に接続され、該第４のＮＰＮトランジスタのコレクタは、第４の抵抗を介して前記電源に接続される、第４のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第１のＰＮＰトランジスタであって、該第１のＰＮＰトランジスタのエミッタは、前記電源に接続され、該第１のＰＮＰトランジスタのベースは、前記第４のＮＰＮトランジスタのコレクタに接続され、該第１のＰＮＰトランジスタのコレクタは、第８の抵抗を介して入力ノードに接続される、第１のＰＮＰトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第５のＮＰＮトランジスタであって、該第５のＮＰＮトランジスタのコレクタは、前記第６の抵抗を介して前記電源に接続され、該第５のＮＰＮトランジスタのベースは、第５の抵抗を介して前記第１のＰＮＰトランジスタのコレクタに接続される、第５のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第６のＮＰＮトランジスタであって、該第６のＮＰＮトランジスタのコレクタおよびベースは、前記第５のＮＰＮトランジスタのエミッタに接続され、該第６のＮＰＮトランジスタのエミッタは、第７の抵抗を介して前記接地電圧に接続される、第６のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第７のＮＰＮトランジスタであって、該第７のＮＰＮトランジスタのコレクタは、前記電源に接続され、該第７のＮＰＮトランジスタのベースは、前記入力ノードに接続される、第７のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第８のＮＰＮトランジスタであって、該第８のＮＰＮトランジスタのコレクタおよびベースは、前記第７のＮＰＮトランジスタのエミッタに接続され、該第８のＮＰＮトランジスタのエミッタは、第９の抵抗を介して前記接地電圧に接続される、第８のＮＰＮトランジスタと、
予め決められたβ範囲と、コレクタ、ベースおよびエミッタを持つ第９のＮＰＮトランジスタであって、該第９のＮＰＮトランジスタのコレクタは、出力負荷に接続され、該第９のＮＰＮトランジスタのベースは、前記第７のＮＰＮトランジスタのエミッタと、前記第８のＮＰＮトランジスタのコレクタおよびベースとに接続され、該第９のＮＰＮトランジスタのエミッタは、第１０の抵抗を介して前記接地電圧に接続される、第９のＮＰＮトランジスタと、
を備える、バイポーラトランジスタ増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US283,877 | 1981-07-16 | ||
| US08/283,877 US5436595A (en) | 1994-08-01 | 1994-08-01 | Low voltage bipolar amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865058A JPH0865058A (ja) | 1996-03-08 |
| JP3841844B2 true JP3841844B2 (ja) | 2006-11-08 |
Family
ID=23087951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12290795A Expired - Fee Related JP3841844B2 (ja) | 1994-08-01 | 1995-05-23 | 増幅器をバイアスする回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5436595A (ja) |
| JP (1) | JP3841844B2 (ja) |
| DE (1) | DE19513225C2 (ja) |
| GB (1) | GB2292858B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859568A (en) * | 1997-04-11 | 1999-01-12 | Raytheon Company | Temperature compensated amplifier |
| US6175462B1 (en) | 1997-11-14 | 2001-01-16 | International Business Machines Corporation | High input impedance single ended, low supply voltage magnetoresistive preamplifier circuits |
| DE19945709C2 (de) * | 1999-09-23 | 2002-06-20 | Infineon Technologies Ag | Schaltungsanordnung zur Regelung des Arbeitspunkts eines Leistungsverstärkers und deren Verwendung |
| US6313705B1 (en) | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
| WO2002045253A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute fréquence |
| DE10121167A1 (de) * | 2001-04-30 | 2002-11-28 | Infineon Technologies Ag | Vorrichtung zum Steuern eines Ruhestroms für einen Verstärkertransistor und Verstärkerschaltung |
| EP1265354A1 (en) * | 2001-05-25 | 2002-12-11 | Nokia Corporation | Amplifier circuit |
| US6778018B2 (en) * | 2001-07-16 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Linear power amplifier |
| DE10208117B4 (de) * | 2002-02-26 | 2006-08-24 | Infineon Technologies Ag | Transimpedanzverstärker und optischer Empfänger |
| WO2003081771A1 (en) * | 2002-03-20 | 2003-10-02 | Roke Manor Research Limited | A bias circuit for a bipolar transistor |
| GB2386775B (en) * | 2002-03-20 | 2004-09-29 | Roke Manor Research | A bias circuit for a bipolar transistor |
| CN101027836B (zh) * | 2002-07-03 | 2010-06-02 | Nxp有限公司 | 改进的线性功率放大器 |
| JP2004289640A (ja) * | 2003-03-24 | 2004-10-14 | Ube Ind Ltd | 半導体回路 |
| JP4733560B2 (ja) * | 2006-04-25 | 2011-07-27 | シャープ株式会社 | 電力増幅器及び無線通信装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1287127A (en) * | 1969-01-23 | 1972-08-31 | Marconi Co Ltd | Improvements in or relating to power amplifiers |
| FR2245125B1 (ja) * | 1973-09-25 | 1977-03-11 | Thomson Csf | |
| US3903479A (en) * | 1974-01-24 | 1975-09-02 | Rca Corp | Transistor base biasing using semiconductor junctions |
| US3999140A (en) * | 1976-03-08 | 1976-12-21 | Rca Corporation | Bias current circuit |
| US4207537A (en) * | 1978-07-17 | 1980-06-10 | Motorola, Inc. | Differential field effect transistor amplifier having a compensating field effect transistor current source |
| DE2850826A1 (de) * | 1978-11-23 | 1980-06-04 | Siemens Ag | Referenzspannungsquelle, insbesondere fuer verstaerkerschaltungen |
| US4575685A (en) * | 1984-08-03 | 1986-03-11 | Linear Technology Corporation | Arrangement for cancelling the input bias current, at picoampere levels, in an integrated circuit |
| US4897616A (en) * | 1988-07-25 | 1990-01-30 | Burr-Brown Corporation | Wide band amplifier with current mirror feedback to bias circuit |
| JPH0456404A (ja) * | 1990-06-25 | 1992-02-24 | Nec Corp | 増幅装置 |
-
1994
- 1994-08-01 US US08/283,877 patent/US5436595A/en not_active Expired - Lifetime
-
1995
- 1995-04-07 DE DE19513225A patent/DE19513225C2/de not_active Expired - Fee Related
- 1995-05-23 JP JP12290795A patent/JP3841844B2/ja not_active Expired - Fee Related
- 1995-07-27 GB GB9515455A patent/GB2292858B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9515455D0 (en) | 1995-09-27 |
| JPH0865058A (ja) | 1996-03-08 |
| GB2292858B (en) | 1999-10-13 |
| GB2292858A (en) | 1996-03-06 |
| US5436595A (en) | 1995-07-25 |
| DE19513225C2 (de) | 2002-02-28 |
| DE19513225A1 (de) | 1996-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841844B2 (ja) | 増幅器をバイアスする回路 | |
| JP2549540B2 (ja) | レベルシフト回路 | |
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| US6359516B1 (en) | High-frequency amplifier circuit with independent control of quiescent current and bias impedance | |
| US4760353A (en) | Integrated gyrator oscillator | |
| US3979693A (en) | Crystal-controlled oscillator having sinusoidal and square-wave output signals | |
| US5157322A (en) | PNP transistor base drive compensation circuit | |
| US5859568A (en) | Temperature compensated amplifier | |
| EP0595589B1 (en) | Differential output amplifier input stage with rail-to-rail common mode input range | |
| JPH0136346B2 (ja) | ||
| US6411170B2 (en) | Oscillation circuit | |
| US4692711A (en) | Current mirror circuit | |
| JP2002198733A (ja) | 発振回路 | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JP2002542700A (ja) | 改良型演算増幅器出力段 | |
| JP5001822B2 (ja) | バイアス回路、差動増幅器 | |
| US5321371A (en) | Current mirror with error correction | |
| US6104249A (en) | Highly linear transconductance circuit and filter using same | |
| JPS6333726B2 (ja) | ||
| US6577197B1 (en) | High frequency compensation circuit for high frequency amplifiers | |
| US6028481A (en) | Rail to rail output stage of an amplifier | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JP3349334B2 (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050929 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070405 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070731 |
|
| LAPS | Cancellation because of no payment of annual fees |