JP2001168655A - 入力リーク電流補償回路及びその補償方法 - Google Patents
入力リーク電流補償回路及びその補償方法Info
- Publication number
- JP2001168655A JP2001168655A JP34826099A JP34826099A JP2001168655A JP 2001168655 A JP2001168655 A JP 2001168655A JP 34826099 A JP34826099 A JP 34826099A JP 34826099 A JP34826099 A JP 34826099A JP 2001168655 A JP2001168655 A JP 2001168655A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- input
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 製造のばらつきによる素子の特性変動を補償
する。 【解決手段】 トリミング可能なエミッタ抵抗Ｒ２を持
つカレントミラー回路構成の補償電流発生部６を有し、
入力端子１から入力される電流及び電圧に応じて前記第
２の抵抗のトリミング量を決定する。
する。 【解決手段】 トリミング可能なエミッタ抵抗Ｒ２を持
つカレントミラー回路構成の補償電流発生部６を有し、
入力端子１から入力される電流及び電圧に応じて前記第
２の抵抗のトリミング量を決定する。
Description
【０００１】
【発明の属する技術分野】本発明は入力リーク電流補償
回路及びその補償方法に関し、特に半導体集積回路の入
力リーク電流補償回路及びその補償方法に関する。
回路及びその補償方法に関し、特に半導体集積回路の入
力リーク電流補償回路及びその補償方法に関する。
【０００２】
【従来の技術】半導体集積回路に於ける入力リーク電流
補償回路は、入力段トランジスタのベース電流を抑制
し、入力インピーダンスを高くすることに有効で、一般
的なオペアンプから計測に用いられるような高精度な用
途まで幅ひろく使用されている。
補償回路は、入力段トランジスタのベース電流を抑制
し、入力インピーダンスを高くすることに有効で、一般
的なオペアンプから計測に用いられるような高精度な用
途まで幅ひろく使用されている。
【０００３】差動増幅形式の入力トランジスタにおける
入力リーク電流補償回路の一例が特開平８−５１３２３
号公報（以下、文献１という）に開示されている。図８
は文献１開示の第１の入力リーク電流補償回路の構成図
である。この第１の入力リーク電流補償回路は文献１に
おいて従来技術として開示されているものである。
入力リーク電流補償回路の一例が特開平８−５１３２３
号公報（以下、文献１という）に開示されている。図８
は文献１開示の第１の入力リーク電流補償回路の構成図
である。この第１の入力リーク電流補償回路は文献１に
おいて従来技術として開示されているものである。
【０００４】同図において、Ｑ５，Ｑ１１，Ｑ１２はＮ
ＰＮトランジスタ、Ｑ６，Ｑ７，Ｑ１５，Ｑ１６はＰＮ
Ｐトランジスタ、Ｉ５は定電流源、１は入力端子、２は
比較基準端子、３は出力端子を示している。本回路にお
いては、エミッタを共通接続したトランジスタＱ１１と
Ｑ１２により差動増幅回路を構成し、電流源Ｉ５はその
エミッタの共通の接続点に接続され、トランジスタＱ１
１のベースに接続された入力端子１から入力信号が与え
られ、トランジスタＱ１２のベースに接続された比較基
準端子２から参照電圧が与えられ、トランジスタＱ１２
のコレクタ電流をトランジスタＱ１５およびＱ１６で構
成したカレントミラー回路を介して出力端子３から出力
信号として取り出すことができる。
ＰＮトランジスタ、Ｑ６，Ｑ７，Ｑ１５，Ｑ１６はＰＮ
Ｐトランジスタ、Ｉ５は定電流源、１は入力端子、２は
比較基準端子、３は出力端子を示している。本回路にお
いては、エミッタを共通接続したトランジスタＱ１１と
Ｑ１２により差動増幅回路を構成し、電流源Ｉ５はその
エミッタの共通の接続点に接続され、トランジスタＱ１
１のベースに接続された入力端子１から入力信号が与え
られ、トランジスタＱ１２のベースに接続された比較基
準端子２から参照電圧が与えられ、トランジスタＱ１２
のコレクタ電流をトランジスタＱ１５およびＱ１６で構
成したカレントミラー回路を介して出力端子３から出力
信号として取り出すことができる。
【０００５】このとき入力トランジスタＱ１１のコレク
タにトランジスタＱ５のエミッタを接続し、トランジス
タＱ５のベース電流をトランジスタＱ６，Ｑ７によるカ
レントミラー回路でミラーし、その出力電流（トランジ
スタＱ７のコレクタ電流であり、ＩＢＣＡＮとする）を
トランジスタＱ１のベースに供給することで、入力端子
１から回路をみたときにインピーダンスが高く見え、入
力リーク電流が発生していないようにみせることができ
る。
タにトランジスタＱ５のエミッタを接続し、トランジス
タＱ５のベース電流をトランジスタＱ６，Ｑ７によるカ
レントミラー回路でミラーし、その出力電流（トランジ
スタＱ７のコレクタ電流であり、ＩＢＣＡＮとする）を
トランジスタＱ１のベースに供給することで、入力端子
１から回路をみたときにインピーダンスが高く見え、入
力リーク電流が発生していないようにみせることができ
る。
【０００６】又、これを改良した文献１における発明
は、入力信号の動作範囲によっては飽和状態になるトラ
ンジスタが発生し、図８の回路では目的の機能を十分果
たさないという課題を解決しようとするものである。こ
れを図９に説明する。図９は文献１開示の第２の入力リ
ーク電流補償回路の構成図である。その構成は図８の回
路にＰＮＰトランジスタＱ１７と定電流源Ｉ８を追加し
たものである。
は、入力信号の動作範囲によっては飽和状態になるトラ
ンジスタが発生し、図８の回路では目的の機能を十分果
たさないという課題を解決しようとするものである。こ
れを図９に説明する。図９は文献１開示の第２の入力リ
ーク電流補償回路の構成図である。その構成は図８の回
路にＰＮＰトランジスタＱ１７と定電流源Ｉ８を追加し
たものである。
【０００７】この構成においてトランジスタＱ１５とＱ
１７で構成するカレントミラー回路が、トランジスタＱ
５の動作電流に相当する電流を第２の定電流源Ｉ８に流
し込み、ＮＰＮトランジスタＱ５の動作電流を差動増幅
回路の入力段であるトランジスタＱ１１の動作電流と同
等にすることができ、トランジスタＱ５のベース電流相
当をトランジスタＱ６とＱ７で構成するカレントミラー
回路を介してミラー電流としてトランジスタＱ１１のベ
ースに流し込むことができる。これよりトランジスタＱ
１１のベース電流を入力信号の動作電圧に影響されずに
相殺することができることになる。
１７で構成するカレントミラー回路が、トランジスタＱ
５の動作電流に相当する電流を第２の定電流源Ｉ８に流
し込み、ＮＰＮトランジスタＱ５の動作電流を差動増幅
回路の入力段であるトランジスタＱ１１の動作電流と同
等にすることができ、トランジスタＱ５のベース電流相
当をトランジスタＱ６とＱ７で構成するカレントミラー
回路を介してミラー電流としてトランジスタＱ１１のベ
ースに流し込むことができる。これよりトランジスタＱ
１１のベース電流を入力信号の動作電圧に影響されずに
相殺することができることになる。
【０００８】又、この種の入力リーク電流補償回路の他
の例が特開平５−２６７９４９号公報（以下、文献２と
いう）及び特開平３−１６９１０８号公報（以下、文献
３という）に開示されている。
の例が特開平５−２６７９４９号公報（以下、文献２と
いう）及び特開平３−１６９１０８号公報（以下、文献
３という）に開示されている。
【０００９】
【発明が解決しようとする課題】文献１開示の従来技術
による回路は一般的な用途でのリーク電流補償回路とし
ては有効である。しかし、計測用途におけるより高い入
力インピーダンスや高精度な入力リーク電流の補償を求
められる場合には、これらの回路ではその要求を十分に
満足することはできない。その具体的な課題として以下
のような課題がある。なお課題の説明に際しては図８の
従来技術を想定して説明する。これは以下の課題が図９
の従来技術についても同様にあてはまるからである。
による回路は一般的な用途でのリーク電流補償回路とし
ては有効である。しかし、計測用途におけるより高い入
力インピーダンスや高精度な入力リーク電流の補償を求
められる場合には、これらの回路ではその要求を十分に
満足することはできない。その具体的な課題として以下
のような課題がある。なお課題の説明に際しては図８の
従来技術を想定して説明する。これは以下の課題が図９
の従来技術についても同様にあてはまるからである。
【００１０】まず第１に製造ばらつきに起因する各素子
のパラメータ変動によるリーク電流補償機能の不完全さ
である。集積回路では個別半導体を接続して回路を構成
する場合に比較して、その相対的な素子精度のばらつき
は小さいが、皆無ということではない。ここでは電流増
幅率ｈＦＥのばらつきを想定して説明する。
のパラメータ変動によるリーク電流補償機能の不完全さ
である。集積回路では個別半導体を接続して回路を構成
する場合に比較して、その相対的な素子精度のばらつき
は小さいが、皆無ということではない。ここでは電流増
幅率ｈＦＥのばらつきを想定して説明する。
【００１１】図１０は従来技術の図８のリーク電流補償
回路を簡略化した回路である。図１０においてＮＰＮト
ランジスタのｈＦＥを標準で７９とし、隣接するトラン
ジスタと±５％のばらつきがあったとする。ＰＮＰトラ
ンジスタのｈＦＥは標準で３９とするが、ここでは各Ｐ
ＮＰトランジスタのばらつきは無いものとする。又、ベ
ース電流による誤差や、抵抗素子のばらつきもここでは
考慮しないことを前提とする。又、定電流源Ｉ１の電流
は１ｍＡとする。
回路を簡略化した回路である。図１０においてＮＰＮト
ランジスタのｈＦＥを標準で７９とし、隣接するトラン
ジスタと±５％のばらつきがあったとする。ＰＮＰトラ
ンジスタのｈＦＥは標準で３９とするが、ここでは各Ｐ
ＮＰトランジスタのばらつきは無いものとする。又、ベ
ース電流による誤差や、抵抗素子のばらつきもここでは
考慮しないことを前提とする。又、定電流源Ｉ１の電流
は１ｍＡとする。
【００１２】トランジスタＱ１１のｈＦＥが標準どおり
７９であり、トランジスタＱ５のｈＦＥが＋５％あるい
は−５％のばらつきを有していたとする。トランジスタ
Ｑ１１のベース電流ＩＢＱ１１は、 ＩＢＱ１１＝１ｍＡ×１／（７９＋１）＝１２．５０μ
Ａ である。このとき、トランジスタＱ１１のコレクタ電流
は ＩＣＱ１１＝ＩＥＱ１１−ＩＢＱ１１＝９８７．５μＡ
（ここに、ＩＥＱ１１はトランジスタＱ１１のエミッ
タ電流） である。これはそのままトランジスタＱ５のエミッタ電
流であるから、トランジスタＱ５のベース電流ＩＢＱ５
は、ｈＦＥのばらつきがないとしても、 ＩＢＱ５＝９８７．５μＡ×１／（７９＋１）＝１２．
３４μＡ である。
７９であり、トランジスタＱ５のｈＦＥが＋５％あるい
は−５％のばらつきを有していたとする。トランジスタ
Ｑ１１のベース電流ＩＢＱ１１は、 ＩＢＱ１１＝１ｍＡ×１／（７９＋１）＝１２．５０μ
Ａ である。このとき、トランジスタＱ１１のコレクタ電流
は ＩＣＱ１１＝ＩＥＱ１１−ＩＢＱ１１＝９８７．５μＡ
（ここに、ＩＥＱ１１はトランジスタＱ１１のエミッ
タ電流） である。これはそのままトランジスタＱ５のエミッタ電
流であるから、トランジスタＱ５のベース電流ＩＢＱ５
は、ｈＦＥのばらつきがないとしても、 ＩＢＱ５＝９８７．５μＡ×１／（７９＋１）＝１２．
３４μＡ である。
【００１３】ＩＢＱ５はトランジスタＱ１１のベース電
流を相殺するためにＰＮＰトランジスタＱ６とＱ７で構
成されるカレントミラー回路から出力する電流（即ち、
補償電流ＩＢＣＡＮ）の基準となる電流である。この時
点で、０．１６μＡ（即ち、１２．５０μＡ−１２．３
４μＡ＝０．１６μＡ）の誤差を発生しているが、何ら
かの方法により調整し、ＮＰＮトランジスタのベース電
流自身による誤差分を補正し、トランジスタＱ５のエミ
ッタ電流ＩＥＱ５＝１ｍＡとしたとする。
流を相殺するためにＰＮＰトランジスタＱ６とＱ７で構
成されるカレントミラー回路から出力する電流（即ち、
補償電流ＩＢＣＡＮ）の基準となる電流である。この時
点で、０．１６μＡ（即ち、１２．５０μＡ−１２．３
４μＡ＝０．１６μＡ）の誤差を発生しているが、何ら
かの方法により調整し、ＮＰＮトランジスタのベース電
流自身による誤差分を補正し、トランジスタＱ５のエミ
ッタ電流ＩＥＱ５＝１ｍＡとしたとする。
【００１４】トランジスタＱ５のｈＦＥが＋５％あるい
は−５％のばらつきがあると、トランジスタＱ５のベー
ス電流ＩＢＱ５は、 ｈＦＥが＋５％の場合 ＩＢＱ５’＝１ｍＡ×１／（８
０×１．０５）＝１１．９０μＡ ｈＦＥがー５％の場合 ＩＢＱ５”＝１ｍＡ×１／（８
０×０．９５）＝１３．１６μＡ となる。
は−５％のばらつきがあると、トランジスタＱ５のベー
ス電流ＩＢＱ５は、 ｈＦＥが＋５％の場合 ＩＢＱ５’＝１ｍＡ×１／（８
０×１．０５）＝１１．９０μＡ ｈＦＥがー５％の場合 ＩＢＱ５”＝１ｍＡ×１／（８
０×０．９５）＝１３．１６μＡ となる。
【００１５】ＩＢＱ１１との差分を計算すると ｈＦＥが＋５％の場合 １２．５０μＡ−１１．９０μ
Ａ＝０．６μＡ ｈＦＥがー５％の場合 １２．５０μＡ−１３．１６μ
Ａ＝−０．６６μＡ となる。１μＡ以下の電流値なので一般的な用途では問
題にしないケースも多いかもしれないが、計測用途に使
用される場合では、例えばＬＳＩテスターのピンエレク
トロニクスＩＣの入力リーク電流の規格は±０．１μＡ
以内を求められるケースもあり、従来技術だけでは達成
しえない。
Ａ＝０．６μＡ ｈＦＥがー５％の場合 １２．５０μＡ−１３．１６μ
Ａ＝−０．６６μＡ となる。１μＡ以下の電流値なので一般的な用途では問
題にしないケースも多いかもしれないが、計測用途に使
用される場合では、例えばＬＳＩテスターのピンエレク
トロニクスＩＣの入力リーク電流の規格は±０．１μＡ
以内を求められるケースもあり、従来技術だけでは達成
しえない。
【００１６】第２に入力トランジスタＱ１１のアーリー
電圧効果によりリーク補償電流の誤差が生じるという問
題がある。一般的に知られているようにアーリー電圧効
果によってトランジスタの特性として同じベース電流量
ＩＢでもエミッタ、コレクタ間の電圧ＶＣＥが大きいほ
どコレクタ電流ＩＣは大きくなる。これは見かけ上電流
増幅率ｈＦＥが大きくなったようにみえることになる。
このため入力信号の電圧によってトランジスタＱ１１の
ベース電流は変化するわけで、入力リーク電流の補償を
正確に行うには、この点についても何らかの対策が求め
られる。
電圧効果によりリーク補償電流の誤差が生じるという問
題がある。一般的に知られているようにアーリー電圧効
果によってトランジスタの特性として同じベース電流量
ＩＢでもエミッタ、コレクタ間の電圧ＶＣＥが大きいほ
どコレクタ電流ＩＣは大きくなる。これは見かけ上電流
増幅率ｈＦＥが大きくなったようにみえることになる。
このため入力信号の電圧によってトランジスタＱ１１の
ベース電流は変化するわけで、入力リーク電流の補償を
正確に行うには、この点についても何らかの対策が求め
られる。
【００１７】第３に各トランジスタのベース電流自体が
入力リーク電流補償回路に与える誤差の問題がある。第
１の課題でも説明したように、ＮＰＮトランジスタＱ１
１及びＱ５のベース電流による影響を考慮すれば、それ
だけで０．１６μＡの誤差を発生している。このベース
電流の影響を考慮しないと正確なリーク電流補償は行え
ない。
入力リーク電流補償回路に与える誤差の問題がある。第
１の課題でも説明したように、ＮＰＮトランジスタＱ１
１及びＱ５のベース電流による影響を考慮すれば、それ
だけで０．１６μＡの誤差を発生している。このベース
電流の影響を考慮しないと正確なリーク電流補償は行え
ない。
【００１８】このように高精度な補償性能を求められる
入力リーク電流補償回路においては、文献１開示の回路
ではその補償精度が不十分であり、用途によってはいっ
そうの性能の向上が求められる。又、文献２及び３にも
これらの課題を解決する技術は開示されていない。
入力リーク電流補償回路においては、文献１開示の回路
ではその補償精度が不十分であり、用途によってはいっ
そうの性能の向上が求められる。又、文献２及び３にも
これらの課題を解決する技術は開示されていない。
【００１９】そこで本発明の目的は、製造のばらつきに
よる素子の特性変動や、アーリー電圧効果による入力リ
ーク電流変動や、ベース電流の流入誤差に対処した入力
リーク電流の補償を行うことが可能な入力リーク電流補
償回路及びその補償方法を提供することにある。
よる素子の特性変動や、アーリー電圧効果による入力リ
ーク電流変動や、ベース電流の流入誤差に対処した入力
リーク電流の補償を行うことが可能な入力リーク電流補
償回路及びその補償方法を提供することにある。
【００２０】
【課題を解決するための手段】前記課題を解決するため
に本発明は、差動増幅形式の回路において、初段の入力
トランジスタのベース電流を正確に補償する入力リーク
電流補償回路であって、その補償回路は入力電流を補償
する電流量を調整して前記初段の入力トランジスタのベ
ースに供給する補償電流発生手段を含んでおり、さら
に、エミッタフォロア形式の入力バッファ手段と、前記
入力電流がその入力電圧により変化することを抑止する
ための入力トランジスタアーリー効果補償手段と、前記
補償電流発生手段が入力電流を検知するにおいて誤差と
なるベース電流を相殺するためのベース電流補償手段
と、前記入力バッファ手段にてシフトした入力電圧を補
正するための入力電圧補正手段と、前記各手段を経由し
た入力信号と比較基準端子からの入力信号とを差動増幅
し出力する差動増幅出力手段とを含むことを特徴とす
る。
に本発明は、差動増幅形式の回路において、初段の入力
トランジスタのベース電流を正確に補償する入力リーク
電流補償回路であって、その補償回路は入力電流を補償
する電流量を調整して前記初段の入力トランジスタのベ
ースに供給する補償電流発生手段を含んでおり、さら
に、エミッタフォロア形式の入力バッファ手段と、前記
入力電流がその入力電圧により変化することを抑止する
ための入力トランジスタアーリー効果補償手段と、前記
補償電流発生手段が入力電流を検知するにおいて誤差と
なるベース電流を相殺するためのベース電流補償手段
と、前記入力バッファ手段にてシフトした入力電圧を補
正するための入力電圧補正手段と、前記各手段を経由し
た入力信号と比較基準端子からの入力信号とを差動増幅
し出力する差動増幅出力手段とを含むことを特徴とす
る。
【００２１】又、本発明による他の発明は、差動増幅形
式の回路において、初段の入力トランジスタのベース電
流を正確に補償する入力リーク電流補償方法であって、
その補償方法は入力電流を補償する電流量を調整して前
記初段の入力トランジスタのベースに供給する補償電流
調整ステップを含むことを特徴とする。
式の回路において、初段の入力トランジスタのベース電
流を正確に補償する入力リーク電流補償方法であって、
その補償方法は入力電流を補償する電流量を調整して前
記初段の入力トランジスタのベースに供給する補償電流
調整ステップを含むことを特徴とする。
【００２２】本発明及び本発明による他の発明によれ
ば、製造のばらつきによる素子の特性変動を補償するこ
とが可能となる。さらに本発明によれば、アーリー電圧
効果による入力リーク電流変動や、ベース電流の流入誤
差に対処した入力リーク電流の補償も可能となる。
ば、製造のばらつきによる素子の特性変動を補償するこ
とが可能となる。さらに本発明によれば、アーリー電圧
効果による入力リーク電流変動や、ベース電流の流入誤
差に対処した入力リーク電流の補償も可能となる。
【００２３】具体的には、図１を参照すると、入力端子
１からの信号に対し、入力バッファ部４では、入力トラ
ンジスタアーリー効果補償部５（Ｑ２，Ｑ３，Ｑ４）の
働きにより、第１のトランジスタＱ１のエミッタ−コレ
クタ間電圧ＶＣＥが一定に固定された状態を保つことで
入力電圧の変化によりベース電流が変化することなしに
入力信号バイアス補正部８（Ｑ１０）に出力を伝達し、
さらに差動増幅出力部９（Ｑ１１，Ｑ１２）にて比較基
準端子の信号との差分を増幅され出力端子３から出力さ
れる。一方、入力バッファ部４（Ｑ１）のベース入力電
流は、ベース電流補償部７（Ｑ８，Ｑ９）の働きにより
トランジスタＱ１の動作電流の誤差となる他のトランジ
スタからのベース電流を相殺された状態で、補償電流発
生部６（Ｑ５，Ｑ６，Ｑ７，Ｒ１，Ｒ２）により同量の
補償電流を供給されるように調整ができる。これにより
製造のばらつきによる素子の特性変動や、アーリー電圧
効果による入力リーク電流変動や、ベース電流の流入誤
差に対処した入力リーク電流の補償が安定的に実現でき
る。
１からの信号に対し、入力バッファ部４では、入力トラ
ンジスタアーリー効果補償部５（Ｑ２，Ｑ３，Ｑ４）の
働きにより、第１のトランジスタＱ１のエミッタ−コレ
クタ間電圧ＶＣＥが一定に固定された状態を保つことで
入力電圧の変化によりベース電流が変化することなしに
入力信号バイアス補正部８（Ｑ１０）に出力を伝達し、
さらに差動増幅出力部９（Ｑ１１，Ｑ１２）にて比較基
準端子の信号との差分を増幅され出力端子３から出力さ
れる。一方、入力バッファ部４（Ｑ１）のベース入力電
流は、ベース電流補償部７（Ｑ８，Ｑ９）の働きにより
トランジスタＱ１の動作電流の誤差となる他のトランジ
スタからのベース電流を相殺された状態で、補償電流発
生部６（Ｑ５，Ｑ６，Ｑ７，Ｒ１，Ｒ２）により同量の
補償電流を供給されるように調整ができる。これにより
製造のばらつきによる素子の特性変動や、アーリー電圧
効果による入力リーク電流変動や、ベース電流の流入誤
差に対処した入力リーク電流の補償が安定的に実現でき
る。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。まず、第１の実施
の形態について説明する。図１は本発明に係る入力リー
ク電流補償回路の第１の実施の形態の構成図である。
て添付図面を参照しながら説明する。まず、第１の実施
の形態について説明する。図１は本発明に係る入力リー
ク電流補償回路の第１の実施の形態の構成図である。
【００２５】同図において、１は入力端子、２は比較基
準端子、３は出力端子、Ｑ１，Ｑ３，Ｑ４，Ｑ５，Ｑ
８，Ｑ９，Ｑ１１，Ｑ１２はＮＰＮトランジスタ、Ｑ
２，Ｑ６，Ｑ７，Ｑ１０はＰＮＰトランジスタ、Ｒ１は
カレントミラーの基準抵抗、Ｒ２は補償電流を調整する
ためのトリミング抵抗、Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５
は定電流源である。
準端子、３は出力端子、Ｑ１，Ｑ３，Ｑ４，Ｑ５，Ｑ
８，Ｑ９，Ｑ１１，Ｑ１２はＮＰＮトランジスタ、Ｑ
２，Ｑ６，Ｑ７，Ｑ１０はＰＮＰトランジスタ、Ｒ１は
カレントミラーの基準抵抗、Ｒ２は補償電流を調整する
ためのトリミング抵抗、Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５
は定電流源である。
【００２６】そして入力端子１と己のベースが接続され
たエミッタフォロア出力型のトランジスタＱ１と、この
トランジスタＱ１のエミッタとアース間に接続される定
電流源Ｉ１から入力バッファ部４が構成され、この入力
バッファ部４のアーリー電圧効果を抑えるために、トラ
ンジスタＱ１のエミッタに己のベースが接続されたトラ
ンジスタＱ２と、トランジスタＱ２のエミッタに己のエ
ミッタが接続されたトランジスタＱ３と、このトランジ
スタＱ３のベースに己のベースが、トランジスタＱ１の
コレクタに己のエミッタが接続されたトランジスタＱ４
と、トランジスタＱ３のベース、コレクタおよびＱ４の
ベースとＶＣＣ電源間に接続された定電流源Ｉ２から入
力トランジスタアーリー効果補償部５が構成され、トラ
ンジスタＱ４のコレクタに己のエミッタが接続されたト
ランジスタＱ５と、このトランジスタＱ５のベース電流
を入力電流（トランジスタＱ６のコレクタ電流）として
カレントミラーを構成するトランジスタＱ６，Ｑ７と、
このトランジスタＱ６，Ｑ７のエミッタとＶＣＣ電源の
間に接続され補償電流量（トランジスタＱ７のコレクタ
電流）を調整する抵抗Ｒ１，Ｒ２から補償電流発生部６
が構成され、トランジスタＱ１のコレクタ電流に誤差要
因として流入するトランジスタＱ４，Ｑ５のベース電流
を相殺するための、トランジスタＱ１のコレクタに己の
ベースが接続されたトランジスタＱ８と、トランジスタ
Ｑ４のコレクタに己のベースが接続されたＱ９と、トラ
ンジスタＱ８のエミッタとアース間に接続された定電流
源Ｉ３からベース電流補償部７が構成され、入力バッフ
ァ部４によって１ＶＢＥ分電圧が降下した入力信号を補
正するために、トランジスタＱ１のエミッタに己のベー
スが接続されたＰＮＰトランジスタによるエミッタフォ
ロア出力型のトランジスタＱ１０と、トランジスタＱ１
０のエミッタとＶＣＣ電源の間に接続される定電流源Ｉ
４から入力電圧バイアス補正部８が構成され、トランジ
スタＱ１０の出力と比較基準端子２の信号を各々の入力
として己のベースに接続し、エミッタが共通接続された
トランジスタＱ１１，Ｑ１２と、このエミッタの共通接
続点とアースの間に接続された定電流源Ｉ５と、トラン
ジスタＱ１２のコレクタに接続された出力端子３から差
動増幅出力部９が構成されている。
たエミッタフォロア出力型のトランジスタＱ１と、この
トランジスタＱ１のエミッタとアース間に接続される定
電流源Ｉ１から入力バッファ部４が構成され、この入力
バッファ部４のアーリー電圧効果を抑えるために、トラ
ンジスタＱ１のエミッタに己のベースが接続されたトラ
ンジスタＱ２と、トランジスタＱ２のエミッタに己のエ
ミッタが接続されたトランジスタＱ３と、このトランジ
スタＱ３のベースに己のベースが、トランジスタＱ１の
コレクタに己のエミッタが接続されたトランジスタＱ４
と、トランジスタＱ３のベース、コレクタおよびＱ４の
ベースとＶＣＣ電源間に接続された定電流源Ｉ２から入
力トランジスタアーリー効果補償部５が構成され、トラ
ンジスタＱ４のコレクタに己のエミッタが接続されたト
ランジスタＱ５と、このトランジスタＱ５のベース電流
を入力電流（トランジスタＱ６のコレクタ電流）として
カレントミラーを構成するトランジスタＱ６，Ｑ７と、
このトランジスタＱ６，Ｑ７のエミッタとＶＣＣ電源の
間に接続され補償電流量（トランジスタＱ７のコレクタ
電流）を調整する抵抗Ｒ１，Ｒ２から補償電流発生部６
が構成され、トランジスタＱ１のコレクタ電流に誤差要
因として流入するトランジスタＱ４，Ｑ５のベース電流
を相殺するための、トランジスタＱ１のコレクタに己の
ベースが接続されたトランジスタＱ８と、トランジスタ
Ｑ４のコレクタに己のベースが接続されたＱ９と、トラ
ンジスタＱ８のエミッタとアース間に接続された定電流
源Ｉ３からベース電流補償部７が構成され、入力バッフ
ァ部４によって１ＶＢＥ分電圧が降下した入力信号を補
正するために、トランジスタＱ１のエミッタに己のベー
スが接続されたＰＮＰトランジスタによるエミッタフォ
ロア出力型のトランジスタＱ１０と、トランジスタＱ１
０のエミッタとＶＣＣ電源の間に接続される定電流源Ｉ
４から入力電圧バイアス補正部８が構成され、トランジ
スタＱ１０の出力と比較基準端子２の信号を各々の入力
として己のベースに接続し、エミッタが共通接続された
トランジスタＱ１１，Ｑ１２と、このエミッタの共通接
続点とアースの間に接続された定電流源Ｉ５と、トラン
ジスタＱ１２のコレクタに接続された出力端子３から差
動増幅出力部９が構成されている。
【００２７】続いて動作の説明を行う。まず入力バッフ
ァ部４は一般的なエミッタフォロア形式であり、特別な
工夫はない。ただし引用した従来技術の図８の回路では
入力端子１の信号を直接にトランジスタＱ１１のベース
に入力しているが、本発明では、より精度の高い入力リ
ーク電流補償を行うために、入力バッファ部４を独立さ
せている。
ァ部４は一般的なエミッタフォロア形式であり、特別な
工夫はない。ただし引用した従来技術の図８の回路では
入力端子１の信号を直接にトランジスタＱ１１のベース
に入力しているが、本発明では、より精度の高い入力リ
ーク電流補償を行うために、入力バッファ部４を独立さ
せている。
【００２８】次に入力トランジスタアーリー効果補償部
５であるが、アーリー電圧効果によってトランジスタの
特性として同じベース電流量ＩＢでもエミッタ、コレク
タ間の電圧ＶＣＥが大きいほどコレクタ電流ＩＣは大き
くなる。これは見かけ上電流増幅率ｈＦＥが大きくなっ
たようにみえることになる。本回路では定電流源Ｉ１に
よりトランジスタＱ１のコレクタ電流は一定にされてい
るので、トランジスタＱ１のベース電流即ち入力リーク
電流が入力信号の電圧によって変化するわけである。こ
れは、入力リーク電流補償の誤差要因になると共に入力
インピーダンスも不安定にする。そこでトランジスタＱ
１のエミッターコレクタ間の電圧ＶＣＥＱ１を入力電圧
の変化に影響されず一定を保つ機能を実現させた。これ
はトランジスタＱ１のエミッタの電圧に対し、トランジ
スタＱ２のベースーエミッタ間電圧でＶＢＥ１段分上昇
し、トランジスタＱ３のエミッターベース間電圧でさら
にＶＢＥ１段分上昇し、トランジスタＱ４のベース−エ
ミッタ間電圧でＶＢＥ１段分降下した電圧をトランジス
タＱ１のコレクタに印加することで実現している。最終
的にＶＣＥＱ１＝ＶＢＥ×（１＋１−１）となり、この
ＶＣＥＱ１はＶＢＥＱ１にほぼ等しくなる。即ち、ＶＣ
ＢＱ１はほぼ０Ｖとなる。これはアーリー効果による影
響を抑止すると共に、ミラー効果による高域特性の悪化
に対しても抑止効果がある。また定電流源Ｉ２は、この
回路部が電圧を決定するためのみの役割であるから、定
電流源Ｉ１に比して小さな電流量であってよい。
５であるが、アーリー電圧効果によってトランジスタの
特性として同じベース電流量ＩＢでもエミッタ、コレク
タ間の電圧ＶＣＥが大きいほどコレクタ電流ＩＣは大き
くなる。これは見かけ上電流増幅率ｈＦＥが大きくなっ
たようにみえることになる。本回路では定電流源Ｉ１に
よりトランジスタＱ１のコレクタ電流は一定にされてい
るので、トランジスタＱ１のベース電流即ち入力リーク
電流が入力信号の電圧によって変化するわけである。こ
れは、入力リーク電流補償の誤差要因になると共に入力
インピーダンスも不安定にする。そこでトランジスタＱ
１のエミッターコレクタ間の電圧ＶＣＥＱ１を入力電圧
の変化に影響されず一定を保つ機能を実現させた。これ
はトランジスタＱ１のエミッタの電圧に対し、トランジ
スタＱ２のベースーエミッタ間電圧でＶＢＥ１段分上昇
し、トランジスタＱ３のエミッターベース間電圧でさら
にＶＢＥ１段分上昇し、トランジスタＱ４のベース−エ
ミッタ間電圧でＶＢＥ１段分降下した電圧をトランジス
タＱ１のコレクタに印加することで実現している。最終
的にＶＣＥＱ１＝ＶＢＥ×（１＋１−１）となり、この
ＶＣＥＱ１はＶＢＥＱ１にほぼ等しくなる。即ち、ＶＣ
ＢＱ１はほぼ０Ｖとなる。これはアーリー効果による影
響を抑止すると共に、ミラー効果による高域特性の悪化
に対しても抑止効果がある。また定電流源Ｉ２は、この
回路部が電圧を決定するためのみの役割であるから、定
電流源Ｉ１に比して小さな電流量であってよい。
【００２９】次に補償電流発生部６の動作の説明を図２
を用いて行う。図２は図１に示した回路に具体的な定数
を設定した回路図である。同図においてはベース電流補
償部７以降の後段の回路は省略している。またこの回路
ではＮＰＮトランジスタの電流増幅率ｈＦＥ（ＮＰＮ）
を標準で７９，ＰＮＰトランジスタｈＦＥ（ＰＮＰ）を
標準で３９，定電流源Ｉ１の電流量を１ｍＡ、抵抗Ｒ１
の値を１０ＫΩ固定、抵抗Ｒ２を１０ＫΩを中心にトリ
ミングで調整可能なものとする。この回路においてトラ
ンジスタＱ５の電流増幅率ｈＦＥ（ＮＰＮ）が−５％変
動してｈＦＥ＝７５であったとする。その他のトランジ
スタの電流増幅率ｈＦＥ（ＮＰＮ）及びｈＦＥ（ＰＮ
Ｐ）は標準値であるとし、また各トランジスタのベース
電流による誤差やアーリー電圧効果による誤差もここで
は考慮しないこととする。
を用いて行う。図２は図１に示した回路に具体的な定数
を設定した回路図である。同図においてはベース電流補
償部７以降の後段の回路は省略している。またこの回路
ではＮＰＮトランジスタの電流増幅率ｈＦＥ（ＮＰＮ）
を標準で７９，ＰＮＰトランジスタｈＦＥ（ＰＮＰ）を
標準で３９，定電流源Ｉ１の電流量を１ｍＡ、抵抗Ｒ１
の値を１０ＫΩ固定、抵抗Ｒ２を１０ＫΩを中心にトリ
ミングで調整可能なものとする。この回路においてトラ
ンジスタＱ５の電流増幅率ｈＦＥ（ＮＰＮ）が−５％変
動してｈＦＥ＝７５であったとする。その他のトランジ
スタの電流増幅率ｈＦＥ（ＮＰＮ）及びｈＦＥ（ＰＮ
Ｐ）は標準値であるとし、また各トランジスタのベース
電流による誤差やアーリー電圧効果による誤差もここで
は考慮しないこととする。
【００３０】まず、トランジスタＱ１のベース電流ＩＢ
Ｑ１について計算すると、 ＩＢＱ１＝ＩＣＱ１／ｈＦＥ（ＮＰＮ）＋１）＝１００
０／８０＝１２．５ｕＡ である。ここで、トランジスタＱ５のエミッタ電流ＩＢ
Ｑ５についてベース電流誤差を補償したとして、トラン
ジスタＱ１のエミッタ電流ＩＥＱ１＝トランジスタＱ５
のエミッタ電流ＩＥＱ５とするなら、 ＩＢＱ５＝ＩＥＱ５／（ｈＦＥ（ＮＰＮ）＋１）×０．
９５）＝１０００／７６＝１３．１６μＡ である。ここでトランジスタＱ６，Ｑ７によるカレント
ミラー回路が従来技術の図８のようにミラー電流を調整
する機能を持たない回路であれば、この電流がそのまま
補償電流発生部６の出力電流ＩＢＣＡＮとして出力され
るので、入力端子２からみると１２．５−１３．１６＝
−０．６６μＡの電流が入力リーク電流として発生して
しまう。そこで、本発明の回路ではトランジスタＱ６，
Ｑ７のエミッタとＶＣＣ電源の間に各々基準となる抵抗
Ｒ１とトリミングにより調整可能な抵抗Ｒ２を接続する
ことで、このカレントミラー回路の出力電流を抵抗Ｒ２
のトリミング調整により増減できるようにしている。
Ｑ１について計算すると、 ＩＢＱ１＝ＩＣＱ１／ｈＦＥ（ＮＰＮ）＋１）＝１００
０／８０＝１２．５ｕＡ である。ここで、トランジスタＱ５のエミッタ電流ＩＢ
Ｑ５についてベース電流誤差を補償したとして、トラン
ジスタＱ１のエミッタ電流ＩＥＱ１＝トランジスタＱ５
のエミッタ電流ＩＥＱ５とするなら、 ＩＢＱ５＝ＩＥＱ５／（ｈＦＥ（ＮＰＮ）＋１）×０．
９５）＝１０００／７６＝１３．１６μＡ である。ここでトランジスタＱ６，Ｑ７によるカレント
ミラー回路が従来技術の図８のようにミラー電流を調整
する機能を持たない回路であれば、この電流がそのまま
補償電流発生部６の出力電流ＩＢＣＡＮとして出力され
るので、入力端子２からみると１２．５−１３．１６＝
−０．６６μＡの電流が入力リーク電流として発生して
しまう。そこで、本発明の回路ではトランジスタＱ６，
Ｑ７のエミッタとＶＣＣ電源の間に各々基準となる抵抗
Ｒ１とトリミングにより調整可能な抵抗Ｒ２を接続する
ことで、このカレントミラー回路の出力電流を抵抗Ｒ２
のトリミング調整により増減できるようにしている。
【００３１】一般にエミッタ抵抗による電圧降下がある
程度大きいとカレントミラー回路の入出力電流比は Ｉｏｕｔ／Ｉｉｎ＝Ｒｉｎ／Ｒｏｕｔ という式に近似されることが知られている。図２では抵
抗Ｒ１を１０ＫΩとし、抵抗Ｒ２を１０ＫΩを中心にト
リミングで調整できるようにしている。トランジスタＱ
６のコレクタ電流（即ちＩｉｎ）が１３．１６μＡ、抵
抗Ｒ１（即ちＲｉｎ）が１０ＫΩ、最終的に調整したい
補償電流ＩＢＣＡＮ（即ちＩｏｕｔ）がＩＢＱ１と同量
の１２．５μＡであるなら、求める抵抗Ｒ２（即ちＲｏ
ｕｔ）の調整値は、 Ｒｏｕｔ＝Ｒｉｎ×Ｉｉｎ／Ｉｏｕｔ＝１０Ｋ×１３．
１６／１２．５＝１０．５３ＫΩ と計算される。このトリミング調整を実施することでＩ
ＢＣＡＮ＝１２．５μＡとなり、入力リーク電流をより
精度よく補償することができる。
程度大きいとカレントミラー回路の入出力電流比は Ｉｏｕｔ／Ｉｉｎ＝Ｒｉｎ／Ｒｏｕｔ という式に近似されることが知られている。図２では抵
抗Ｒ１を１０ＫΩとし、抵抗Ｒ２を１０ＫΩを中心にト
リミングで調整できるようにしている。トランジスタＱ
６のコレクタ電流（即ちＩｉｎ）が１３．１６μＡ、抵
抗Ｒ１（即ちＲｉｎ）が１０ＫΩ、最終的に調整したい
補償電流ＩＢＣＡＮ（即ちＩｏｕｔ）がＩＢＱ１と同量
の１２．５μＡであるなら、求める抵抗Ｒ２（即ちＲｏ
ｕｔ）の調整値は、 Ｒｏｕｔ＝Ｒｉｎ×Ｉｉｎ／Ｉｏｕｔ＝１０Ｋ×１３．
１６／１２．５＝１０．５３ＫΩ と計算される。このトリミング調整を実施することでＩ
ＢＣＡＮ＝１２．５μＡとなり、入力リーク電流をより
精度よく補償することができる。
【００３２】次にベース電流補償部７について説明す
る。本回路全体が入力リーク電流補償回路として正確に
動作するにはトランジスタＱ１のベース電流とトランジ
スタＱ５のベース電流を等しくすることが重要な課題で
あるが、トランジスタＱ４のベース電流ＩＢＱ４と、ト
ランジスタＱ５のベース電流ＩＢＱ５がトランジスタＱ
１のコレクタに流れ込んでくる分だけ誤差が発生する。
つまりトランジスタＱ５のコレクタ電流はＱ１のコレク
タ電流より小さくなるわけで、電流増幅率ｈＦＥが同じ
なら、トランジスタＱ５のベース電流も小さくなる。
る。本回路全体が入力リーク電流補償回路として正確に
動作するにはトランジスタＱ１のベース電流とトランジ
スタＱ５のベース電流を等しくすることが重要な課題で
あるが、トランジスタＱ４のベース電流ＩＢＱ４と、ト
ランジスタＱ５のベース電流ＩＢＱ５がトランジスタＱ
１のコレクタに流れ込んでくる分だけ誤差が発生する。
つまりトランジスタＱ５のコレクタ電流はＱ１のコレク
タ電流より小さくなるわけで、電流増幅率ｈＦＥが同じ
なら、トランジスタＱ５のベース電流も小さくなる。
【００３３】一般に、ＩＥ＝ＩＣ＋ＩＢ， ＩＣ＝ｈＦ
Ｅ×ＩＢ ゆえ、ＩＣ＝ＩＥ×ｈＦＥ／（ｈＦＥ＋１）
であり、定電流源Ｉ１から溯って計算すると、 ＩＣＯ１＝１ｍＡ×（７９／７９＋１）＝９８７．５μ
Ａ ＩＣＱ５＝９８７．５μＡ×（７９／７９＋１）＝９７
５．２μＡ となり、約２％の誤差を生じているはずである。そこ
で、ベース電流補償部７では定電流源Ｉ１と等量の定電
流源Ｉ３をもとにトランジスタＱ８，Ｑ９のベース電流
を各々トランジスタＱ４，Ｑ５のエミッタから吸い出す
ことにより流れ込んだベース電流分を相殺する働きをす
る。これにより、補償電流発生部６では、より正確な入
力電流を基準に動作できることになる。ベース電流によ
る誤差分は補償電流発生部６の抵抗Ｒ２のトリミング量
に換算し調整することも可能であり、抵抗Ｒ２の調整幅
が十分余裕をもって設計可能ならば、本補償部７の省略
は可能である。しかし、設計の条件で抵抗Ｒ２の調整幅
が十分とれない場合や、製造精度がよくｈＦＥのばらつ
きが少なく、抵抗Ｒ２による個別のトリミング調整が省
略可能である場合は、本補償部７の役割は重要である。
Ｅ×ＩＢ ゆえ、ＩＣ＝ＩＥ×ｈＦＥ／（ｈＦＥ＋１）
であり、定電流源Ｉ１から溯って計算すると、 ＩＣＯ１＝１ｍＡ×（７９／７９＋１）＝９８７．５μ
Ａ ＩＣＱ５＝９８７．５μＡ×（７９／７９＋１）＝９７
５．２μＡ となり、約２％の誤差を生じているはずである。そこ
で、ベース電流補償部７では定電流源Ｉ１と等量の定電
流源Ｉ３をもとにトランジスタＱ８，Ｑ９のベース電流
を各々トランジスタＱ４，Ｑ５のエミッタから吸い出す
ことにより流れ込んだベース電流分を相殺する働きをす
る。これにより、補償電流発生部６では、より正確な入
力電流を基準に動作できることになる。ベース電流によ
る誤差分は補償電流発生部６の抵抗Ｒ２のトリミング量
に換算し調整することも可能であり、抵抗Ｒ２の調整幅
が十分余裕をもって設計可能ならば、本補償部７の省略
は可能である。しかし、設計の条件で抵抗Ｒ２の調整幅
が十分とれない場合や、製造精度がよくｈＦＥのばらつ
きが少なく、抵抗Ｒ２による個別のトリミング調整が省
略可能である場合は、本補償部７の役割は重要である。
【００３４】次に入力電圧バイアス補正部８について説
明する。入力バッファ部４は、エミッタフォロア形式の
回路ゆえにトランジスタＱ１のエミッタからの出力信号
はＶＢＥ１段分電圧が降下している。この信号をこのま
ま後段の差動増幅出力部９に入力したのでは、比較基準
信号２からの入力との正確な差動比較ができないので、
定電流源Ｉ４とＰＮＰ型のトランジスタＱ１０によるエ
ミッタフォロア形式の回路をつくり、トランジスタＱ１
のエミッタからの信号を１ＶＢＥ昇圧されることで、本
来の信号電圧を再現する働きをしている。
明する。入力バッファ部４は、エミッタフォロア形式の
回路ゆえにトランジスタＱ１のエミッタからの出力信号
はＶＢＥ１段分電圧が降下している。この信号をこのま
ま後段の差動増幅出力部９に入力したのでは、比較基準
信号２からの入力との正確な差動比較ができないので、
定電流源Ｉ４とＰＮＰ型のトランジスタＱ１０によるエ
ミッタフォロア形式の回路をつくり、トランジスタＱ１
のエミッタからの信号を１ＶＢＥ昇圧されることで、本
来の信号電圧を再現する働きをしている。
【００３５】最後に差動増幅部９について説明する。こ
の回路部についてはトランジスタＱ１１，Ｑ１２と定電
流源Ｉ５で構成した一般的な差動増幅回路を基本として
いる。ただし入力端子１の信号が差動増幅部９に入力と
して伝達されるまでにトランジスタＱ１およびＱ１０に
２段のトランジスタを介していることについて、比較基
準端子３からの入力信号との差動比較の誤差要因となる
ことも考えられる。そのために差動増幅部９について
は、第３図に示すような構成（これを第２の実施の形態
とする）とすることも可能である。
の回路部についてはトランジスタＱ１１，Ｑ１２と定電
流源Ｉ５で構成した一般的な差動増幅回路を基本として
いる。ただし入力端子１の信号が差動増幅部９に入力と
して伝達されるまでにトランジスタＱ１およびＱ１０に
２段のトランジスタを介していることについて、比較基
準端子３からの入力信号との差動比較の誤差要因となる
ことも考えられる。そのために差動増幅部９について
は、第３図に示すような構成（これを第２の実施の形態
とする）とすることも可能である。
【００３６】次に、その第２の実施の形態について説明
する。図３は第２の実施の形態の構成図である。同図に
おいてはトランジスタＱ１３，Ｑ１４とダイオードＤ１
と定電流源Ｉ６，Ｉ７が、その構成部品として追加され
ている。作用としては比較基準端子２の信号はトランジ
スタＱ１４によりＮＰＮ型のエミッタフォロアとして出
力され、その信号がさらにトランジスタＱ１３によりＰ
ＮＰ型のエミッタフォロアとして出力され、トランジス
タＱ１２のベースに入力されることで、入力端子１の伝
達経路と同等な段数のトランジスタを介したのち差動比
較することができる。定電流源Ｉ６は定電流源Ｉ４と、
定電流源Ｉ７は定電流源Ｉ１と同量の電流量を設定す
る。ダイオードＤ１は定電流源Ｉ１の電流経路における
トランジスタＱ１以外のトランジスタを等価的に示した
ものである。また従来技術の図８や図９では差動増幅し
た出力をさらにカレントミラー回路によりミラーして出
力しているが、本発明ではこの回路部分に直接関係する
ような内容はないので、図１，図２及び図３では省略し
ている。
する。図３は第２の実施の形態の構成図である。同図に
おいてはトランジスタＱ１３，Ｑ１４とダイオードＤ１
と定電流源Ｉ６，Ｉ７が、その構成部品として追加され
ている。作用としては比較基準端子２の信号はトランジ
スタＱ１４によりＮＰＮ型のエミッタフォロアとして出
力され、その信号がさらにトランジスタＱ１３によりＰ
ＮＰ型のエミッタフォロアとして出力され、トランジス
タＱ１２のベースに入力されることで、入力端子１の伝
達経路と同等な段数のトランジスタを介したのち差動比
較することができる。定電流源Ｉ６は定電流源Ｉ４と、
定電流源Ｉ７は定電流源Ｉ１と同量の電流量を設定す
る。ダイオードＤ１は定電流源Ｉ１の電流経路における
トランジスタＱ１以外のトランジスタを等価的に示した
ものである。また従来技術の図８や図９では差動増幅し
た出力をさらにカレントミラー回路によりミラーして出
力しているが、本発明ではこの回路部分に直接関係する
ような内容はないので、図１，図２及び図３では省略し
ている。
【００３７】次に、第３の実施の形態について説明す
る。第３の実施の形態は本発明の調整の手順及び方法に
関するものである。図４は第３の実施の形態を説明する
ための構成図であり、補償電流発生部６のトリミング対
象となる抵抗値の調整システムの構成を示している。同
図を参照すると、抵抗値の調整システムは、可変定電圧
装置１０と、電圧計１１と、電流計１２と、本発明の入
力リーク電流補償回路を含む半導体集積回路１３と、抵
抗の値を変更するための抵抗加工装置１４とから構成さ
れる。図５は調整の手順を示すフローチャートである。
る。第３の実施の形態は本発明の調整の手順及び方法に
関するものである。図４は第３の実施の形態を説明する
ための構成図であり、補償電流発生部６のトリミング対
象となる抵抗値の調整システムの構成を示している。同
図を参照すると、抵抗値の調整システムは、可変定電圧
装置１０と、電圧計１１と、電流計１２と、本発明の入
力リーク電流補償回路を含む半導体集積回路１３と、抵
抗の値を変更するための抵抗加工装置１４とから構成さ
れる。図５は調整の手順を示すフローチャートである。
【００３８】図５を参照すると、第１の手順Ａとして、
半導体集積回路１３の設計仕様に規定される入力電圧範
囲で、可変定電圧装置１０から電圧を発生させ、入力端
子１へ印加する。このときの電圧を電圧計１１で測定
し、電流を電流計１２で測定する。可変定電圧装置１０
から印加する電圧を順次変化させながら、そのときの電
流値を電流計１２で測定する。
半導体集積回路１３の設計仕様に規定される入力電圧範
囲で、可変定電圧装置１０から電圧を発生させ、入力端
子１へ印加する。このときの電圧を電圧計１１で測定
し、電流を電流計１２で測定する。可変定電圧装置１０
から印加する電圧を順次変化させながら、そのときの電
流値を電流計１２で測定する。
【００３９】第２の手順Ｂとして、各印加電圧にて測定
した電流値から入力リーク電流の平均値や最大値を計算
し、半導体集積回路の設計仕様に規定される入力リーク
電流の許容値の範囲内におさめるための、入力リーク電
流の調整値を決定し、調整を行うのに必要な補償電流発
生部６のトリミング抵抗Ｒ２の調整値を決定する。
した電流値から入力リーク電流の平均値や最大値を計算
し、半導体集積回路の設計仕様に規定される入力リーク
電流の許容値の範囲内におさめるための、入力リーク電
流の調整値を決定し、調整を行うのに必要な補償電流発
生部６のトリミング抵抗Ｒ２の調整値を決定する。
【００４０】第３の手順Ｃとして、抵抗加工装置１４に
より補償電流発生部６のトリミング抵抗Ｒ２を手順Ｂで
求めた調整値になるように加工する。この時に求める調
整値に正確に調整するためには常に電流を測定しながら
加工をする方法もある。
より補償電流発生部６のトリミング抵抗Ｒ２を手順Ｂで
求めた調整値になるように加工する。この時に求める調
整値に正確に調整するためには常に電流を測定しながら
加工をする方法もある。
【００４１】第４の手順Ｄとして、再度半導体集積回路
１３の設計仕様に規定される入力電圧範囲で、可変定電
圧装置１０から電圧を発生させ、入力端子２へ印加し、
電流計１２で入力リーク電流を測定する。
１３の設計仕様に規定される入力電圧範囲で、可変定電
圧装置１０から電圧を発生させ、入力端子２へ印加し、
電流計１２で入力リーク電流を測定する。
【００４２】第５の手順Ｅとして、第４の手順Ｄにて測
定された入力リーク電流値が再度半導体集積回路の設計
仕様に規定される入力リーク電流の許容範囲であること
を確認する。許容範囲に収まっていなければ、第３の手
順Ｃへ戻り抵抗加工装置１４により半導体集積回路１３
のうちの補償電流発生部６のトリミング抵抗を再度加工
する。
定された入力リーク電流値が再度半導体集積回路の設計
仕様に規定される入力リーク電流の許容範囲であること
を確認する。許容範囲に収まっていなければ、第３の手
順Ｃへ戻り抵抗加工装置１４により半導体集積回路１３
のうちの補償電流発生部６のトリミング抵抗を再度加工
する。
【００４３】以上説明したような入力リーク電流補償回
路の構成と調整方法の実行によって、製造ばらつきやア
ーリー電圧効果やベース電流よる誤差要因があっても、
正確な入力リーク電流の補償調整が可能な半導体集積回
路が実現できる。
路の構成と調整方法の実行によって、製造ばらつきやア
ーリー電圧効果やベース電流よる誤差要因があっても、
正確な入力リーク電流の補償調整が可能な半導体集積回
路が実現できる。
【００４４】次に、第４の実施の形態について説明す
る。第４の実施の形態は上記第３の実施の形態で述べた
トリミング抵抗Ｒ２の加工方法に関するものである。図
６及び図７はトリミング抵抗Ｒ２の加工方法を示す模式
説明図である。
る。第４の実施の形態は上記第３の実施の形態で述べた
トリミング抵抗Ｒ２の加工方法に関するものである。図
６及び図７はトリミング抵抗Ｒ２の加工方法を示す模式
説明図である。
【００４５】半導体回路の抵抗を微細に調整する方法と
しては、例えば図６に示す方法がある。図６を参照する
と、ポリシリコンやニクロムによって薄膜抵抗素子２１
をつくり、抵抗体２１をレーザビームやイオンビームに
よりトリミングして一部２２を切断する方法が一般的に
知られている。この方法によれば、抵抗体２１の抵抗値
は切断により増加することになるので、抵抗値を減少さ
せるためには別の調整方法が必要となる。なお、抵抗体
２１の両端には端子２３，２４が接続されている。
しては、例えば図６に示す方法がある。図６を参照する
と、ポリシリコンやニクロムによって薄膜抵抗素子２１
をつくり、抵抗体２１をレーザビームやイオンビームに
よりトリミングして一部２２を切断する方法が一般的に
知られている。この方法によれば、抵抗体２１の抵抗値
は切断により増加することになるので、抵抗値を減少さ
せるためには別の調整方法が必要となる。なお、抵抗体
２１の両端には端子２３，２４が接続されている。
【００４６】又、抵抗素子自体を連続的に加工できない
場合は図７に示す方法がある。図７に示すように、基準
抵抗３５と、調整用抵抗３１と、調整用抵抗３２とを直
列に接続し、さらに調整用抵抗３１と並列に短絡経路３
３を接続し、かつ調整用抵抗３２と並列に短絡経路３４
を接続することにより抵抗体３７を生成する。そして、
この短絡経路３３，３４を切断したり、復旧したりする
ことでの調整も可能である。ただし、この調整方法では
図６に示すような連続的な抵抗量の調整ではなく、段階
的な抵抗量の調整となる。なお、抵抗体３７の両端には
端子３５，３６が接続されている。
場合は図７に示す方法がある。図７に示すように、基準
抵抗３５と、調整用抵抗３１と、調整用抵抗３２とを直
列に接続し、さらに調整用抵抗３１と並列に短絡経路３
３を接続し、かつ調整用抵抗３２と並列に短絡経路３４
を接続することにより抵抗体３７を生成する。そして、
この短絡経路３３，３４を切断したり、復旧したりする
ことでの調整も可能である。ただし、この調整方法では
図６に示すような連続的な抵抗量の調整ではなく、段階
的な抵抗量の調整となる。なお、抵抗体３７の両端には
端子３５，３６が接続されている。
【００４７】
【発明の効果】本発明によれば、差動増幅形式の回路に
おいて、初段の入力トランジスタのベース電流を正確に
補償する入力リーク電流補償回路であって、その補償回
路は入力電流を補償する電流量を調整して前記初段の入
力トランジスタのベースに供給する補償電流発生手段を
含んでおり、さらに、エミッタフォロア形式の入力バッ
ファ手段と、前記入力電流がその入力電圧により変化す
ることを抑止するための入力トランジスタアーリー効果
補償手段と、前記補償電流発生手段が入力電流を検知す
るにおいて誤差となるベース電流を相殺するためのベー
ス電流補償手段と、前記入力バッファ手段にてシフトし
た入力電圧を補正するための入力電圧補正手段と、前記
各手段を経由した入力信号と比較基準端子からの入力信
号とを差動増幅し出力する差動増幅出力手段とを含むた
め、製造のばらつきによる素子の特性変動を補償するこ
とが可能となる。さらに本発明によれば、アーリー電圧
効果による入力リーク電流変動や、ベース電流の流入誤
差に対処した入力リーク電流の補償も可能となる。
おいて、初段の入力トランジスタのベース電流を正確に
補償する入力リーク電流補償回路であって、その補償回
路は入力電流を補償する電流量を調整して前記初段の入
力トランジスタのベースに供給する補償電流発生手段を
含んでおり、さらに、エミッタフォロア形式の入力バッ
ファ手段と、前記入力電流がその入力電圧により変化す
ることを抑止するための入力トランジスタアーリー効果
補償手段と、前記補償電流発生手段が入力電流を検知す
るにおいて誤差となるベース電流を相殺するためのベー
ス電流補償手段と、前記入力バッファ手段にてシフトし
た入力電圧を補正するための入力電圧補正手段と、前記
各手段を経由した入力信号と比較基準端子からの入力信
号とを差動増幅し出力する差動増幅出力手段とを含むた
め、製造のばらつきによる素子の特性変動を補償するこ
とが可能となる。さらに本発明によれば、アーリー電圧
効果による入力リーク電流変動や、ベース電流の流入誤
差に対処した入力リーク電流の補償も可能となる。
【００４８】又、本発明による他の発明によれば、差動
増幅形式の回路において、初段の入力トランジスタのベ
ース電流を正確に補償する入力リーク電流補償方法であ
って、その補償方法は入力電流を補償する電流量を調整
して前記初段の入力トランジスタのベースに供給する補
償電流調整ステップを含むため、製造のばらつきによる
素子の特性変動を補償することが可能となる。
増幅形式の回路において、初段の入力トランジスタのベ
ース電流を正確に補償する入力リーク電流補償方法であ
って、その補償方法は入力電流を補償する電流量を調整
して前記初段の入力トランジスタのベースに供給する補
償電流調整ステップを含むため、製造のばらつきによる
素子の特性変動を補償することが可能となる。
【図１】本発明に係る入力リーク電流補償回路の第１の
実施の形態の構成図である。
実施の形態の構成図である。
【図２】図１に示した回路に具体的な定数を設定した回
路図である。
路図である。
【図３】第２の実施の形態の構成図である。
【図４】第３の実施の形態を説明するための構成図であ
る。
る。
【図５】調整の手順を示すフローチャートである。
【図６】トリミング抵抗Ｒ２の加工方法を示す模式説明
図である。
図である。
【図７】トリミング抵抗Ｒ２の加工方法を示す模式説明
図である。
図である。
【図８】文献１開示の第１の入力リーク電流補償回路の
構成図である。
構成図である。
【図９】文献１開示の第２の入力リーク電流補償回路の
構成図である。
構成図である。
【図１０】従来技術の図８のリーク電流補償回路を簡略
化した回路である。
化した回路である。
１ 入力端子 ２ 比較基準端子 ３ 出力端子 ４ 入力バッファ部 ５ アーリー効果補償部 ６ 補償電流発生部 ７ ベース電流補償部 ８ 入力電圧バイアス補正部 ９ 差動増幅出力部
Claims (12)
- 【請求項１】 差動増幅形式の回路において、初段の入
力トランジスタのベース電流を正確に補償する入力リー
ク電流補償回路であって、 入力電流を補償する電流量を調整して前記初段の入力ト
ランジスタのベースに供給する補償電流発生手段を含む
ことを特徴とする入力リーク電流補償回路。 - 【請求項２】 前記入力リーク電流補償回路は、さらに
エミッタフォロア形式の入力バッファ手段と、前記入力
電流がその入力電圧により変化することを抑止するため
の入力トランジスタアーリー効果補償手段と、前記補償
電流発生手段が入力電流を検知するにおいて誤差となる
ベース電流を相殺するためのベース電流補償手段と、前
記入力バッファ手段にてシフトした入力電圧を補正する
ための入力電圧補正手段と、前記各手段を経由した入力
信号と比較基準端子からの入力信号とを差動増幅し出力
する差動増幅出力手段とを含むことを特徴とする請求項
１記載の入力リーク電流補償回路。 - 【請求項３】 前記入力トランジスタアーリー効果補償
手段は、前記入力バッファ手段の第１のトランジスタの
エミッタに己のベースが接続される第２のトランジスタ
と、前記第２のトランジスタのエミッタに己のエミッタ
が接続された第３のトランジスタと、前記第３のトラン
ジスタのベースに己のベースが接続され、前記第１のト
ランジスタのコレクタに己のエミッタが接続された第４
のトランジスタと、電源と前記第３のトランジスタのコ
レクタ、ベース及び前記第４のトランジスタのベースと
の間に接続された第２の定電流源とを含んで構成され、
前記入力バッファ手段の前記第１のトランジスタのコレ
クタ・エミッタ間電圧を入力電圧によらず一定とするこ
とで入力電流がその入力電圧により変化することを抑止
することを特徴とする請求項２記載の入力リーク電流補
償回路。入力リーク電流補償回路 - 【請求項４】 前記補償電流発生手段は、前記入力トラ
ンジスタアーリー効果補償手段の前記第４のトランジス
タのコレクタに己のエミッタが接続される第５のトラン
ジスタと、前記第５のトランジスタのベースに己のコレ
クタ及びベースが接続された第６のトランジスタと、前
記第６のトランジスタのエミッタと電源に両端を接続し
た第１の抵抗と、前記第５のトランジスタのベースに己
のベースが接続された第７のトランジスタと、前記第７
のトランジスタのエミッタと前記電源に両端を接続した
抵抗量が調整可能な第２の抵抗とを含んで構成され、前
記第５のトランジスタにより入力電流を検知し前記第６
及び第７のトランジスタと前記第１及び第２の抵抗によ
るカレントミラーにおける抵抗値の調整により前記第７
のトランジスタのコレクタの電流を補償電流として発生
することを特徴とする請求項２又は３記載の入力リーク
電流補償回路。 - 【請求項５】 前記ベース電流補償手段は、前記入力ト
ランジスタアーリー効果補償手段の前記第４のトランジ
スタのエミッタに己のベースが接続された第８のトラン
ジスタと、前記補償電流発生手段の前記第５のトランジ
スタのエミッタに己のベースが接続され、己のエミッタ
が前記第８のトランジスタのコレクタと接続され、さら
に己のコレクタが前記電源に接続された第９のトランジ
スタと、前記第８のトランジスタのエミッタとアースに
両端を接続した第３の定電流源とを含んで構成され、前
記第４のトランジスタ及び前記第５のトランジスタのベ
ース電流相当分を吸い出すことにより前記第５のトラン
ジスタの入力電流の検知誤差を抑止することを特徴とす
る請求項２乃至４いずれかに記載の入力リーク電流補償
回路。 - 【請求項６】 前記入力電圧補正手段は、前記第１のト
ランジスタのエミッタに己のベースが接続され、己のコ
レクタがアースされた第１０のトランジスタと、前記第
１０のトランジスタのコレクタと前記電源に両端を接続
した第４の定電流源とを含んで構成されることを特徴と
する請求項２乃至５いずれかに記載の入力リーク電流補
償回路。 - 【請求項７】 前記差動増幅出力手段は、前記第１０の
トランジスタのエミッタに己のベースが接続され、己の
コレクタが前記電源に接続された第１１のトランジスタ
と、前記第１１のトランジスタのエミッタに己のエミッ
タが接続され、己のコレクタが前記電源に接続された第
１２のトランジスタと、前記第１１及び第１２のトラン
ジスタのエミッタとアース間に両端を接続した第５の定
電流源とを含んで構成されることを特徴とする請求項２
乃至６いずれかに記載の入力リーク電流補償回路。 - 【請求項８】 前記差動増幅出力手段は、前記比較基準
端子から差動増幅の入力までの経路途中に、入力端子の
信号が前記差動増幅出力手段に伝達されるまでに経由す
る前記入力バッファ手段及び前記入力電圧補正手段のト
ランジスタの段数と同等のエミッタフォロア形式のトラ
ンジスタ段数を有する差動比較誤差補正手段を含むこと
を特徴とする請求項２乃至７いずれかに記載の入力リー
ク電流補償回路。 - 【請求項９】 前記第２の抵抗はその一部を切断するこ
とにより抵抗量を調整可能としたことを特徴とする請求
項４乃至８いずれかに記載の入力リーク電流補償回路。 - 【請求項１０】 前記第２の抵抗は複数個の抵抗と、少
なくとも前記抵抗のうちの１個の抵抗と並列接続された
短絡経路とを含んで構成され、前記短絡経路を切断又は
接続することにより抵抗量を調整可能としたことを特徴
とする請求項４乃至８いずれかに記載の入力リーク電流
補償回路。 - 【請求項１１】 差動増幅形式の回路において、初段の
入力トランジスタのベース電流を正確に補償する入力リ
ーク電流補償方法であって、入力電流を補償する電流量
を調整して前記初段の入力トランジスタのベースに供給
する補償電流調整ステップを含むことを特徴とする入力
リーク電流補償方法。 - 【請求項１２】 前記入力リーク電流補償方法が用いら
れる補償電流発生手段は、第４のトランジスタのコレク
タに己のエミッタが接続される第５のトランジスタと、
前記第５のトランジスタのベースに己のコレクタ及びベ
ースが接続された第６のトランジスタと、前記第６のト
ランジスタのエミッタと電源に両端を接続した第１の抵
抗と、前記第５のトランジスタのベースに己のベースが
接続された第７のトランジスタと、前記第７のトランジ
スタのエミッタと前記電源に両端を接続した抵抗量が調
整可能な第２の抵抗とを含んで構成され、前記第５のト
ランジスタにより入力電流を検知し前記第６及び第７の
トランジスタと前記第１及び第２の抵抗によるカレント
ミラーにおける抵抗値の調整により前記第７のトランジ
スタのコレクタの電流を補償電流として発生するよう構
成されており、前記補償電流調整ステップは、入力電流
及び入力電圧を測定する第１ステップと、前記第１ステ
ップで測定した電流値及び電圧値に基づき前記第２の抵
抗のトリミング量を決定する第２ステップと、前記第２
ステップで決定されたトリミング量に基づき前記第２の
抵抗を加工する第３ステップとを含むことを特徴とする
請求項１１記載の入力リーク電流補償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34826099A JP2001168655A (ja) | 1999-12-08 | 1999-12-08 | 入力リーク電流補償回路及びその補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34826099A JP2001168655A (ja) | 1999-12-08 | 1999-12-08 | 入力リーク電流補償回路及びその補償方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168655A true JP2001168655A (ja) | 2001-06-22 |
Family
ID=18395843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34826099A Pending JP2001168655A (ja) | 1999-12-08 | 1999-12-08 | 入力リーク電流補償回路及びその補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168655A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005151528A (ja) * | 2003-11-19 | 2005-06-09 | Power Integrations Inc | 集積回路発振器の周波数安定度を改善する方法と装置 |
| JP2006203435A (ja) * | 2005-01-19 | 2006-08-03 | Fujitsu Ten Ltd | 出力回路 |
| JP2008252244A (ja) * | 2007-03-29 | 2008-10-16 | New Japan Radio Co Ltd | 差動増幅回路 |
| US8564372B2 (en) | 2011-03-09 | 2013-10-22 | Kabushiki Kaisha Toshiba | Circuit for compensating base current of transistor and amplifier circuit provided with the same |
| JP2014225862A (ja) * | 2013-04-18 | 2014-12-04 | Tdk株式会社 | 高周波増幅回路、半導体装置および磁気記録再生装置 |
| CN113672024A (zh) * | 2021-07-21 | 2021-11-19 | 北京时代民芯科技有限公司 | 一种应用于低功耗ldo的漏电流补偿电路及方法 |
-
1999
- 1999-12-08 JP JP34826099A patent/JP2001168655A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005151528A (ja) * | 2003-11-19 | 2005-06-09 | Power Integrations Inc | 集積回路発振器の周波数安定度を改善する方法と装置 |
| JP2006203435A (ja) * | 2005-01-19 | 2006-08-03 | Fujitsu Ten Ltd | 出力回路 |
| JP2008252244A (ja) * | 2007-03-29 | 2008-10-16 | New Japan Radio Co Ltd | 差動増幅回路 |
| US8564372B2 (en) | 2011-03-09 | 2013-10-22 | Kabushiki Kaisha Toshiba | Circuit for compensating base current of transistor and amplifier circuit provided with the same |
| JP2014225862A (ja) * | 2013-04-18 | 2014-12-04 | Tdk株式会社 | 高周波増幅回路、半導体装置および磁気記録再生装置 |
| CN113672024A (zh) * | 2021-07-21 | 2021-11-19 | 北京时代民芯科技有限公司 | 一种应用于低功耗ldo的漏电流补偿电路及方法 |
| CN113672024B (zh) * | 2021-07-21 | 2022-11-01 | 北京时代民芯科技有限公司 | 一种应用于低功耗ldo的漏电流补偿电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576598B2 (en) | Bandgap voltage reference and method for providing same | |
| US8102201B2 (en) | Reference circuit and method for providing a reference | |
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| EP1769301B1 (en) | A proportional to absolute temperature voltage circuit | |
| TWI459174B (zh) | 低雜訊電壓參考電路 | |
| US5646518A (en) | PTAT current source | |
| US7420359B1 (en) | Bandgap curvature correction and post-package trim implemented therewith | |
| US20150331439A1 (en) | Electronic Device and Method for Generating a Curvature Compensated Bandgap Reference Voltage | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US4883992A (en) | Temperature compensated voltage generator | |
| US7395308B1 (en) | Grounded emitter logarithmic circuit | |
| US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
| US5168243A (en) | Integrated high gain amplifier | |
| US5680037A (en) | High accuracy current mirror | |
| JP4560541B2 (ja) | 入力バイアス電流の相殺回路を有したバイポーラ差動入力段 | |
| US5245222A (en) | Method and apparatus for buffering electrical signals | |
| JP2001168655A (ja) | 入力リーク電流補償回路及びその補償方法 | |
| US6194886B1 (en) | Early voltage and beta compensation circuit for a current mirror | |
| JPS6340900Y2 (ja) | ||
| US7834695B2 (en) | Differential input amplifier | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| US6617905B1 (en) | System and method for threshold bias offset voltage cancellation in a comparator | |
| US7202696B1 (en) | Circuit for temperature and beta compensation | |
| US11764740B2 (en) | Control of base currents for output driver transistors in amplifiers | |
| JPH09233690A (ja) | 出力電流制限回路及び出力電流制限回路における出力電流調整方法 |