JPH09233690A - 出力電流制限回路及び出力電流制限回路における出力電流調整方法 - Google Patents

出力電流制限回路及び出力電流制限回路における出力電流調整方法

Info

Publication number
JPH09233690A
JPH09233690A JP8063936A JP6393696A JPH09233690A JP H09233690 A JPH09233690 A JP H09233690A JP 8063936 A JP8063936 A JP 8063936A JP 6393696 A JP6393696 A JP 6393696A JP H09233690 A JPH09233690 A JP H09233690A
Authority
JP
Japan
Prior art keywords
output
current
transistor
terminal
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8063936A
Other languages
English (en)
Other versions
JP3606994B2 (ja
Inventor
Kazuo Takeuchi
和男 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP06393696A priority Critical patent/JP3606994B2/ja
Publication of JPH09233690A publication Critical patent/JPH09233690A/ja
Application granted granted Critical
Publication of JP3606994B2 publication Critical patent/JP3606994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【課題】 調整後の出力電流の制限が精度良く行われ、
再現性、信頼性の高い出力制限回路を提供する。 【解決手段】 電流検出用トランジスタ2には、出力ト
ランジスタ1の出力電流に対応した比較的小さな電流が
流れるようになっており、この電流検出用トランジスタ
2に所定値以上の電流が流れた場合、すなわち、出力ト
ランジスタ1に予め定めた値を越える電流が流れると、
電流検出用トランジスタ2のコレクタ側が一方の入力端
子に接続された比較器8において、この一方の入力端子
における電圧が基準電圧を下回り、その結果、比較器8
の出力端子が接続されている出力トランジスタ1のベー
ス電位が引き下げられ、出力トランジスタ1の出力電流
の制限がなされるようになっており、比較器8の動作点
の調整は、出力トランジスタ1の実際の電流を調整する
ことなく、電流検出用トランジスタ2の小さな電流に基
づいてできるような構成となっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、直流安定化電源等
の電源回路における出力電流を制限する回路に係り、特
に、半導体集積回路、いわゆるICに構成された電源回
路の出力電流を制限する回路において調整方法の簡素化
及び信頼性の向上を図った出力電流制限回路及びその調
整方法に関する。
【0002】
【従来の技術】近年、半導体集積回路技術、いわゆるI
C技術の向上に伴い、従来、トランジスタ、抵抗等の個
々の電子部品を用いていわゆるディスクリートに構成さ
れていた直流安定化電源回路等の電源回路もIC化され
たものが十分に実用に供されている。このようなIC化
された安定化電源回路、例えば、入力と出力との間に、
出力電圧の変動分を検出してその両端の電圧を変化させ
るいわゆるドロッパ素子としてトランジスタが直列に接
続されてなるシリーズレギュレータと称され公知・周知
の電源回路においては、ICの電気的破壊を防止する観
点から、特に、出力段における出力電流の制限が不可欠
である。
【0003】例えば、図6には、出力電流の制限回路の
公知・周知の構成例が示されており、同図を参照しつつ
この構成例について説明すれば、出力トランジスタ30
のエミッタは、電流検出用抵抗31を介して出力端子3
2に接続されると共に、電流検出用トランジスタ33の
ベースに接続されている。そして、電流検出用トランジ
スタ33のエミッタは、先の出力端子32に接続される
一方、コレクタは出力トランジスタ30のベースに接続
されており、何らかの原因により、出力トランジスタ3
0に所定値以上の出力電流が流れると、この所定値以上
の出力電流により生ずる電流検出用抵抗31の電圧降下
により、電流検出用トランジスタ33が導通状態とな
る。その結果、出力トランジスタ30のベース電位が引
き下げられ、出力トランジスタ30を流れる出力電流が
抑制されて、これにより、所定値以上の出力電流による
出力トランジスタ30の破壊が防止されるようになって
いるものである。
【0004】また、上述のように出力ランジスタのエミ
ッタと出力端子との間に抵抗を接続し、この抵抗におけ
る電圧降下の変化により出力電流の異常を検出し、異常
が検出された際には、出力トランジスタのベース電流の
流入を抑制するような制御回路を設け、異常な出力電流
の流出を防止するようにしたものもある。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
たような構成の出力電流制限回路において用いられる電
流検出用抵抗としては、例えば、被検出電流の大きさが
1Aである場合、0.5乃至1Ω程度のものが用いられ
ることが多いが、このような抵抗をIC内に設けようと
すると、IC製造のプロセス上の制限からIC内での面
積が比較的大となると共に、抵抗値の絶対精度が得難い
ため、電流検出用抵抗のトリミングのための薄膜抵抗や
ツェナーダイオード等の追加要素が必要となり、これら
の面積も大となるために、ICの小型化を阻害すること
となり、実用的ではないという問題があった。
【0006】さらに、加えて、電流検出用抵抗のトリミ
ングは、ICのウエハー状態での試験工程においてなさ
れる必要があるが、上述したような従来回路の場合、出
力電流を実際に流した状態でのトリミングを行うもので
あるため、試験工程においてIC外部に接続される試験
用の出力負荷等との接続部分における接触抵抗や発熱の
影響を受け易く、このため、試験後、すなわち、IC完
成後における最大出力電流の精度の信頼性、再現性が十
分なものではなくなることがあるという問題があった。
【0007】本発明は、上記実状に鑑みてなされたもの
で、調整後の出力電流の制限が精度良く行われ、再現
性、信頼性の高い出力制限回路及び出力電流制限回路に
おける出力電流調整方法を提供するものである。また、
本発明の他の目的は、出力トランジスタに実際に最大電
流を流すことなく調整可能な出力電流調整方法を提供す
ることにある。
【0008】
【課題を解決するための手段】請求項1記載の発明に係
る出力電流制限回路は、コレタクには電源電圧が印加さ
れ、エミッタは外部で負荷が接続される出力端子に接続
され、ベースに印加される入力信号に応じた増幅電流を
出力する出力トランジスタを有する出力回路における出
力電流制限回路であって、ベースが前記出力トランジス
タのベースに接続され、コレクタには抵抗を介して電源
電圧が印加され、エミッタは外部との接続可能な外部接
続端子に接続され、かつ、前記出力トランジスタに比し
て小さな増幅度を有する電流検出用トランジスタと、前
記外部接続端子を外部で前記出力端子と共に負荷に接続
した状態において、前記電流検出用トランジスタに所定
値以上の電流が流れたことを検出し、前記出力トランジ
スタの増幅動作を停止又は抑制する信号を出力する比較
器と、を具備してなるものである。
【0009】特に、比較器は、一方の入力端子が前記電
流検出用トランジスタのコレクタに接続され、他方の入
力端子には所定の基準電圧が印加され、出力端子は前記
出力トランジスタのベース側に接続されると共に外部で
電圧計の接続を可能とする電圧計接続端子に接続され、
前記外部接続端子を外部で前記出力端子と共に負荷に接
続した状態において、前記一方の入力端子の入力電圧が
基準電圧以下となった際に前記出力トランジスタの増幅
動作を停止又は抑制する信号を出力する比較器と、を具
備してなるものが好適である。
【0010】かかる構成においては、電流検出用トラン
ジスタの電流値の大小に応じて、比較器によって出力ト
ランジスタの増幅動作の停止又は抑制がなされるように
なっており、出力トランジスタに流れる大電流を直接検
出することなしに出力電流の制限が可能となり、その結
果、調整も電流検出用トランジスタの電流を基準にして
行うことが可能となるものである。すなわち、出力トラ
ンジスタの増幅動作を停止又は抑圧する際の出力トラン
ジスタに流れる電流に対応して電流検出用トランジスタ
に流れる電流を予め把握しておけば、この電流に対して
比較器の動作点を調整すればよいこととなり、従来に比
して調整が容易な回路が提供されるものである。
【0011】請求項3記載の発明に係る出力電流制限回
路における出力電流調整方法は、上述したような構成に
おける出力電流制限回路の出力電流調整方法であって、
出力端子に第1の電流計を介して負荷を接続すると共
に、外部接続端子に第2の電流計を介して前記負荷を接
続し、出力トランジスタのベースに適宜な信号を印加し
て、前記第1及び第2の電流計により測定されるそれぞ
れの電流から出力トランジスタに流れる電流に対する電
流検出用トランジスタに流れる電流の比kを求める第1
のステップと、前記出力トランジスタの動作を停止又は
抑制状態とする場合の前記出力トランジスタにおける所
望の最大出力電流値をIOMAXとした際、この電流IOMAX
が出力トランジスタに流れた際に電流検出用トランジス
タに流れる電流ISETを、前記第1のステップで求めら
れた電流比kを用いて、ISET=k・IOMAXとして算出
する第2のステップと、出力端子を解放状態とし、電圧
計接続端子には電圧計を接続すると共に、外部接続端子
からアースへ前記第2のステップで求められた電流I
SETが流れ出るようにした状態において、比較器の出力
が出力トランジスタの動作を停止又は抑制する状態とな
るように前記電圧計の変化を監視しつつ、比較器の一方
の入力端子に印加される基準電圧を調整する第3のステ
ップと、からなるものである。
【0012】かかる調整方法においては、出力トランジ
スタに、その増幅動作の停止又は抑制の基準となる最大
出力電流を流すことなく、適宜な電流を流した際の電流
検出用トランジスタに流れる電流を求め、この際の両者
の電流比を基に、出力トランジスタに最大出力電流が流
れる際の電流検出用トランジスタにおける電流が演算に
より求められる。そして、この演算により求めた電流を
電流検出用トランジスタに流した状態で、出力トランジ
スタには電流を流すことなく、比較器の動作点を調整す
ることで、出力トランジスタに最大出力電流を越える電
流が流れようとした際に、比較器により出力トランジス
タの増幅動作が停止又は抑制される状態とすることがで
き、従来と異なり、出力トランジスタに最大出力電流を
流した状態での調整を必要としないので、大電流測定時
の接触抵抗等の誤差要因を排除することができ、精度、
再現性の良い出力電流調整方法が提供されることとなる
ものである。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1乃至図5を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。
【0014】まず、図1を参照しつつ、この発明の実施
の形態における出力電流制限回路の基本的構成例につい
て説明する。この出力電流制限回路S1は、例えば、I
C化された直流安定化電源回路の出力段を構成するもの
で、出力トランジスタ1は、そのコレクタが電源ライン
6を介して電源端子5に接続されており、この電源端子
5を介して外部から電源電圧Vccが印加されるようにな
っている。また、出力トランジスタ1のエミッタは、出
力端子3に接続されており、この出力端子3を介して外
部で外部負荷Zが接続されるようになっている。
【0015】また、この出力トランジスタ1のベースに
は、電流検出用トランジスタ2のベースが接続されてお
り、図示されない前段の回路に接続されるようになって
いる。電流検出用トランジスタ2のコレクタは、抵抗7
を介して電源端子5に接続される一方、エミッタは電流
検出端子4に接続されている。そして、この電流検出端
子4は、先の出力端子3と共に、外部負荷Zの一端に接
続されるようになっている。なお、外部負荷Zの他端
は、アースに接続されるようになっているものである。
ここで、出力トランジスタ1と電流検出用トランジスタ
2は、同一の規模のものではなく、例えば、100:1
程度の比をもってなるものが好適である。
【0016】さらに、出力トランジスタ1のベースに
は、比較器8の出力端子が接続されると共に、この出力
端子は電圧計接続端子9に接続されており、後述するよ
うに、出力電流値の調整の際には、この電圧計接続端子
9を介して電圧計が外部で接続されるようになってい
る。比較器8は、一方の入力端子には基準電圧VREF
印加され、他方の入力端子には上述した電流検出用トラ
ンジスタ2のコレクタが接続されるようになっており、
抵抗7における電圧降下と基準電圧VREFとの比較結果
に応じた信号を出力トランジスタ1及び電流検出用トラ
ンジスタ2のベース側へ出力するようになっている(詳
細は後述)。
【0017】かかる構成における動作の概略を説明すれ
ば、前段の図示されない回路から出力トランジスタ1の
ベースに信号が印加されると、出力トランジスタ1の増
幅作用によりベースへの入力信号の大きさに応じた出力
電流が出力用端子3を介して外部負荷Zへ流れることと
なる。このとき、電流検出用トランジスタ2のエミッタ
側からも同様に、そのベースに印加された入力信号に応
じた電流が電流検出端子4を介して外部負荷Zへ出力さ
れることとなり、抵抗7には、この電流検出用トランジ
スタ2のコレクタ側に流れた電流に応じた電圧降下が生
じることとなる。
【0018】出力トランジスタ1からの出力電流が所定
値以下である場合、すなわち、電流検出用トランジスタ
2の出力電流が所定値以下である場合、抵抗7における
電圧降下も所定値以下となる。比較器8においては、電
流検出用トランジスタ2の電圧降下が上述のように所定
値以下である場合には、基準電圧VREFを下回ることの
ないように予め設定されており、かかる場合、その出力
はOFF状態となるようになっている。したがって、比
較器8が出力トランジスタ1に何等影響を及ぼすことは
ないようになっている。
【0019】一方、何らかの原因(例えば、出力端子が
アースに接続される等)により、出力トランジスタ1に
所定値以上の出力電流が流れた場合、電流検出用トラン
ジスタ2においても、所定値以上の電流が流れ、抵抗7
における電圧降下が所定値以上となる。抵抗7における
電圧降下が所定値以上となることで、比較器8における
一方の入力端における電圧は、基準電圧VREF以下とな
り、比較器8からは、負の所定電圧が出力されることと
なる。その結果、出力トランジスタ1のベース電位が引
き下げられ、出力トランジスタ1に所定値以上の電流が
流れることが停止又は抑制されるようになっている。
【0020】次に、図2及び図3並びに図4を参照しつ
つ、上述のように比較器8を動作させ出力トランジスタ
1に所定値以上の出力電流が流れないようにするための
出力電流調整方法について説明する。まず、出力トラン
ジスタ1と電流検出用トランジスタ2との正確な電流比
を求める。一般に、IC内部に構成される素子の比精度
は良好であるが、比が10:1以上となると誤差が大と
なる傾向がある。この実施の形態における出力トランジ
スタ1と電流検出用トランジスタ2の大きさの比は、先
に述べたように、100:1に設定されているため、誤
差を有する可能性があるので、次のようにしてその電流
比を正確に求める。
【0021】最初に、出力端子3と外部負荷Zとの間に
第1の電流計A1を接続すると共に、電流検出端子4と
外部負荷Zとの間に第2の電流計A2を接続する(図2
参照)。また、電源端子5には、電源電圧Vccを印加す
る(図4のステップ100参照)。そして、出力トラン
ジスタ1のベースに、適宜な大きさ(出力トランジスタ
1に最大出力電流が流れない範囲)の入力信号を印加
し、その際の第1の電流計A1及び第2の電流計A2によ
る計測電流を記録する(図4のステップ102参照)。
ここで、第1の電流計A1により電流Io1が、第2の電
流計A2により電流Io2が、それぞれ計測されたとする
と、出力トランジスタ1の電流に対する電流検出用トラ
ンジスタ2の電流の比kは、k=Io2/Io1と表される
(図4のステップ104参照)。
【0022】そして、出力トランジスタ1の増幅動作を
停止又は抑制させる基準となる所望の最大出力電流を仮
に、IOMAXとすれば、この最大出力電流が生じた際の電
流検出用トランジスタ2に流れる電流ISETは、上述の
電流比kを用いて、ISET=k・IOMAXと求められる
(図4のステップ106参照)。次に、外部接続を変え
る。すなわち、出力端子3は解放状態とし、電源電圧V
ccの印加はそのままとする。また、電圧計接続端子9と
アース間に電圧計を接続する一方、電流検出端子4とア
ース間には、上述のようにして求めた電流ISETを流す
ことのできる定電流源10を接続し、電流検出用トラン
ジスタ2から電流検出端子4及び定電流源10を介して
アースへ向かって電流ISETが流れる出るようにする
(図3及び図4のステップ108参照)。
【0023】そして、予め低めに設定されていた比較器
8の基準電圧VREF(図1参照)の大きさを徐々に上げ
てゆき、ある電圧のところで比較器8が動作状態となる
ことを電圧計Vにより確認し、この時点で基準電圧の調
整を終えることとなる(図4のステップ108参照)。
結局、このときの基準電圧VREFの大きさが、出力トラ
ンジスタ1に最大出力電流が流れた際、すなわち、電流
検出用トランジスタ2に電流ISETが流れた際、抵抗7
に所定値以上の電圧降下が生じ、電流検出用トランジス
タ2のコレクタに接続された比較器8の一方の入力電圧
が基準電圧VREF以下となり比較器8から所定の出力電
圧が出力されるようにするものとなる。
【0024】なお、比較器8が所定の電圧を出力して動
作状態となったことは、電圧計Vによる確認の他に、電
流検出端子4における電圧の変化により確認することも
可能である。このように、上述した調整方法によれば、
出力端子3に実際に最大出力電流を流すことなく、この
最大出力電流以上の電流が流れないようにするため、比
較器8により出力トランジスタ1の動作を停止又は抑制
する際の電流検出用トランジスタ2の電流値、比較器8
の動作点を決定することができることとなる。
【0025】次に、図5を参照しつつ図1に示された基
本的構成例に基づく具体回路例について説明する。な
お、図1に示された構成要素と同一のものについては、
同一の符号を付して詳細な説明は省略することとし、以
下、異なる点を中心に説明することとする。出力トラン
ジスタ1のベースと電源ライン6との間には、出力トラ
ンジスタ1の動作点を定めるためにベースへバイアス電
流を流すための定電流源15が接続されると共に、後述
するように比較器8の動作により出力トランジスタ1に
よる電流出力を停止させる際に、定電流源15から出力
トランジスタ1へのバイアス電流の流入を阻止するため
の制御トランジスタ16が、そのコレクタ側が出力トラ
ンジスタ1のベースに、そのエミッタ側が電源ライン6
に、それぞれ接続されるようにして定電流源15に対し
て並列接続されている。
【0026】なお、出力トランジスタ1と電流検出用ト
ランジスタ2との大きさの比は、図1に示された構成例
と同様100:1と、電流検出用トランジスタ2が出力
トランジスタ1に対して小さく設定されている。
【0027】比較器8は、いわゆるカレントミラー回路
を用いた差動増幅回路を中心に構成されたものとなって
いる。すなわち、ベースとコレクタとの接続によりいわ
ゆるダイオード接続状態のnpnトランジスタ17とn
pnトランジスタ18のベースとが互いに接続されると
共に、各々のエミッタが接地されて、この2つのnpn
トランジスタ17,18はいわゆるカレントペアとなっ
ている。
【0028】一方、互いのエミッタが接続され、このエ
ミッタと電源ライン6との間に定電流源19が接続され
た2つのpnpトランジスタ20,21が設けられてお
り、一方のpnpトランジスタ20のコレクタが先の一
方のnpnトランジスタ17のコレクタに、他方のpn
pトランジスタ21のコレクタが先の他方のnpnトラ
ンジスタ18のコレクタに、それぞれ接続される一方、
pnpトランジスタ20のベースは基準電圧回路22
へ、pnpトランジスタ21のベースは電流検出用トラ
ンジスタ2のコレクタへ、それぞれ接続されている。
【0029】そして、npnトランジスタ18のコレク
タには、出力用npnトランジスタ23のベースが接続
されている。この出力用npnトランジスタ23は、そ
のエミッタがアースに接続される一方、コレクタは抵抗
24を介して制御トランジスタ16のベースに接続され
て比較器8としての出力信号が得られるようになってい
る。なお、上述の構成における比較器8の具体的な入力
電圧範囲は、入力段がいわゆるシングルpnp型である
ために、Vcc−0.8V程度まで可能となっており、抵
抗7は、この入力電圧範囲との関係から100Ω程度と
なっている。そして、抵抗7は、この程度の大きさであ
るため、IC内部に形成し易いという利点を有する。
【0030】基準電圧回路22は、図1における基準電
圧VREFを発生するためのもので、基本抵抗25と、定
電流源26と、複数の抵抗28が並列接続されてなる集
合抵抗器27と、から構成されてなるものである。すな
わち、この基準電圧回路22は、電源ライン6とアース
間には、基本抵抗25と定電流源26とが直列接続され
る一方、基本抵抗25には並列に集合抵抗器27が接続
されてなり、基本抵抗25と集合抵抗器27との合成抵
抗に生ずる電圧降下を基準電圧VREFとして先の比較器
8のpnpトランジスタ20のベースに印加するように
構成されているものである。なお、基本抵抗25は、抵
抗7と同一の種類のものを用いるようにすることで、基
準電圧回路22による基準電圧を温度依存性の少ないも
のとすることが可能である。
【0031】集合抵抗器27は、複数の抵抗28が並列
接続されてなるもので、基準電圧VREFの調整の際、抵
抗28を適宜切り離して、所望の基準電圧VREFが得ら
れるように用いられるものである。すなわち、集合抵抗
器27の各抵抗28の一端は電源ライン6に接続される
一方、他端は定電流源26を介してアースに接続される
ようになっている。
【0032】上記構成における動作を説明すれば、ま
ず、制御トランジスタ16のベースに正常な入力信号
(出力トランジスタ1に流れる電流が予め定められた最
大出力電流を越えない範囲の入力信号)が印加されてい
る状態において、出力トランジスタ1が有する増幅度に
応じた電流(最大出力電流よりも小さな電流)が、出力
トランジスタ1のエミッタ側から外部負荷Zに対して供
給されることとなり、同時に電流検出用トランンジスタ
2からも、この電流検出用トランジスタ2と出力トラン
ジスタ1との大きさの比に応じた電流がそのエミッタ側
から外部負荷Zに対して供給されることとなる。
【0033】出力トランジスタ1における出力電流値が
最大出力電流を越えないものであるため、電流検出用ト
ランジスタ2の出力電流も所定値以下であり、抵抗7に
おける電圧降下は、所定値以下となる。このため、比較
器8の一方の入力端子、すなわち、pnpトランジスタ
21のベースに印加される電圧は、他方のpnpトラン
ジスタ20のベース電圧として印加されている基準電圧
REFより大となる。
【0034】したがって、ベースに基準電圧VREFが印
加されているpnpトランジスタ20と、npnトラン
ジスタ17が導通状態となる一方、ベースが電流検出用
トランジスタ2に接続されているpnpトランジスタ2
1とnpnトランジスタ18は非導通状態となる。この
ため、出力用npnトランジスタ23のベース電位は略
零となり、出力用npnトランジスタ23は非動作状態
となるため、制御トランジスタ16のベースに対して何
等の影響を及ぼすことがなく、制御トランジスタ16の
ベースに図示されない回路から入力された信号に応じた
電流が出力トランジスタ1から得られることとなる。
【0035】一方、外部負荷Zが短絡される等により、
出力トランジスタ1から予め定めた最大出力電流以上の
電流が出力された場合、電流検出用トランジスタ2にも
対応した電流が流れる結果、抵抗7における電圧降下が
所定値以上となり、比較器8を構成するpnpトランジ
スタ21のベース電圧は、他方のpnpトランジスタ2
0のベース電圧(基準電圧VREF)を下回ることとな
る。
【0036】このため、比較器8においては、上述した
正常時とは逆に、ベースが電流検出用トランジスタ2の
コレクタに接続されたpnpトランジスタ21とnpn
トランジスタ18とが導通状態となるため、出力用np
nトランジスタ23が動作状態となり、抵抗24におけ
る電圧降下により、制御トランジスタ16のベース電圧
が引き上げられる結果、制御トランジスタ16が略非動
作状態とされるため、この制御トランジスタ16を介し
ての出力トランジスタ1のベースへの図示されない回路
からの入力信号の印加が断たれることとなり、出力トラ
ンジスタ1における最大出力電流の発生が停止、抑制さ
れることとなる。
【0037】上記構成において、出力トランジスタ1に
最大出力電流を流さないようにするための比較器8の基
準電圧VREFの調整方法は、先に図1乃至図4を参照し
つつ説明したと基本的に同一であるので、ここでは、図
4を参照しつつ概略的な説明に留め、詳細な説明は省略
することとする。まず、出力端子3と外部負荷Zとの
間、電流検出端子4と外部負荷Zとの間、それぞれに電
流計を接続し、出力トランジスタ1において最大出力電
流を越えない電流が流れる状態で、出力トランジスタ1
及び電流検出用トランジスタ2のそれぞれの出力電流を
計測し、電流比kを求める(図4のステップ100乃至
104参照)。
【0038】次いで、出力トランジスタ1に最大出力電
流が流れる際の、電流検出用トランジスタ2に流れる電
流ISETを演算により求める(図4のステップ106参
照)。 そして、出力端子3を解放状態とする一方、電
圧計接続端子9に電圧計を接続し、電流検出端子4とア
ース間には、電流ISETを流せる定電流源を接続した状
態で、電圧計接続端子9に接続された電圧計の電圧変化
を見ながら、集合抵抗器27の抵抗28を適宜切り離し
て基準電圧VREFの大きさを調整して、比較器8の出力
が制御トランジスタ16を非動作状態とする状態となる
ようにすることで、出力トランジスタ1に最大出力電流
以上の電流が流れた際に、比較器8により即座にその動
作状態が停止、抑制されるようにすることができる。
【0039】なお、上述した発明の実施の形態において
は、トランジスタとして、バイポーラトランジスタを用
いたが、これに代えて電界効果トランジスタを用いるよ
うにしても良い。この場合、電界効果トランジスタのド
レインは、バイポーラトランジスタのコレクタに、電界
効果トランジスタのソースは、バイポーラトランジスタ
のエミッタに、電界効果トランジスタのゲートは、バイ
ポーラトランジスタのベースに対応させるようにする。
【0040】
【発明の効果】以上、述べたように、本発明によれば、
出力トランジスタに所定値以上の電流が流れないように
出力トランジスタの動作を停止又は抑制させる動作の調
整を、出力トランジスタを動作停止又は抑制する際の電
流を実際に流すことなくできるよう構成することによ
り、出力トランジスタに大電流を実際に流す必要がない
ので、大電流が流れた際に生じる接触抵抗等の誤差要因
が調整の際に排除されることとなり、調整後の出力電流
の制限が精度良く行われ、再現性、信頼性の高い出力制
限回路及び出力電流制限回路における出力電流調整方法
が提供される。
【0041】また、出力電流制限回路をICとして構成
する場合であっても、比較器の基準電圧を設定する抵抗
として比較的精度良いものをIC内に設けることはいわ
ゆるICの製造技術により容易であるので、本調整方法
の精度、再現性の良さと相俟って出力トランジスタにお
けるより精度の高い最大出力電流の設定が可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態における出力電流制限回路
の基本的構成例を示す基本回路図である。
【図2】本発明の実施の形態における出力電流調整方法
に必要な外部接続を示す回路図である。
【図3】本発明の実施の形態における出力電流調整方法
に必要な外部接続を示す回路図である。
【図4】本発明の実施の形態における出力電流調整方法
の手順を示すフローチャートである。
【図5】図1に示された基本的構成に対応したより具体
的な回路構成例を示す回路図である。
【符号の説明】
1…出力トランジスタ 2…電流検出用トランジスタ 3…出力端子 4…電流検出端子 5…電源端子 7…抵抗 8…比較器 9…電圧計接続端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年5月28日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図6
【補正方法】追加
【補正内容】
【図6】 出力電流の制限回路の公知、周知の構成例を
示す回路図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 コレタクには電源電圧が印加され、エミ
    ッタは外部で負荷が接続される出力端子に接続され、ベ
    ースに印加される入力信号に応じた増幅電流を出力する
    出力トランジスタを有する出力回路における出力電流制
    限回路であって、 ベースが前記出力トランジスタのベースに接続され、コ
    レクタには抵抗を介して電源電圧が印加され、エミッタ
    は外部との接続可能な外部接続端子に接続され、かつ、
    前記出力トランジスタに比して小さな増幅度を有する電
    流検出用トランジスタと、 前記外部接続端子を外部で前記出力端子と共に負荷に接
    続した状態において、前記電流検出用トランジスタに所
    定値以上の電流が流れたことを検出し、前記出力トラン
    ジスタの増幅動作を停止又は抑制する信号を出力する比
    較器と、 を具備してなることを特徴とする出力電流制限回路。
  2. 【請求項2】 比較器は、一方の入力端子が前記電流検
    出用トランジスタのコレクタに接続され、他方の入力端
    子には所定の基準電圧が印加され、出力端子は前記出力
    トランジスタのベース側に接続されると共に外部で電圧
    計の接続を可能とする電圧計接続端子に接続され、前記
    外部接続端子を外部で前記出力端子と共に負荷に接続し
    た状態において、前記一方の入力端子の入力電圧が基準
    電圧以下となった際に前記出力トランジスタの増幅動作
    を停止又は抑制する信号を出力することを特徴とする請
    求項1記載の出力電流制限回路。
  3. 【請求項3】 請求項2記載の出力電流制限回路の出力
    電流調整方法であって、 出力端子に第1の電流計を介して負荷を接続すると共
    に、外部接続端子に第2の電流計を介して前記負荷を接
    続し、出力トランジスタのベースに適宜な信号を印加し
    て、前記第1及び第2の電流計により測定されるそれぞ
    れの電流から出力トランジスタに流れる電流に対する電
    流検出用トランジスタに流れる電流の比kを求める第1
    のステップと、 前記出力トランジスタの動作を停止又は抑制状態とする
    場合の前記出力トランジスタにおける所望の最大出力電
    流値をIOMAXとした際、この電流IOMAXが出力トランジ
    スタに流れた際に電流検出用トランジスタに流れる電流
    SETを、前記第1のステップで求められた電流比kを
    用いて、ISET=k・IOMAXとして算出する第2のステ
    ップと、 出力端子を解放状態とし、電圧計接続端子には電圧計を
    接続すると共に、外部接続端子からアースへ前記第2の
    ステップで求められた電流ISETが流れ出るようにした
    状態において、比較器の出力が出力トランジスタの動作
    を停止又は抑制する状態となるように前記電圧計の変化
    を監視しつつ、比較器の一方の入力端子に印加される基
    準電圧を調整する第3のステップと、 からなることを特徴とする出力電流制限回路の出力電流
    調整方法。
JP06393696A 1996-02-27 1996-02-27 出力電流制限回路及び出力電流制限回路における出力電流調整方法 Expired - Fee Related JP3606994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06393696A JP3606994B2 (ja) 1996-02-27 1996-02-27 出力電流制限回路及び出力電流制限回路における出力電流調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06393696A JP3606994B2 (ja) 1996-02-27 1996-02-27 出力電流制限回路及び出力電流制限回路における出力電流調整方法

Publications (2)

Publication Number Publication Date
JPH09233690A true JPH09233690A (ja) 1997-09-05
JP3606994B2 JP3606994B2 (ja) 2005-01-05

Family

ID=13243742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06393696A Expired - Fee Related JP3606994B2 (ja) 1996-02-27 1996-02-27 出力電流制限回路及び出力電流制限回路における出力電流調整方法

Country Status (1)

Country Link
JP (1) JP3606994B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009102398A1 (en) * 2008-02-11 2009-08-20 Boums. Inc. Transient blocking unit using normally-off device to detect current trip threshold
JP2009230421A (ja) * 2008-03-21 2009-10-08 Denso Corp 負荷電流供給回路
WO2012137546A1 (ja) * 2011-04-04 2012-10-11 富士電機株式会社 パワースイッチのウェハ試験方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089536B2 (ja) 2008-09-10 2012-12-05 株式会社リコー 電流制限回路及び電流制限回路の駆動方法
JP5581907B2 (ja) 2010-09-01 2014-09-03 株式会社リコー 半導体集積回路及び半導体集積回路装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009102398A1 (en) * 2008-02-11 2009-08-20 Boums. Inc. Transient blocking unit using normally-off device to detect current trip threshold
GB2469602A (en) * 2008-02-11 2010-10-20 Bourns Inc Transient blocking unit using normally-off device to detect current trip threshold
JP2009230421A (ja) * 2008-03-21 2009-10-08 Denso Corp 負荷電流供給回路
WO2012137546A1 (ja) * 2011-04-04 2012-10-11 富士電機株式会社 パワースイッチのウェハ試験方法
CN103460367A (zh) * 2011-04-04 2013-12-18 富士电机株式会社 功率开关的晶片测试方法
JPWO2012137546A1 (ja) * 2011-04-04 2014-07-28 富士電機株式会社 パワースイッチのウェハ試験方法
JP5720775B2 (ja) * 2011-04-04 2015-05-20 富士電機株式会社 パワースイッチのウェハ試験方法
US9541599B2 (en) 2011-04-04 2017-01-10 Fuji Electric Co., Ltd. Power switch wafer test method

Also Published As

Publication number Publication date
JP3606994B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
US7138868B2 (en) Method and circuit for trimming a current source in a package
US8717060B2 (en) Method of monitoring a semiconductor device
US8222955B2 (en) Compensated bandgap
US5394078A (en) Two terminal temperature transducer having circuitry which controls the entire operating current to be linearly proportional with temperature
US7277264B2 (en) Semiconductor integrated circuit having current detection functionality and power supply unit equipped with the same
JP2006260030A (ja) 定電圧電源回路及び定電圧電源回路の検査方法
JPH0758297A (ja) 半導体集積回路装置
JPH075225A (ja) 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体
US4763028A (en) Circuit and method for semiconductor leakage current compensation
TW201020531A (en) Two-terminal semiconductor sensor device
JPH09233690A (ja) 出力電流制限回路及び出力電流制限回路における出力電流調整方法
US20220131538A1 (en) Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations
JP3017871B2 (ja) Icデバイスに対するチップ上のバラツキ検知回路
US20040217783A1 (en) Temperature sensor apparatus
US7209001B2 (en) Offset compensation circuit for a monitoring photodiode
JP3959924B2 (ja) 負荷駆動回路
JPS62274635A (ja) 集積回路
CN113358919B (zh) 具有自我校准功能的电流感测电路
JPH11121683A (ja) 半導体集積回路
JP2006214976A (ja) 半導体装置の検査方法および検査装置並びに半導体装置
JP2000213992A (ja) 温度検出回路及び半導体装置
US10622980B1 (en) Apparatus and methods for setting and clamping a node voltage
US6775638B2 (en) Post-silicon control of an embedded temperature sensor
JP3549740B2 (ja) 基準電圧生成回路
JPH05241671A (ja) 基準電圧発生装置および過電流防止機能付半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041006

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees