JP3549740B2 - 基準電圧生成回路 - Google Patents
基準電圧生成回路 Download PDFInfo
- Publication number
- JP3549740B2 JP3549740B2 JP24399598A JP24399598A JP3549740B2 JP 3549740 B2 JP3549740 B2 JP 3549740B2 JP 24399598 A JP24399598 A JP 24399598A JP 24399598 A JP24399598 A JP 24399598A JP 3549740 B2 JP3549740 B2 JP 3549740B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- temperature
- voltage
- generation circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、直流安定化電源回路の基準電圧を生成する場合などに好適に用いられる基準電圧生成回路に関し、特に、簡単な回路構成であるにも拘わらず、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路に関するものである。
【0002】
【従来の技術】
例えば、CPU(Central Processing Unit)などの回路へ所定の値の直流電圧を安定して供給するために、従来より直流安定化電源回路が広く使用されている。当該直流安定化電源回路では、例えば、出力電圧に応じて変動する帰還電圧と、基準電圧生成回路が生成した基準電圧とを比較し、比較結果に応じて出力電圧を増減することで、負荷に安定した直流電圧を供給している。
【0003】
例えば、図8に示すように、従来の基準電圧生成回路101では、トランジスタQn101・Qn102のバンドギャップに応じて両トランジスタQn101・Qn102を流れるエミッタ電流I101 ・I102 に基づいて、所定の値の基準電圧VREF101を生成している。具体的には、両トランジスタQn101・Qn102のベースは、互いに接続されており、トランジスタQn101のエミッタは、抵抗R101・R102・R103を介して接地されている。また、トランジスタQn102のエミッタは、両抵抗R101・R102の接続点に接続される。ここで、トランジスタQn101のエミッタ面積とトランジスタQn102のエミッタ面積との比率を10:1とすると、両者のエミッタ電流I101 ・I102 は、以下の式(1)に示すように、
I101 =I102 =〔(K・T/q)・ln(10)〕/R101 …(1)
となる。なお、上式(1)において、Kは、ボルツマン乗数であり、qは、電子の電荷量である。また、Tは、絶対温度〔K〕であり、R101 は、抵抗R101の抵抗値を示している。
【0004】
これにより、基準電圧VREF101 は、以下の式(2)に示すように、
VREF101=2・I101 ・(R102 +R103 )+VBE(Qn102)…(2)
となる。なお、上式(2)において、R102 ・R103 は、抵抗R102・R103の抵抗値であり、VBE(Qn102)は、トランジスタQn102のベース−エミッタ間電圧を示している。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の基準電圧生成回路では、温度の変化によって基準電圧が変動するため、広い温度範囲に渡って高精度に基準電圧を生成することが難しいという問題を生じる。
【0006】
具体的には、トランジスタのベース−エミッタ間電圧VBEは、以下の式(3)に示すように、
VBE=〔K・T/q〕・ln(Ic/Is) …(3)
となる。なお、上式(3)において、Icは、コレクタ電流であり、Isは、逆方向飽和電流である。したがって、上記ベース−エミッタ間電圧VBEの温度特性は、厳密に言えば、プロセスにより若干異なるが、概ね約−2〔mV/℃〕程度となる。また、各抵抗値R101 〜R103 の温度特性は、約−2000〜−5000〔ppm/℃〕程度である。
【0007】
この結果、基準電圧VREF101は、常温から高温にかけて緩やかなカーブを描きながら下降し、例えば、図3に示すように、温度が25〔℃〕から125〔℃〕まで変化すると、約10〔mV〕程度低下する。この場合、基準電圧VREF101の誤差は、−25〔℃〕から125〔℃〕までの温度範囲で、約1%となる。
【0008】
ここで、例えば、CPU向けのレギュレータや、携帯機器用のレギュレータでは、近年、出力電圧の高精度化の要求が高まっている。特に、CPUは、消費電力が大きく変動するため、CPUへ電力を供給するレギュレータでは、その負荷が数〔mA〕から10〔A〕程度まで変化する。当然ながら、負荷電流が大きい程、レギュレータが発生する熱量は大きくなるので、レギュレータの温度は、比較的大きく変化する。一方、CPUは、動作速度の向上や消費電力の低減のため、電源電圧が低下する傾向にあり、高精度な電源電圧を要求する。したがって、CPUが最大の能力を発揮するためには、CPU向けのレギュレータが広い温度範囲に渡って高精度な出力電圧を供給する必要がある。また、携帯機器(バッテリ駆動型の機器)では、2次電池の寿命を延長し、より長期間、当該機器を使用するため、2次電池向けのレギュレータに対して、消費電力の低減と、広い温度範囲に渡る出力電圧の高精度化とが要求される。
【0009】
ところが、レギュレータの基準電圧生成回路として、上記従来の基準電圧生成回路101を使用した場合には、基準電圧VREF101自体の誤差によって、上記要求を満たすことが難しい。したがって、より広い温度範囲に渡って、さらに高精度な基準電圧生成回路が切望されている。
【0010】
なお、例えば、特開平7−325637号公報に記載の基準電圧生成回路は、温度に対して2乗特性を持つ補正用電流を出力する補正回路部を備え、温度変化を補償している。しかしながら、上記補正回路部は、上記特性の補正用電流を出力することが不可欠である。この結果、例えば、4個のNPN型のトランジスタと、1個のダイオードと、3個の抵抗とからなる回路など、比較的複雑な回路が必要となり、回路の簡素化が難しい。
【0011】
また、従来は、基準電圧生成回路が予め定められた温度範囲で正しい基準電圧VREF101を出力できることを保証するため、高温下でのウェハテストと、常温下でのウェハテストとの双方が実施される。この結果、テスト工程が複雑になり、基準電圧生成回路の製造コストが増大する虞れがある。
【0012】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、簡単な回路構成であるにも拘わらず、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路を実現することにある。
【0013】
【課題を解決するための手段】
請求項1の発明に係る基準電圧生成回路は、上記課題を解決するために、温度によって特性が変化する半導体素子を含み、予め定められた基準電流を出力する基準電流源と、該基準電流源と所定の電源電位に保たれる電源ラインとの間に配され、上記基準電流が流れる電圧変換用抵抗とを有し、当該電圧変換用抵抗の基準電流源側端部の電位に基づいて、基準電圧を出力する基準電圧生成回路において、上記電圧変換用抵抗が、複数の抵抗を直列に接続して構成されており、基準電圧生成回路が、予め定められた温度範囲で動作して、上記複数の抵抗の間の箇所に、温度に応じた補正用電流を流し込む上記温度補正手段を備え、上記温度補正手段が、基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えていることを特徴としている。
【0014】
上記構成では、電圧変換用抵抗の基準電流源側端部の電位は、例えば、接地レベルなど、電源ラインの電位に、電圧変換用抵抗での電圧降下を加えた値となり、当該基準電流源側端部の電位に基づいて、基準電圧が生成される。ここで、基準電流源は、所定の量の基準電流を供給するので、基準電圧は、一定の値に保たれている。
【0015】
ところが、基準電圧生成回路の温度が変化すると、基準電圧生成回路を構成する半導体素子の特性が変化して、上記基準電圧が変化する。当該基準電圧の変動幅は、温度の変化が大きくなるに従って増大する。
【0016】
基準電圧生成回路の温度が変化して、所定の温度範囲に入ると、温度補正手段が動作して、補正電流を出力し始める。当該補正電流は、例えば、基準電流源側端部、あるいは、電圧変換用抵抗が複数の抵抗を直列に接続して構成される場合は、各抵抗の間の箇所など、電源ライン側端部以外の箇所に流れ込む。これにより、上記電圧変換用抵抗の基準電流源側端部の電位は、補正用電流によって、基準電圧の変動を打ち消すように調整される。この結果、基準電圧の変動が打ち消され、基準電圧生成回路は、広い温度範囲で、高精度な基準電圧を出力できる。
【0017】
例えば、基準電流源側端部の電位が増加すると基準電圧が増加し、かつ、基準電圧が温度の上昇に伴って下降する場合を例にすると、温度補正手段は、温度が上昇するに従って、基準電流源側端部の電位が上昇するように、補正電流を制御する。この結果、基準電圧は、補正電流を供給しない場合よりも増加して、基準電圧の低下が打ち消される。
【0018】
ここで、上記温度補正手段は、所定の温度範囲でのみ、温度変化に起因する出力変動を打ち消すように、補正電流を出力すればよい。また、残余の温度範囲では、補正用電流の温度特性が基準電圧の温度特性と異なっていても、基準電圧を正確に補正できる。したがって、例えば、1つのトランジスタと3つの抵抗とのように、簡単な回路で、温度補正手段を実現できる。この結果、例えば、全ての温度範囲に渡って、温度に対する2乗特性を持った補正電流を生成する必要のある従来技術に比較すると、温度補正手段の回路構成を大幅に簡略化できる。
【0019】
それゆえ、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路が、極めて簡単な回路構成で実現できる。この結果、基準電圧生成回路の製造コスト、消費電力、並びに、占有面積を削減できる。
【0020】
また、上記構成において、例えば、しきい値電圧など、制御用半導体素子の特性は、温度の変化に伴って変化する。したがって、制御電圧が変動しなくても、制御用半導体素子が導通するか否かは、温度によって変化し、導通している間、制御用半導体素子が出力する電流量は、温度に応じて変化する。この結果、制御用半導体素子と分圧部とからなる簡単な回路構成であるにも拘わらず、温度範囲を識別して、温度に応じた補正電流を出力できる。
【0021】
また、制御電圧を生成する際の分圧比を調整することで、制御用半導体素子が導通し始める温度を設定できる。一般に、分圧比は、同じ種類の抵抗を近傍にレイアウトするなどすれば、極めて正確に設定でき、微妙な調整も容易である。したがって、簡単な回路構成であるにも拘わらず、温度補正手段が動作する温度範囲を正確に設定できる。
【0022】
また、請求項2の発明に係る基準電圧生成回路は、請求項1記載の発明の構成において、上記温度補正手段と上記電源ラインとの間に接続された抵抗の抵抗値は、補正用電流の温度変化が上記基準電圧の温度変化を打ち消し可能な値に設定されている。
【0023】
さらに、請求項3の発明に係る基準電圧生成回路は、請求項1または2記載の発明の構成において、上記分圧部は、上記制御電圧の出力点よりも上記電源ライン側に、ダイオードを備えていることを特徴としている。
【0024】
上記構成によれば、ダイオード自体や、トランジスタから構成されたダイオードなどが、制御電圧の出力点よりも電源ライン側に配されている。したがって、制御電圧は、ダイオードの出力点側の端部と基準電圧との間の電位差を分圧した値となる。ここで、ダイオードも半導体素子なので、ダイオードによる電圧降下は、温度によって変化する。この結果、制御電圧をさらに微妙に調整でき、より好適な補正電流を出力できる。これにより、広い温度範囲で、基準電圧の精度をさらに向上できる。
【0025】
ところで、動作している間中、温度補正手段は、基準電圧の変動を打ち消すことができるように、補正用電流を制御する。ところが、全ての温度範囲で基準電圧の変動を打ち消すことは難しいため、単一の温度補正手段だけでは、温度の変化が大きくなると、基準電圧の変動幅が大きくなる虞れがある。
【0026】
これに対して、請求項4の発明に係る基準電圧生成回路は、請求項1、2または3記載の発明の構成において、動作する温度範囲が互いに異なる複数の温度補正手段を備えていることを特徴としている。なお、例えば、温度補正手段が請求項2記載の構成の場合、複数の上記制御用半導体素子を設け、上記分圧部が各制御用半導体素子へ供給する制御電圧を生成する際の分圧比を、各制御用半導体素子の導通温度が互いに異なるように設定するなどすれば、上記複数の温度補正手段を実現できる。また、各温度範囲は、互いに異なっていれば、一部が重なっていてもよい。
【0027】
上記構成では、動作する温度範囲が互いに異なる複数の温度補正手段が設けられているため、温度が大きく変化して、ある温度補正手段だけでは、基準電圧の変動を打ち消すことができない場合、他の温度補正手段が動作して、基準電圧の変動を打ち消す。この結果、さらに広い温度範囲で、高精度な基準電圧を出力できる。
【0028】
また、請求項5の発明に係る基準電圧生成回路は、請求項1、2、3または4記載の発明の構成において、上記電圧変換用抵抗の少なくとも一部は、トリミング可能に形成されていることを特徴としている。
【0029】
上記構成によれば、例えば、基準電圧生成回路を製造時のウェハテストの際に基準電圧を測定しながらトリミングするなどして、電圧変換用抵抗の抵抗値を調整すれば、プロセスのバラツキなどが発生した場合であっても、極めて高い精度で、基準電圧を所望の値に設定できる。この結果、基準電圧の精度をさらに向上できる。
【0030】
特に、請求項2記載の発明の構成では、基準電圧から生成した制御電圧によって、温度範囲の識別と補正用電流の調整とが行われている。したがって、例えば、プロセスバラツキなどが発生して、基準電圧にオフセットにバラツキが発生すると、温度補正手段が動作する温度範囲や、補正用電流の流量にもバラツキが発生する虞れがある。ところが、請求項5記載の発明の構成によれば、プロセスバラツキが発生しても、基準電圧のバラツキを抑制できるので、当該構成を、請求項2記載の発明の構成に適用すれば、さらに効果的である。
【0031】
一方、請求項6の発明に係る基準電圧生成回路は、請求項1、2、3、4または5記載の発明の構成において、上記温度補正手段の動作あるいは動作停止を指示する検査用パッドを備えていることを特徴としている。
【0032】
上記構成によれば、温度変化に拘わらず、温度補正手段の動作/動作停止を制御できる。例えば、請求項2の構成では、検査用パッドは、分圧部のうちで、両端以外の箇所などに接続される。この場合は、検査用パッドに印加する電圧を変更することで、制御電圧を制御できる。なお、検査用パッドは、分圧部のうちで、両端以外の箇所に接続されているので、検査用パッドへ電圧を印加しても、電源ラインの電位は変化しない。また、基準電圧は、補正電流に起因する変動を除いて変動しない。
【0033】
ここで、温度が変化していない場合、温度補正手段の状態が、動作状態と動作停止状態との間で変化すると、基準電圧が変化する。例えば、温度補正手段が動作している間、基準電圧の低下を打ち消すために、温度補正手段が基準電圧を上昇させる構成の場合、温度が変化していない状態で温度補正手段が動作すると、基準電圧が上昇する。
【0034】
したがって、ある温度において、検査用パッドを介して、温度補正手段の動作あるいは動作停止を指示すれば、指示の前後で基準電圧が変化するか否かによって、温度補正手段の良否を判定でき、基準電圧生成回路が広い温度範囲で動作できるか否かを判定できる。この結果、単一の温度での検査によって、基準電圧生成回路の温度特性を保証でき、複数の温度での検査が必要な従来技術と比較すると、検査に要する手間、時間および費用を大幅に削減できる。
【0035】
【発明の実施の形態】
〔第1の実施形態〕
本発明の一実施形態について図1ないし図3に基づいて説明すると以下の通りである。すなわち、本実施形態に係る基準電圧生成回路は、予め定められる値の基準電圧を生成する回路であって、例えば、直流安定化電源回路で基準電圧を生成する場合などに好適に用いられる。上記基準電圧生成回路1は、例えば、図1に示すように、出力端子TREF へ所定の基準電圧VREF を出力する基準電圧生成部2と、所定の温度範囲に入った場合、温度に応じた補正用電流Iadj を出力して基準電圧VREF を補正する温度補正部(温度補正手段)3とを備えている。
【0036】
上記基準電圧生成部2は、バンドギャップリファレンス型の回路であり、互いにベースが接続されたNPN型のトランジスタQn1・Qn2を備えている。当該両トランジスタQn1・Qn2のベースは、出力端子TREF に接続される。また、当該トランジスタQn1のエミッタ面積は、トランジスタQn2のエミッタ面積のN倍に設定されている。本実施形態では、例えば、10個のトランジスタをトランジスタQn1として使用し、1個のトランジスタをトランジスタQn2とするなどして、N=10に設定されている。さらに、上記トランジスタQn1のエミッタは、互いに直列に接続された抵抗R1・R2・R3・R4を介して、電源ラインGNDに接地されており、トランジスタQn2のエミッタは、抵抗R1・R2の接続点に接続される。
【0037】
なお、上記抵抗R2〜R4が、特許請求の範囲に記載の電圧変換用抵抗に対応し、上記トランジスタQn1・Qn2が、基準電流源および半導体素子に対応する。
【0038】
また、上記トランジスタQn1(Qn2)のコレクタは、能動負荷となるPNP型のトランジスタQp3(Qp4)のコレクタにそれぞれ接続されている。当該トランジスタQp4のベースは、トランジスタQp3のベースへ抵抗R5を介して接続されていると共に、トランジスタQp3のコレクタにも接続されている。また、上記両トランジスタQp3・Qp4のエミッタは、互いに接続されている。
【0039】
さらに、上記トランジスタQp3・Qn1の接続点には、PNP型のトランジスタQp5のベースが接続されており、上記トランジスタQp4・Qn2の接続点には、PNP型のトランジスタQp6のベースが接続されている。なお、両トランジスタQp5・Qp6のコレクタは、接地されている。
【0040】
一方、基準電圧生成部2の電流源となるPNP型のトランジスタQp7〜Qp10は、互いにベースが接続され、カレントミラー回路を形成している。具体的には、トランジスタQp9のコレクタが上記両トランジスタQp3・Qp4のエミッタに接続され、トランジスタQp7のコレクタがトランジスタQp5のエミッタに、トランジスタQp8のコレクタがトランジスタQp6のエミッタにそれぞれ接続されている。また、トランジスタQp10のコレクタは、ベースに接続されている。なお、各トランジスタQp7〜Qp10のエミッタには、抵抗R6、R7、R8あるいはR9を介して、電源電圧VCCが印加されている。これにより、上記トランジスタQp5と、トランジスタQp3およびQp4と、トランジスタQp6とへ供給される電流量は、トランジスタQp10のコレクタ電流を基準にして所定の比率に保たれる。
【0041】
さらに、上記トランジスタQp10のコレクタは、NPN型のトランジスタQn11・Qn12および抵抗R10を介して接地されている。当該トランジスタQn11のベースは、上記トランジスタQp6のエミッタに接続され、トランジスタQn12のベースは、出力端子TREF に接続される。
【0042】
また、出力電流を増加させるため、上記出力端子TREF には、NPN型のトランジスタQn13のエミッタが接続されている。当該トランジスタQn13のベースは、上記トランジスタQp3・Qp4のエミッタに接続されており、コレクタには、ベースとコレクタとを接続したNPN型のトランジスタQn14を介して、電源電圧VCCが印加されている。さらに、上記トランジスタQn13のベースには、PNP型のトランジスタQp15のエミッタが接続されている。当該トランジスタQp15のベースは、上述のトランジスタQn11・Qn12の接続点に接続されており、コレクタは接地されている。
【0043】
なお、基準電圧VREF を安定させるために、出力端子TREF は、キャパシタC1を介して接地されている。また、上述のトランジスタQp6のベースは、キャパシタC2を介して接地されている。
【0044】
さらに、例えば、電源電圧VCCの投入時などに、基準電圧VREF を急峻に上昇させるために、上記トランジスタQp7〜Qp10のベースは、NPN型のトランジスタQn16を介して、上述の抵抗R2・R3の接続点に接続されている。当該トランジスタQn16のベースは、ベースとコレクタとが接続されたNPN型のトランジスタQn17のベースに接続されている。また、トランジスタQn17のコレクタには、抵抗R11を介して電源電圧VCCが印加されており、エミッタは、接地されている。
【0045】
一方、本実施形態に係る温度補正部3では、出力端子TREF が、抵抗R31およびR32を介して、電源ラインGNDに接地されている。両抵抗R31・R32の接続点Aには、ラテラルなPNP型のトランジスタQp31のベースが接続されている。当該トランジスタQp31のエミッタは、抵抗R33を介して、出力端子TREF に接続されている。また、温度補正部3の出力端子となるコレクタは、基準電圧生成部2の抵抗R3・R4の接続点Xに接続され、当該接続点Xへ補正用電流Iadj を供給できる。なお、上記抵抗R31・R32が、特許請求の範囲に記載の分圧部に対応し、トランジスタQp31が制御用半導体素子に対応する。
【0046】
上記トランジスタQp31のベース−エミッタ間電圧VBE(Qp31)は、以下の式(4)に示すように、
VBE(Qp31)=〔K・T/q〕・ln(I31/Is) …(4)
となる。なお、上式(4)において、I31は、トランジスタQp31のコレクタ電流であり、図1の構成では、補正用電流Iadj となる。一方、トランジスタQp31のベース電圧VA は、以下の式(5)に示すように、
VA =VREF ・〔R32/(R31+R32)〕 …(5)
となり、抵抗R31の抵抗値R31と抵抗R32の抵抗値R32とで決定される。
【0047】
ここで、トランジスタQp31は、以下に示すように、
VREF −VA =VBE(Qp31) …(6)
が成立したときに導通して、補正用電流Iadj を供給し始める。これにより、トランジスタQp31は、温度が上昇すると導通して、温度に応じた量の補正用電流Iadj を出力できる。なお、抵抗R33の抵抗値は、補正用電流Iadj (I31)の傾きが適切な傾きになるように設定される。
【0048】
温度補正部3が補正用電流Iadj を供給し始める温度Ts31は、式(4)ないし式(6)に示すように、両抵抗値R31・R32の比率を設定することによって、調整できる。ここで、上記両抵抗値R31・R32の比率は、例えば、両抵抗R31・R32を同じ種類の抵抗(ベース拡散抵抗やインプラ抵抗など)で形成し、近傍にレイアウトするなどすれば、温度の変化やプロセスバラツキなどに拘わらず、一定に保つことができる。したがって、上記電圧VA の温度特性は、基準電圧VREF の温度変化分のみとなり、略一定に保たれる。また、上記抵抗値R31・R32の比率は、極めて正確に設定でき、微妙な調整も容易である。それゆえ、補正用電流Iadj の供給開始温度Ts31を所望の値へ容易に設定できる。なお、本実施形態では、一例として、供給開始温度Ts31を約50〔℃〕に設定している。
【0049】
ところで、上述の式(4)ないし式(6)に示すように、供給開始温度Ts31および補正用電流Iadj の温度特性は、基準電圧VREF がバラつくと、バラつく虞れがある。したがって、基準電圧生成回路1の各回路素子の中でも、基準電圧VREF を発生する際のリファレンスとなる電流I1 の流路上の素子(抵抗R1〜R4)の抵抗値は、例えば、トリミングなどによって、正しい基準電圧VREF を生成可能な値に、厳密に設定されている方が望ましい。
【0050】
ここで、抵抗R4の抵抗値R4 は、補正用電流Iadj の温度変化が基準電圧VREF の温度変化を打ち消し可能な値に設定する必要があり、例えば、0.3〔kΩ〕程度と、比較的小さな値に制限される。したがって、各抵抗値R1 〜R4 を調整する場合には、レーザートリミングによりトリミングすることが望まれる。一方、他の抵抗R1〜R3の抵抗値R1 〜R3 は、例えば、2.7〔kΩ〕、7.0〔kΩ〕、0.7〔kΩ〕などと、抵抗値R4 よりも大きな値に設定できる。したがって、抵抗値R4 を調整しない場合には、ツェナー・ザット・トリミングでもトリミングできる。
【0051】
本実施形態では、その中でも、抵抗値の大きな抵抗R2がトリミング可能に形成されている。これにより、他の抵抗R3・R4をトリミングする場合や、全ての抵抗R2〜R4をトリミングする場合よりも、少ない手間で基準電圧VREF を正確に設定できる。
【0052】
上記抵抗R2は、ウェハテストの際、基準電圧VREF が所望の値となるようにトリミングされる。これにより、プロセスバラツキが発生しても、基準電圧VREF の温度特性のバラツキが抑制される。この結果、基準電圧生成回路1は、プロセスバラツキや温度の変化に拘わらず、常に高精度な基準電圧VREF を出力できる。
【0053】
上記構成の基準電圧生成回路1において、図2および図3に基づき説明すると以下の通りである。すなわち、両トランジスタQn1、Qn2のバンドギャップにより、それぞれのエミッタ電流I1 、I2 は、以下の式(7)に示すように、 I1 =I2 =〔(K・T/q)・ln(N)〕/R1 …(7)
となる。なお、上式(7)において、R1 は、抵抗R1の抵抗値である。上記両エミッタ電流I1 ・I2 は、抵抗R2〜R4を流れるので、抵抗R2を流れる電流IREF は、I1 +I2 =2・I1 となる。
【0054】
ここで、例えば、20〔℃〕程度の常温時など、トランジスタQp31の温度が供給開始温度Ts31を下回っている状態では、図2に示すように、温度補正部3は、補正用電流Iadj を供給していない。したがって、補正用電流Iadj を0とすると、両トランジスタQn1、Qn2のベース電圧として出力される基準電圧VREF は、以下の式(8)に示すように、
VREF =2・I1 ・(R2 +R3 +R4 )+VBE(Qn2) …(8)
となる。なお、上式(8)において、R2 〜R4 は、抵抗R2〜R4の抵抗値である。
【0055】
基準電圧VREF が上述の式(8)の値よりも上昇した場合、トランジスタQn2のベース電圧が増加して、コレクタ電流が増大する。この電流増加は、トランジスタQp6を介して増幅され、トランジスタQn11のベース電流を減少させる。これにより、トランジスタQn11のコレクタ電流が減少して、トランジスタQp15のベース電流を増大させる。したがって、トランジスタQp15のエミッタ電流が増大し、トランジスタQp13のベース電流は減少する。この結果、トランジスタQp13が出力端子TREF へ供給する電流が減少し、基準電圧VREF が低下する。なお、基準電圧VREF が上述の式(8)の値よりも減少した場合、各トランジスタが上述とは逆に動作して、基準電圧VREF を上昇させる。これにより、基準電圧生成部2は、出力端子TREF の負荷に拘わらず、基準電圧VREF を、上述の式(8)の値に保つことができる。
【0056】
したがって、供給開始温度Ts31以下の温度範囲では、基準電圧生成回路1が出力する基準電圧VREF (図中では、VREF1と記載する)は、図3に示すように、温度補正部3を持たない場合の基準電圧VREF101と同様に変化する。
【0057】
ここで、上記基準電圧生成部2を構成する素子の特性は、例えば、基準電圧生成部2が動作する温度範囲のうち、特に、温度補正部3が動作していない温度範囲にて、基準電圧VREF の変動が少なくなるように設定されている。これにより、例えば、図3に示す例では、基準電圧VREF の誤差は、−40〔℃〕〜50〔℃〕までの温度範囲において、約0.2〔%〕以下と、極めて小さな値に保たれている。
【0058】
一方、温度が上昇して、供給開始温度Ts31を越えると、温度補正部3のトランジスタQp31が導通し始め、補正用電流Iadj (I31)は、図2に示すように、温度の上昇に伴って増加する。このように、温度補正部3が動作している状態では、補正用電流Iadj が、基準電圧生成部2の抵抗R4に流し込まれる。したがって、基準電圧VREF は、上述の式(8)に比べて、Iadj ・R4 だけ引き上げられ、以下の式(9)に示すように、
となる。
【0059】
この結果、図3に示すように、基準電圧VREF の低下幅(誤差)は、温度補正部3を持たない場合(従来技術の場合)に比べて大幅に縮小される。これにより、より広い温度範囲で、高精度に基準電圧VREF を供給可能な基準電圧生成回路1を実現できる。例えば、図3の例では、−40〔℃〕から140〔℃〕の温度範囲で、基準電圧VREF の低下幅は、0.002〔V〕程度に抑えられており、誤差は、0.2〔%〕以下に低減されている。
【0060】
また、上記温度補正部3は、1つのトランジスタQp31と、3つの抵抗R31〜R33とから構成されており、回路構成が極めて簡単である。この結果、基準電圧生成回路1の占有面積を縮小でき、基準電圧生成回路1の製造コストを低く抑えることができる。
【0061】
〔第2の実施形態〕
本発明の他の実施形態について、図4に基づき説明すれば以下の通りである。なお、説明の便宜上、図1に示す部材と同一の機能を有する部材には、同一の符号を付して説明を省略する。
【0062】
すなわち、本実施形態に係る基準電圧生成回路1aでは、図4に示すように、図1に示す温度補正部3に代えて、温度補正部3aが設けられている。当該温度補正部3aでは、NPN型のトランジスタQn32が新たに設けられ、抵抗R32は、トランジスタQn32を介して接地される。当該トランジスタQn32のベースは、コレクタに接続されており、ダイオードとして動作する。なお、本実施形態では、抵抗R31・R32およびトランジスタQn32が分圧部に対応する。
【0063】
上記構成では、抵抗R32の接地側にダイオードが挿入されているので、トランジスタQp31のベース電圧VA は、以下の式(10)に示すように、
となる。なお、上式(10)において、VBE(Qn32)は、トランジスタQn32のベース−エミッタ間電圧であり、VAaは、トランジスタQn32が設けられていない場合、すなわち、図1の構成におけるトランジスタQp31のベース電圧である。
【0064】
ここで、ベース−エミッタ間電圧VBE(Qn32)は、上述の式(3)に示すような温度特性を持ち、温度の上昇に伴って減少する。これにより、図1に示す構成と比較すると、補正用電流Iadj が多くなり、基準電圧VREF の低下幅を抑制できる。この結果、さらに微妙な温度補正が可能になり、温度変動に対する基準電圧VREF の精度を向上できる。
【0065】
〔第3の実施形態〕
本発明のさらに他の実施形態について、図5ないし図7に基づき説明すれば以下の通りである。なお、説明の便宜上、図1あるいは図4に示す部材と同一の機能を有する部材には、同一の符号を付して説明を省略する。
【0066】
すなわち、図5に示すように、本実施形態に係る基準電圧生成回路1bでは、温度補正部として、多段の温度補正部3bが設けられている。当該温度補正部3bでは、図4に示す温度補正部3aの構成に加えて、ラテラルなPNP型のトランジスタ(制御用半導体素子)Qp33が設けられている。また、本実施形態では、抵抗R32が抵抗R32a・R32bの直列回路から構成されており、トランジスタQp33のベースは、抵抗R32a・R32bの接続点Bに接続される。さらに、当該トランジスタQp33は、上述のトランジスタQp31と同様に、コレクタが抵抗R34を介して出力端子TREF に接続されており、エミッタが抵抗R3・R4の接続点Xに接続されている。したがって、温度補正部3bが基準電圧生成部2へ供給する補正用電流Iadj は、両トランジスタQp31およびQp33のコレクタ電流I31およびI33の合計となる。なお、抵抗R34の抵抗値は、コレクタ電流I33の傾きがコレクタ電流I31の傾きに対して適切な比率となるように設定される。
【0067】
上記構成において、トランジスタQp33は、上記トランジスタQp31と同様に、基準電圧VREF と接続点Bの電圧VB との電位差が、トランジスタQp33のベース−エミッタ間電圧VBE(Qp33)を越えた場合に導通し始め、コレクタ電流I33を基準電圧生成部2へ出力できる。
【0068】
ここで、トランジスタQp33が導通し始める温度(供給開始温度Ts33)は、供給開始温度Ts31と同様、抵抗R31の抵抗値R31および抵抗R32aの抵抗値R32a の合計と、抵抗R32bの抵抗値R32b との比率で決定でき、供給開始温度Ts31とは異なる値に設定される。例えば、本実施形態では、トランジスタQp31の供給開始温度Ts31が約50〔℃〕、トランジスタQp33の供給開始温度Ts33が約90〔℃〕になるように、各抵抗値R31・R32a ・R32b が設定される。一例として、上記抵抗R33・R34の抵抗値が10〔kΩ〕の場合、各抵抗値R31・R32a ・R32b は、それぞれ、9〔kΩ〕、3〔kΩ〕および1〔kΩ〕に保たれている。
【0069】
上記構成によれば、図6に示すように、温度が供給開始温度Ts31を下回っている場合、両トランジスタQp31・Q33は、遮断されており、両コレクタ電流I31・I33は、略0〔A〕に保たれている。
【0070】
温度が上昇して、供給開始温度Ts31を越えると、トランジスタQp31が導通し始め、コレクタ電流I31が増加し始める。一方、温度が供給開始温度Ts33を下回っているので、トランジスタQp33は、遮断されている。したがって、温度補正部3bは、基準電圧生成部2の抵抗R4に、補正用電流Iadj として、コレクタ電流I31〔A〕のみを流し込み、図7に示すように、基準電圧VREF (図中では、VREF1b と記載する)は、温度補正部3bを持たない場合の基準電圧VREF101と比較して、I31×R4 〔V〕だけ、持ち上げられる。
【0071】
さらに、温度が上昇して、供給開始温度Ts33を越えると、トランジスタQp33も導通し始める。この状態では、両トランジスタQp31・Qp33がコレクタ電流I31・I33を供給しているので、補正用電流Iadj は、I31+I33となり、上記従来の基準電圧VREF101よりも、(I31+I33)×R4 〔V〕だけ、基準電圧VREF1b を持ち上げることができる。
【0072】
この結果、例えば、図5に示す温度補正部3aのように1段のトランジスタQp31から構成されている場合の基準電圧VREF1a と比較すると、供給開始温度Ts33を越えた温度領域で、基準電圧の低下をさらに抑制でき、基準電圧の精度を向上できる。例えば、図7に示す例では、基準電圧VREF1b の低下幅は、−20〔℃〕から140〔℃〕までの温度範囲で、1〔mV〕以下に抑えられており、誤差は、0.1〔%〕以下と極めて低く保たれている。
【0073】
なお、本実施形態では、温度補正部が2段の場合について説明したが、段数は、これに限るものではない。例えば、3段あるいは4段など、複数のトランジスタを設け、基準電圧を多段階に補正すれば、より高精度に基準電圧を補正できる。ただし、段数を増加させれば、トランジスタの数も増加して、製造コストが高騰する。したがって、製造コストと補償精度とのバランスを取るためには、温度補正部の段数を2段階程度に設定する方が望ましい。また、段数に拘わらず、図4に示すように、ダイオード(トランジスタQn32)を含んでいてもよいし、図1に示すように、ダイオードが設けられていなくてもよい。
【0074】
ところで、基準電圧生成回路1・1a・1bを実際に製造する際には、ウェハテストを実施して、温度補正部3・3a・3bの正常動作が確認される。ところが、従来と同様に、常温下と高温下となど、複数の温度における測定によってテストする場合、例えば、基準電圧生成回路1・1a・1bが形成されたウェハテストプローバのステージ温度を、常温下と高温下とで、それぞれテストし、比較する必要がある。この結果、テストに多くの手間と長い時間とがかかり、製造コストが高騰する虞れがある。
【0075】
これに対して、以下では、上記各実施形態に係る温度補正部3・3a・3bに好適で、ある温度における測定のみでテスト可能な方法について説明する。なお、以下では、説明の便宜上、図5に示す温度補正部3bの場合を例にして説明する。
【0076】
すなわち、上記温度補正部3bは、ウェハテストのために、抵抗R32bの接地側(点C)に接続されたテスト端子TTESTを備えている。なお、当該テスト端子TTESTが特許請求の範囲に記載の検査用パッドに対応する。
【0077】
ウェハテストは、例えば、25〔℃〕程度の常温など、ある温度においてのみ実施され、当該テスト端子TTESTに、特に電圧を印加しない状態における基準電圧VREF が測定される。この状態では、点Cの電圧VC は、トランジスタQn32のベース−エミッタ間電圧VBE(Qn32)である。
【0078】
さらに、テスト端子TTESTに電圧が印加され、点Cの電圧VC を低下させた状態でも、基準電圧VREF が測定される。電圧VC の低下に伴って、各トランジスタQp31・Qp33のベース電圧VA ・VB が低下すると、各トランジスタQp31・Qp33が導通するので、温度補正部3bは、温度に拘わらず、基準電圧生成部2へ補正用電流Iadj を供給する。ここで、通常使用時には、補正用電流Iadj は、温度が上昇して基準電圧VREF が低下した場合に供給され、基準電圧生成部2が生成した基準電圧VREF は、一定の値を保つように持ち上げられる。これに対して、テスト時には、温度が変化していないため、基準電圧生成部2が生成する基準電圧VREF は、一定の値に保たれている。したがって、テスト端子TTESTに電圧を印加して、トランジスタQp31・Qp33が導通し、補正用電流Iadj が供給されると、補正用電流Iadj に応じて、基準電圧VREF が上昇する。
【0079】
この結果、テスト端子TTESTに電圧を印加していない状態での基準電圧VREF の値V1と、両トランジスタQp31・Qp33が導通する電圧をテスト端子TTESTに印加した状態での基準電圧VREF の値V2とを比較して、V2>V1であれば、温度補正部3bが正常に動作していると判定できる。
【0080】
一方、例えば、温度補正部3bに不具合が発生し、両トランジスタQp31・Qp33が導通できない場合、温度補正部3bは、補正用電流Iadj を出力できず、V2=V1となる。この場合、温度補正部3bが正常に動作していないと判定され、不良チップと判断できる。
【0081】
なお、上述の説明では、常温のように、通常では、両トランジスタQp31・Qp33が導通しない温度において、両トランジスタQp31・Qp33を導通させる電圧をテスト端子TTESTへ印加し、基準電圧VREF の変化に基づいて、良否を判定しているが、これに限るものではない。各トランジスタQp31・Qp33の導通/遮断は、温度に拘わらず、テスト端子TTESTへ印加する電圧によって制御できる。したがって、電圧印加に起因する基準電圧VREF の変動によって、テストの温度を変更せずに、基準電圧生成回路1bの良否を判定できる。
【0082】
一例として、ウェハテストが、両トランジスタQp31・Qp33が導通するような高温下で実施される場合、テスト端子TTESTへ電圧を印加して、各ベース電圧VA ・VB を上昇させれば、両トランジスタQp31・Qp33を遮断できる。この場合は、テスト端子TTESTへの電圧印加によって、基準電圧VREF が低下するので、印加前後の基準電圧VREF を比較すれば、良否を判定できる。
【0083】
なお、図5では、テスト端子TTESTを接続する箇所が抵抗R32bの接地側の点Cに設定されているが、これに限るものではない。例えば、抵抗R32a・R32bの接続点B、あるいは、抵抗R31・R32aの接続点Aなどでもよい。接続箇所が、出力端子TREF から抵抗R31・R32a・R32b・トランジスタQn32を介して接地されるまでの間のうち、基準電圧VREF および接地レベルのいずれとも異なる値に電位が保たれる箇所であれば、テスト端子TTESTへ電圧を印加することによって、各トランジスタQp31・Qp33のベース電圧VA ・VB を変更できる。したがって、温度に拘わらず、各トランジスタQp31・Qp33の導通/遮断を制御できるので、同様の効果が得られる。
【0084】
ここで、他の実施形態を示す図1および図4において、上記各接続点A〜Cに対応する箇所を同じ参照符号で示す。ただし、図1および図2の構成では、トランジスタQp33が設けられていないので、点Bに対応する点は存在しない。さらに、図1に示す抵抗R32の接地側は、直接接地されているため、テスト端子TTESTを設置できない。したがって、図1からは、点Cに対応する点も省略している。
【0085】
なお、上記各実施形態では、バンドギャップによって基準電流IREF を生成するトランジスタQn1・Qn2が、NPN型の場合について説明したが、当然ながら、電源電圧VCCと電源ラインGNDとを逆に接続して、各トランジスタの極性を反転した場合でも同様の効果が得られる。また、一定の基準電流IREF が生成され、当該基準電流IREF に応じた基準電圧VREF を生成できれば、バンドギャップリファレンス型に限らず、他の基準電圧生成部2にも適用した場合であっても、同様の効果が得られる。
【0086】
さらに、上記各実施形態に係る基準電圧生成回路1・1a・1bは、携帯機器用のレギュレータやCPU向けのレギュレータなどで、基準電圧VREF を生成する際に使用されているが、これに限るものではない。上記各基準電圧生成回路1・1a・1bは、簡単な回路構成であるにも拘わらず、広い温度範囲で高精度な基準電圧VREF を生成できるので、他の用途にも広く使用できる。
【0087】
ただし、上述したように、CPU用のレギュレータでは、負荷の変動が大きいため、温度が変化しやすい。また、CPUは、高精度な電源電圧を要求する。したがって、本発明に係る基準電圧生成回路をCPU用のレギュレータに使用すれば、周囲温度に影響されずに高精度な電源電圧を供給できるため、CPUの最大能力を引き出すことができ、特に効果的である。
【0088】
また、上述したように、携帯機器など、2次電池などのバッテリで駆動される機器用のレギュレータでは、バッテリの寿命を延ばすために、特に、簡単な回路構成で高精度な基準電圧生成回路が切望されている。したがって、本発明に係る基準電圧生成回路を携帯機器向けのレギュレータとして使用すれば、広い温度範囲で出力電圧の精度が向上するため、バッテリの寿命を延長でき、特に好適である。
【0089】
【発明の効果】
請求項1の発明に係る基準電圧生成回路は、以上に示すように、複数の抵抗を直列に接続して構成された電圧変換用抵抗と、予め定められた温度範囲で動作して、基準電圧の決定に使用される電圧変換用抵抗のうちの上記複数の抵抗の間の箇所に、温度に応じた補正用電流を流し込む温度補正手段を備え、この温度補正手段が、上記基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えている構成である。
【0090】
上記構成では、基準電圧生成回路の温度が変化して、所定の温度範囲に入ると、温度補正手段が動作して、補正電流を出力し始め、上記電圧変換用抵抗の基準電流源側端部の電位が、基準電圧の変動を打ち消すように調整される。また、残余の温度範囲では、補正用電流の温度特性が基準電圧の温度特性と異なっていても、基準電圧を正確に補正できる。それゆえ、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路が、極めて簡単な回路構成で実現でき、製造コスト、消費電力、並びに、占有面積を削減できるという効果を奏する。
【0091】
また、上記構成において、制御用半導体素子の特性は、温度の変化に伴って変化するので、制御電圧が変化しなくても、制御用半導体素子が導通するか否かは、温度によって変化し、制御用半導体素子が出力する電流量は、温度に応じて変化する。この結果、簡単な回路構成で、温度補正手段を実現できるという効果を奏する。
【0092】
請求項2の発明に係る基準電圧生成回路は、以上のように、請求項1記載の発明の構成において、上記温度補正手段と上記電源ラインとの間に接続された抵抗の抵抗値は、補正用電流の温度変化が上記基準電圧の温度変化を打ち消し可能な値に設定されている。
【0093】
請求項3の発明に係る基準電圧生成回路は、以上のように、請求項1または2記載の発明の構成において、上記分圧部は、上記制御電圧の出力点よりも上記電源ライン側に、ダイオードを備えている構成である。
【0094】
上記構成において、ダイオードによる電圧降下は、温度によって変化する。したがって、制御電圧をさらに微妙に調整でき、より好適な補正電流を出力できる。この結果、広い温度範囲で、基準電圧の精度をさらに向上できるという効果を奏する。
【0095】
請求項4の発明に係る基準電圧生成回路は、以上のように、請求項1、2または3記載の発明の構成において、動作する温度範囲が互いに異なる複数の温度補正手段を備えている構成である。
【0096】
上記構成では、温度が大きく変化して、ある温度補正手段だけでは、基準電圧の変動を打ち消すことができない場合、他の温度補正手段が動作して、基準電圧の変動を打ち消す。それゆえ、さらに広い温度範囲で、高精度な基準電圧を出力できるという効果を奏する。
【0097】
請求項5の発明に係る基準電圧生成回路は、以上のように、請求項1、2、3または4記載の発明の構成において、上記電圧変換用抵抗の少なくとも一部は、トリミング可能に形成されている構成である。
【0098】
上記構成によれば、プロセスのバラツキなどが発生した場合であっても、極めて高い精度で、基準電圧を所望の値に設定できる。この結果、基準電圧の精度をさらに向上できるという効果を奏する。
【0099】
請求項6の発明に係る基準電圧生成回路は、以上のように、請求項1、2、3、4または5記載の発明の構成において、上記温度補正手段の動作あるいは動作停止を指示する検査用パッドを備えている構成である。
【0100】
上記構成によれば、温度変化に拘わらず、検査用パッドを介して、温度補正手段の動作/動作停止を制御できる。したがって、単一の温度において、指示の前後における基準電圧の変化を検査することで、温度補正手段の良否を判定できる。この結果、検査に要する手間、時間および費用を大幅に削減できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【図2】上記基準電圧生成回路の動作を示すものであり、補正用電流と温度との関係を示すグラフである。
【図3】上記基準電圧生成回路の動作を示すものであり、基準電圧と温度との関係を示すグラフである。
【図4】本発明の他の実施形態を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【図5】本発明のさらに他の実施形態を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【図6】上記基準電圧生成回路の動作を示すものであり、補正用電流と温度との関係を示すグラフである。
【図7】上記基準電圧生成回路の動作を示すものであり、基準電圧と温度との関係を示すグラフである。
【図8】従来例を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【符号の説明】
1・1a・1b 基準電圧生成回路
3・3a・3b 温度補正部(温度補正手段)
R2・R3・R4 抵抗(電圧変換用抵抗)
R31・R32 抵抗(分圧部)
Qn1・Qn2 トランジスタ(基準電流源;半導体素子)
Qp31・Qp33 トランジスタ(制御用半導体素子)
Qn32 トランジスタ(分圧部;ダイオード)
GND 電源ライン
IREF 基準電流
Iadj 補正用電流
TTEST テスト端子(検査用パッド)
VREF 基準電圧
Claims (7)
- 温度によって特性が変化する半導体素子を含み、予め定められた基準電流を出力する基準電流源と、該基準電流源と所定の電源電位に保たれる電源ラインとの間に配され、上記基準電流が流れる電圧変換用抵抗とを有し、当該電圧変換用抵抗の基準電流源側端部の電位に基づいて、基準電圧を出力する基準電圧生成回路において、
上記電圧変換用抵抗は、複数の抵抗を直列に接続して構成されており、
基準電圧生成回路は、
予め定められた温度範囲で動作して、上記複数の抵抗の間の箇所に、温度に応じた補正用電流を流し込む温度補正手段を備え、
上記温度補正手段は、上記基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えていることを特徴とする基準電圧生成回路。 - 上記温度補正手段と上記電源ラインとの間に接続された抵抗の抵抗値は、補正用電流の温度変化が上記基準電圧の温度変化を打ち消し可能な値に設定されていることを特徴とする請求項1記載の基準電圧生成回路。
- 上記分圧部は、上記制御電圧の出力点よりも上記電源ライン側に、ダイオードを備えていることを特徴とする請求項1または2記載の基準電圧生成回路。
- 動作する温度範囲が互いに異なる複数の温度補正手段を備えていることを特徴とする請求項1、2または3記載の基準電圧生成回路。
- 上記電圧変換用抵抗の少なくとも一部は、トリミング可能に形成されていることを特徴とする請求項1、2、3または4記載の基準電圧生成回路。
- 上記温度補正手段の動作あるいは動作停止を指示する検査用パッドを備えていることを特徴とする請求項1、2、3、4または5記載の基準電圧生成回路。
- 温度によって特性が変化する半導体素子を含み、予め定められた基準電流を出力する基準電流源と、該基準電流源と所定の電源電位に保たれる電源ラインとの間に配され、上記基準電流が流れる電圧変換用抵抗とを有し、当該電圧変換用抵抗の基準電流源側端部の電位に基づいて、基準電圧を出力する基準電圧生成回路において、
予め定められた温度範囲で動作して、上記電圧変換用抵抗のうちの電源ライン側端部以外の上記基準電流源と上記電圧変換用抵抗との間に、温度に応じた補正用電流を流し込む温度補正手段を備え、
上記温度補正手段は、上記基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えていることを特徴とする基準電圧生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24399598A JP3549740B2 (ja) | 1998-08-28 | 1998-08-28 | 基準電圧生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24399598A JP3549740B2 (ja) | 1998-08-28 | 1998-08-28 | 基準電圧生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000075945A JP2000075945A (ja) | 2000-03-14 |
JP3549740B2 true JP3549740B2 (ja) | 2004-08-04 |
Family
ID=17112160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24399598A Expired - Fee Related JP3549740B2 (ja) | 1998-08-28 | 1998-08-28 | 基準電圧生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3549740B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3519361B2 (ja) | 2000-11-07 | 2004-04-12 | Necエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
JP4147972B2 (ja) | 2002-05-14 | 2008-09-10 | 株式会社デンソー | 微小電流発生回路 |
JP5879136B2 (ja) * | 2012-01-23 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 基準電圧発生回路 |
JP6100931B1 (ja) * | 2016-01-12 | 2017-03-22 | トレックス・セミコンダクター株式会社 | 基準電圧発生回路 |
US11841728B2 (en) | 2021-07-02 | 2023-12-12 | Fuji Electric Co., Ltd. | Integrated circuit and semiconductor module |
-
1998
- 1998-08-28 JP JP24399598A patent/JP3549740B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000075945A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1769301B1 (en) | A proportional to absolute temperature voltage circuit | |
US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
US7573324B2 (en) | Reference voltage generator | |
US20060279270A1 (en) | Bandgap reference circuit | |
US8403559B2 (en) | Two-terminal semiconductor sensor device | |
US9110485B2 (en) | Band-gap voltage reference circuit having multiple branches | |
JP2013104736A (ja) | 温度検出回路及びその調整方法 | |
US8089260B2 (en) | Low voltage bandgap reference circuit | |
US7701185B2 (en) | Direct current stabilization power supply | |
US20190317543A1 (en) | Reference voltage generating circuit | |
US9018934B2 (en) | Low voltage bandgap reference circuit | |
JP3549740B2 (ja) | 基準電圧生成回路 | |
WO2001020419A1 (fr) | Dispositif a semi-conducteur | |
JP2018197894A (ja) | 定電圧電源装置 | |
US6784724B2 (en) | Constant voltage generating circuit | |
KR100569555B1 (ko) | 온도 감지 회로 | |
JP3060608B2 (ja) | 熱線式流量計 | |
JP3060607B2 (ja) | 熱線式流量計 | |
JP3120478B2 (ja) | 熱線式流量計 | |
US20240077901A1 (en) | Reference voltage generation circuit | |
JPH0993912A (ja) | 半導体集積回路 | |
JP3042040B2 (ja) | 熱線式流量計 | |
JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
JP2979742B2 (ja) | 熱線式流量計 | |
JPH07104876A (ja) | 定電流回路内蔵ic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |