JP6100931B1 - 基準電圧発生回路 - Google Patents

基準電圧発生回路 Download PDF

Info

Publication number
JP6100931B1
JP6100931B1 JP2016003174A JP2016003174A JP6100931B1 JP 6100931 B1 JP6100931 B1 JP 6100931B1 JP 2016003174 A JP2016003174 A JP 2016003174A JP 2016003174 A JP2016003174 A JP 2016003174A JP 6100931 B1 JP6100931 B1 JP 6100931B1
Authority
JP
Japan
Prior art keywords
reference voltage
transistor
mos transistor
voltage generation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016003174A
Other languages
English (en)
Other versions
JP2017126099A (ja
Inventor
要介 勝島
要介 勝島
Original Assignee
トレックス・セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トレックス・セミコンダクター株式会社 filed Critical トレックス・セミコンダクター株式会社
Priority to JP2016003174A priority Critical patent/JP6100931B1/ja
Priority to US15/403,428 priority patent/US9864394B2/en
Application granted granted Critical
Publication of JP6100931B1 publication Critical patent/JP6100931B1/ja
Publication of JP2017126099A publication Critical patent/JP2017126099A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】回路起動後の無駄な消費電流の発生を低減し得る基準電圧発生回路を提供する。【解決手段】基準電圧生成部1は、出力端子3の電圧がフィードバックされるように構成され、起動回路部2は、ディプレッション型のMOSトランジスタTR1と、エンハンスメント型のMOSトランジスタTR2、TR3を有するとともに、MOSトランジスタTR1の一端が電源4に接続されるとともに定電流結線となっており、MOSトランジスタTR2の一端が抵抗RSTを介して電源4に接続されるとともに、他端が出力端子3に接続されおり、さらにゲートがMOSトランジスタTR2の他端に接続され、MOSトランジスタTR3の一端がMOSトランジスタTR1の他端に接続されるとともに、他端が接地されおり、さらにゲートが出力端子3に接続されている。【選択図】 図1

Description

本発明は所定の基準電圧を安定的に発生させる場合に適用して有用な基準電圧発生回路に関する。
半導体装置を安定に駆動するための電源として基準電圧発生回路が汎用されている。基準電圧発生回路は、半導体装置の外部の電源電圧VDDに依存しない半導体装置内部の基準電圧Vrefを生成する定電圧源である。この種の基準電圧発生回路は、その回路構成によっては基準電圧Vrefを直接生成する基準電圧生成部の出力が、0V(GNDに対して)と、指定電圧である基準電圧Vrefとの2値の解を持つため、回路の起動不良、すなわち回路起動時に出力電圧が零となる場合がある。かかる起動不良は、出力電圧となる基準電圧Vrefを基準電圧生成部にフィードバックする方式の回路で発生し得る。そこで、この種の基準電圧発生回路では、基準電圧Vrefを生成する基準電圧生成部に起動回路部を一体化的に接続し、回路起動時には起動回路部で所定の電流を基準電圧生成部に流し込んで回路を立ち上げている。
基準電圧生成部と起動回路部とを一体化して形成した基準電圧発生回路を開示する公知文献として、例えば特許文献1や特許文献2が存在する。
特開2013−045213号公報(図1) 特開2005−228291号公報(図16)
ところで、上記特許文献1の図1の回路は、電源の投入と同時に抵抗を介して基準電圧回路に直接電流が流れ込むように構成したものである。この結果、当該回路の起動後、基準電圧回路が定常駆動状態に移行しても前記抵抗を介して起動時と同様の電流が流れ、この電流に起因する損失を生起する。また、起動時と同様の電流が抵抗を介して流れ続けることにより、外部要因などでV0が変動すると出力電圧である基準電圧の変動を生起する虞がある。
特許文献2の図16の回路は、BGRの立ち上がり後、定常状態になってもトランジスタQ16を介して大きな電流が出力端子に流れ込む。このため、無駄に消費される比較的大きな消費電力が発生する。また、定常状態において外部要因によりVCCが変動すると、R4を介して電流が流れ込み、出力電圧であるVoutの変動を生起する虞がある。
本発明は、上記従来技術に鑑み、基準電圧生成部の起動不良を回避すべく基準電圧生成部に起動回路部を組み合わせた場合において、簡単な回路構成で基準電圧発生回路の起動を確実に行うことができるばかりでなく、回路起動後の無駄な消費電流の発生を可及的に低減し得る基準電圧発生回路を提供することを目的とする。
上記目的を達成する本発明の第1の態様は、
基準電圧を生成する基準電圧生成部と起動回路部とを有する基準電圧発生回路であって、
前記基準電圧生成部は、前記基準電圧を出力する出力端子の電圧がフィードバックされるように構成され、
前記起動回路部は、ディプレッション型のMOSトランジスタである第1のトランジスタと、エンハンスメント型のMOSトランジスタである第2のトランジスタと、エンハンスメント型のMOSトランジスタである第3のトランジスタとを有するとともに、
前記第1のトランジスタは、一端が電源に接続されるとともに、定電流結線となっており、
前記第2のトランジスタは、一端が抵抗を介して前記電源に接続されるとともに、他端が前記出力端子に接続されおり、さらにゲートが前記第1のトランジスタの他端に接続され、
前記第3のトランジスタは、一端が前記第1のトランジスタの他端に接続されるとともに、他端が接地されおり、さらにゲートが前記出力端子に接続されていることを特徴とする基準電圧発生回路にある。
本発明の第2の態様は、
第1の態様に記載する基準電圧発生回路において、
前記第3のトランジスタのオン抵抗は前記第1のトランジスタのオン抵抗よりも小さいことを特徴とする基準電圧発生回路にある。
本発明の第3の態様は、
第1または第2の態様に記載する基準電圧発生回路において、
前記第3のトランジスタは、前記基準電圧生成部において基準電圧を前記出力端子に生成するトランジスタとミラー接続されていることを特徴とする基準電圧発生回路にある。
本発明の第4の態様は、
第1または第2の態様に記載する基準電圧発生回路において、
前記基準電圧生成部は、定電流生成部と定電圧生成部とを有し、
前記定電流生成部は、第4のトランジスタ、第5のトランジスタおよび抵抗を直列に接続してなり、所定の定電流を生成する一方、
前記定電圧生成部は、前記第4のトランジスタとミー接続された第6のトランジスタと、第7のトランジスタとを直列に接続して前記第7のトランジスタのゲート・ソース間電圧で前記基準電圧を生成し、さらに前記第3のトランジスタは前記第7のトランジスタにミラー接続したことを特徴とする基準電圧発生回路にある。



本発明によれば、基準電圧生成部で起動不良が生起され基準電圧生成部の出力電圧である基準電圧Vrefが0Vであっても第3のトランジスタがオフ状態であるので、回路の起動に伴い第1のトランジスタが確実に起動し、これにより第2のトランジスタがオンとなり、抵抗を介して所定の電流が出力端子に流れ込む。この結果、当該基準電圧発生回路の基準電圧生成部が確実に起動される。
本発明に係る基準電圧発生回路を示すブロック図である。 図1に示す基準電圧発生回路の基準電圧生成部の具体的な回路構成例を起動回路部との組み合わせにおいて示す回路図である。
以下、本発明の実施の形態を図面に基づき詳細に説明する。図1は本発明の実施の形態に係る基準電圧発生回路を示すブロック図である。同図に示すように、基準電圧発生回路100は、基準電圧生成部1と、基準電圧生成部1を起動させる起動回路部2からなる。
基準電圧生成部1は、所定の基準電圧Vrefを出力端子3に生成する。この基準電圧Vrefが出力電圧OUTとなる。ここで、基準電圧生成部1には出力端子3の出力電圧OUTがフィードバックされるように構成されている。
起動回路部2は、基準電圧生成部1の出力が、0V(GNDに対して)と、指定電圧である基準電圧Vrefとの2値の解を持つために生起される起動不良を回避すべく、基準電圧生成部1の起動時に所定の電流を基準電圧生成部1に供給するよう基準電圧生成部1の出力側に接続されている。この起動回路部2は、ディプレッション型のMOSトランジスタTR1(第1のトランジスタ)と、エンハンスメント型のMOSトランジスタTR2(第2のトランジスタ)と、エンハンスメント型のMOSトランジスタTR3(第3のトランジスタ)とを有する。MOSトランジスタTR1は、一端が電源電圧VDDを供給する電源4に接続されるとともに、定電流結線として形成されている。MOSトランジスタTR2は、一端が抵抗RSTを介して電源4に接続されるとともに、他端が出力端子3に接続されている。すなわち、MOSトランジスタTR2は、電源4に対しMOSトランジスタTR1に並列に接続されている。また、MOSトランジスタTR2のゲートはMOSトランジスタTR1の他端に接続されている。MOSトランジスタTR3は、一端がMOSトランジスタTR1の他端に接続されるとともに、他端が接地(GND)されている。すなわち、MOSトランジスタTR3は、電源4に対しMOSトランジスタTR1に直列にせつぞくされている。MOSトランジスタTR3のゲートは出力端子3に接続されている。ここで、MOSトランジスタTR3のオン抵抗はMOSトランジスタTR1のオン抵抗よりも小さく選定してある。
かかる起動回路2は、基準電圧生成部1が起動不良の結果、出力電圧OUTである基準電圧VREFが0Vである場合でも、MOSトランジスタTR3がオフ状態であるので、ディプレッション型のMOSトランジスタTR1のソースおよびMOSトランジスタTR2のゲートに接続されるノードAは電源電圧VDDとなる。かくしてMOSトランジスタTR2がオン状態となる。この結果、抵抗RSTを介して電源4から出力端子3に電流が流れ込み、基準電圧生成部1が起動され、出力端子3から基準電圧Vrefが出力される。
基準電圧生成部1の起動によりMOSトランジスタTR3がオン状態となる。この結果、電源4からの電流はMOSトランジスタTR1からMOSトランジスタTR3を介して接地(GND)へ流れる。これによりノードAの電位が低下し、これに伴いMOSトランジスタTR2のゲートの電位がその閾値以下となることで、MOSトランジスタTR2がオフ状態となる。かくして、抵抗RSTおよびMOSトランジスタTR2を介する出力端子3への電流の流れ込みが遮断される。ここで、本形態では、(MOSトランジスタTR1のオン抵抗)>(MOSトランジスタTR3のオン抵抗)となっているので、より確実かつ迅速にMOSトランジスタTR2をオフ状態に変化させてこの状態を維持させることができる。この結果、当該基準電圧発生回路100の通常動作中には基準電圧Vrefを変動させる要素となるMOSトランジスタTR2を介した電流の流れ込みを確実に遮断することができる。したがって、回路起動後の定常動作時には、例えば特許文献2の如く起動回路を介する電流が出力端子3に流れ込むことはなく、出力端子3に生成される基準電圧Vrefに対する外乱要素を確実に除去することができる。
上述の如く基準電圧生成部1は、出力端子3の出力電圧OUTがフィードバックされるように構成されているもの、すなわち出力が0Vと、指定電圧である基準電圧Vrefとの2値の解を持つ回路構成のものであれば、それ以上の制限はなく、起動回路部2と組み合わせることができる。図2は、具体的に回路構成を示す基準電圧発生部1の一例と、起動回路部2とを組み合わせた場合の基準電圧発生回路100を示す回路図である。同図に示すように、本例の基準電圧生成部1は、定電流生成部5と定電圧生成部6とを有している。定電流生成部5は、MOSトランジスタTR4(第4のトランジスタ)、MOSトランジスタTR5(第5のトランジスタ)および抵抗Rを直列に接続してなり、所定の定電流を生成する。定電圧生成部6は、MOSトランジスタTR4とミラー接続したMOSトランジスタTR6(第6のトランジスタ)と、MOSトランジスタTR7(第7のトランジスタ)とを直列に接続してなり、所定の定電圧である基準電圧Vrefを生成する。さらに詳言すると、定電流生成部5では、ダイオード接続されたMOSトランジスタTR4で定電流が生成される。この結果、MOトランジスタTR4とミラー回路を形成しているトランジスタTR6を介して所定の定電流がMOSトランジスタTR7に供給され、そのゲート・ソース間に所定の定電圧VGSが発生する。この定電圧VGSを利用して基準電圧Vrefを生成する。
本形態では、MOSトランジスタTR7に起動回路部2のMOSトランジスタTR3がミラー接続されている。したがって、MOSトランジスタTR3、TR7のサイズ比を調整することで、定常動作時にMOSトランジスタTR3に流れる電流を可及的に小さくすることができる。ここでサイズ比は、MOSトランジスタTR3,TR7のチャンネル長ないしチャンネル幅に依存する定数であるが、MOSトランジスタTR3のサイズをMOSトランジスタTR7のサイズに比べて充分小さくすることにより定常動作時にMOSトランジスタTR3に流れる電流を小さくして無駄な消費電流を抑制することができる。
本発明は安定的な基準の定電圧を必要とする半導体装置等を製造する産業分野において有効に利用することができる。
1 基準電圧生成部
2 起動回路部
3 出力端子
4 電源
TR1〜TR3 MOSトランジスタ
RST 抵抗
VREF 基準電圧
VDD 電源電圧
100 基準電圧発生回路

Claims (4)

  1. 基準電圧を生成する基準電圧生成部と起動回路部とを有する基準電圧発生回路であって、
    前記基準電圧生成部は、前記基準電圧を出力する出力端子の電圧がフィードバックされるように構成され、
    前記起動回路部は、ディプレッション型のMOSトランジスタである第1のトランジスタと、エンハンスメント型のMOSトランジスタである第2のトランジスタと、エンハンスメント型のMOSトランジスタである第3のトランジスタとを有するとともに、
    前記第1のトランジスタは、一端が電源に接続されるとともに、定電流結線となっており、
    前記第2のトランジスタは、一端が抵抗を介して前記電源に接続されるとともに、他端が前記出力端子に接続されおり、さらにゲートが前記第1のトランジスタの他端に接続され、
    前記第3のトランジスタは、一端が前記第1のトランジスタの他端に接続されるとともに、他端が接地されおり、さらにゲートが前記出力端子に接続されていることを特徴とする基準電圧発生回路。
  2. 請求項1に記載する基準電圧発生回路において、
    前記第3のトランジスタのオン抵抗は前記第1のトランジスタのオン抵抗よりも小さいことを特徴とする基準電圧発生回路。
  3. 請求項1または請求項2に記載する基準電圧発生回路において、
    前記第3のトランジスタは、前記基準電圧生成部において基準電圧を前記出力端子に生成するトランジスタとミラー接続されていることを特徴とする基準電圧発生回路。
  4. 請求項1または請求項2に記載する基準電圧発生回路において、
    前記基準電圧生成部は、定電流生成部と定電圧生成部とを有し、
    前記定電流生成部は、第4のトランジスタ、第5のトランジスタおよび抵抗を直列に接続してなり、所定の定電流を生成する一方、
    前記定電圧生成部は、前記第4のトランジスタとミー接続された第6のトランジスタと、第7のトランジスタとを直列に接続して前記第7のトランジスタのゲート・ソース間電圧で前記基準電圧を生成し、さらに前記第3のトランジスタは前記第7のトランジスタにミラー接続したことを特徴とする基準電圧発生回路。
JP2016003174A 2016-01-12 2016-01-12 基準電圧発生回路 Active JP6100931B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016003174A JP6100931B1 (ja) 2016-01-12 2016-01-12 基準電圧発生回路
US15/403,428 US9864394B2 (en) 2016-01-12 2017-01-11 Reference voltage generation circuit with startup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016003174A JP6100931B1 (ja) 2016-01-12 2016-01-12 基準電圧発生回路

Publications (2)

Publication Number Publication Date
JP6100931B1 true JP6100931B1 (ja) 2017-03-22
JP2017126099A JP2017126099A (ja) 2017-07-20

Family

ID=58363210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016003174A Active JP6100931B1 (ja) 2016-01-12 2016-01-12 基準電圧発生回路

Country Status (2)

Country Link
US (1) US9864394B2 (ja)
JP (1) JP6100931B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113892781A (zh) * 2021-10-22 2022-01-07 佛山市南海区金龙恒家具有限公司 一种带有智能收卷好压缩功能的智能床垫

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100931B1 (ja) * 2016-01-12 2017-03-22 トレックス・セミコンダクター株式会社 基準電圧発生回路
JP2020135372A (ja) * 2019-02-19 2020-08-31 ローム株式会社 電源回路
US20230422375A1 (en) * 2020-12-25 2023-12-28 Rohm Co., Ltd. Power control device
JP2023095471A (ja) * 2021-12-24 2023-07-06 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000075945A (ja) * 1998-08-28 2000-03-14 Sharp Corp 基準電圧生成回路
US20080042737A1 (en) * 2006-06-30 2008-02-21 Hynix Semiconductor Inc. Band-gap reference voltage generator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259240B1 (en) * 2000-05-19 2001-07-10 Agere Systems Guardian Corp. Power-up circuit for analog circuit
JP4714353B2 (ja) * 2001-02-15 2011-06-29 セイコーインスツル株式会社 基準電圧回路
JP4852827B2 (ja) 2004-01-15 2012-01-11 セイコーエプソン株式会社 基準電圧発生回路とスターター回路
KR100629619B1 (ko) * 2005-08-23 2006-10-02 삼성전자주식회사 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로
US7554313B1 (en) * 2006-02-09 2009-06-30 National Semiconductor Corporation Apparatus and method for start-up circuit without a start-up resistor
US20070204566A1 (en) * 2006-07-18 2007-09-06 Youn Jae Lee Method of packaging an innerspring mattress
CN101397056A (zh) * 2007-09-28 2009-04-01 谢荣新 压缩床垫的包装方法
US8022686B2 (en) * 2009-05-06 2011-09-20 Texas Instruments Incorporated Reference circuit with reduced current startup
JP2013045213A (ja) 2011-08-23 2013-03-04 Hitachi Vehicle Energy Ltd バンドギャップ基準電圧装置
US9235229B2 (en) * 2012-09-14 2016-01-12 Nxp B.V. Low power fast settling voltage reference circuit
EP2897021B1 (en) * 2014-01-21 2020-04-29 Dialog Semiconductor (UK) Limited An apparatus and method for a low voltage reference and oscillator
US9817426B2 (en) * 2014-11-05 2017-11-14 Nxp B.V. Low quiescent current voltage regulator with high load-current capability
JP6100931B1 (ja) * 2016-01-12 2017-03-22 トレックス・セミコンダクター株式会社 基準電圧発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000075945A (ja) * 1998-08-28 2000-03-14 Sharp Corp 基準電圧生成回路
US20080042737A1 (en) * 2006-06-30 2008-02-21 Hynix Semiconductor Inc. Band-gap reference voltage generator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113892781A (zh) * 2021-10-22 2022-01-07 佛山市南海区金龙恒家具有限公司 一种带有智能收卷好压缩功能的智能床垫
CN113892781B (zh) * 2021-10-22 2023-06-23 佛山市南海区金龙恒家具有限公司 一种带有智能收卷好压缩功能的智能床垫

Also Published As

Publication number Publication date
JP2017126099A (ja) 2017-07-20
US20170199541A1 (en) 2017-07-13
US9864394B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
JP6100931B1 (ja) 基準電圧発生回路
JP5202980B2 (ja) 定電流回路
WO2010026674A1 (ja) 基準電圧発生回路
KR102537312B1 (ko) 기준 전압 회로 및 반도체 장치
JP2011048601A (ja) 基準電流電圧発生回路
US20080186003A1 (en) Device for generating internal power supply voltage and method thereof
JP2005250664A (ja) 電圧レギュレータ
JP2009277122A (ja) 電源電圧監視回路
JP5237853B2 (ja) 定電流回路
JP6320047B2 (ja) 定電圧源回路
JP2007318028A (ja) 温度検知装置
JP3967722B2 (ja) 半導体装置
JP4374254B2 (ja) バイアス電圧発生回路
JP5181822B2 (ja) 定電圧回路
JP5842475B2 (ja) 電圧生成回路およびパワーオンリセット回路
JP6549008B2 (ja) ボルテージレギュレータ
JP2008015779A (ja) 定電流源回路および電源回路
JP2007142698A (ja) スタートアップ回路
JP5245871B2 (ja) 基準電圧発生回路
JP4249599B2 (ja) 基準電圧回路
JP4904954B2 (ja) 基準電圧発生回路
JP2006134126A (ja) 基準電圧発生回路及びこれを用いた電源電圧監視回路
JP2005135112A (ja) 基準電圧発生回路及びこれを用いた電源電圧監視回路
JP4415352B2 (ja) スタートアップ回路及びこれを用いた定電流回路
JP2013150127A (ja) スタートアップ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170223

R150 Certificate of patent or registration of utility model

Ref document number: 6100931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250