JP4415352B2 - スタートアップ回路及びこれを用いた定電流回路 - Google Patents

スタートアップ回路及びこれを用いた定電流回路 Download PDF

Info

Publication number
JP4415352B2
JP4415352B2 JP2004231218A JP2004231218A JP4415352B2 JP 4415352 B2 JP4415352 B2 JP 4415352B2 JP 2004231218 A JP2004231218 A JP 2004231218A JP 2004231218 A JP2004231218 A JP 2004231218A JP 4415352 B2 JP4415352 B2 JP 4415352B2
Authority
JP
Japan
Prior art keywords
circuit
type transistor
node
drain
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004231218A
Other languages
English (en)
Other versions
JP2006050437A (ja
Inventor
晃 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004231218A priority Critical patent/JP4415352B2/ja
Publication of JP2006050437A publication Critical patent/JP2006050437A/ja
Application granted granted Critical
Publication of JP4415352B2 publication Critical patent/JP4415352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、スタートアップ回路に関し、特に半導体集積回路に組込まれて使用され、電源投入時に所定のリセット信号を出力する。
電源電圧投入後に回路が安定動作するためのスタートアップ回路を図２を用いて説明する。
図２において、内部回路としてトランジスタ２１０、２１１、２１２、２１３により定電流回路を構成し、トランジスタ２０５、２０６、コンデンサ２０８、抵抗２０９がスタートアップ回路を構成している。この回路に電源電圧が投入されると、ＰＭＯＳトランジスタ２０５のゲートは抵抗２０９により初期には接地電位となるため、トランジスタのしきい値電圧よりも低下する。そのためにトランジスタ２０５はオン状態となり、ノード２０４には電源電圧が強制的に与えられ、その結果、内部回路としての定電流回路部は確実に動作を開始する。
ノード２０４に電源電圧が与えられると、トランジスタ２１２とともにトランジスタ２１３がオン状態となり、ＰＭＯＳトランジスタ２１１のドレインに電流が流れる。ＰＭＯＳトランジスタ２１１とカレントミラー構成しているＰＭＯＳトランジスタ２０６のドレインにも電流が流れる。その結果、コンデンサ２０８が充電される。コンデンサ２０８が充電されると、ＰＭＯＳトランジスタ２０５のゲートに与えられる電圧が上昇しＰＭＯＳトランジスタ２０５がオフ状態となる。即ちスタートアップ回路が非能動状態になる（例えば、特許文献１参照）。
特開平８−１８６４８４号公報
しかしながら従来回路の場合には、高温時にＰＭＯＳトランジスタ２０５のリーク電流が増大し、このリーク電流によりノード２０４の電圧が上昇して定電流回路の定電流値が変動してしまうという問題があった。即ち、定常時においては環境変化に対してＰＭＯＳトランジスタ２０５を介して電流が流れないようにすることが必要である。
本発明は、このような周囲温度の変化に対して所定の電流値を維持することができるスタートアップ回路を構成し、周囲温度変化に対して安定な動作を行うことができるスタートアップ回路を提供することを目的としている。
本発明は、電源とＰＭＯＳトランジスタ１０５のソースと電源との間にコンデンサ１０２を設ける事で、電流パスを直流的に完全切断を行う構成とした。また、ＰＭＯＳトランジスタ１０５のドレインと内部回路である定電流回路との間、または、ＰＭＯＳトランジスタ１０５のゲートに抵抗を設けることにより、時定数を持たせて電源投入時の不安定動作を回避した。
以上の構成にすることにより、広温度範囲で安定に動作するスタートアップ回路を得る事が出来る。
以下に、この本発明の実施例を図１に基づいて詳細に説明する。図１において、スタートアップ回路を構成するＰＭＯＳトランジスタ１０５のソースと電源の間にコンデンサ１０２を構成した。これにより、ＰＭＯＳトランジスタ１０５が温度変化に対してリーク電流が流れる状態となったとしても、コンデンサ１０２によりリーク電流を遮断することができる。以下本発明の動作を具体的に説明する。
電源電圧投入時には、コンデンサ１０２のインピーダンスは低くなる。ＰＭＯＳトランジスタ１０５は、抵抗１０９によりオン状態となりノード１０４は、コンデンサ１０２を通じて電源電圧が強制的に与えられ、定電流回路部は確実に動作を開始する。
定電流回路部の動作が開始すると、定電流回路とカレントミラー構成されているＰＭＯＳトランジスタ１０６のドレインに電流が流れコンデンサ１０８に充電される。コンデンサ１０８が充電されると、ＰＭＯＳトランジスタ１０５のゲートが上昇しＰＭＯＳトランジスタ１０５がオフ状態となりスタートアップ回路が非能動状態になる。この時、温度が上昇しＰＭＯＳトランジスタ１０５がリークした場合においても、コンデンサ１０２により、電気的に切断されているので問題ない。
図３はスタートアップ回路のＰＭＯＳトランジスタ３０５のドレインとノード３０４との間、また、ＰＭＯＳトランジスタ３０６とコンデンサ３０８との間にそれぞれ抵抗３０３及び抵抗３０７を構成した。その他の構成は上記実施例１と同様である。抵抗３０３、３０７を設けて時定数を持たせた。これにより電源投入時の不安定状態を回避することができる。
図４は、上記実施例１におけるスタートアップ回路の抵抗１０９の変わりに、ＮＭＯＳトランジスタ４０９を用いた。このＮＭＯＳトランジスタ４０９としてデプレッションタイプを用いることが好ましい。これにより、抵抗を構成するよりもＮＭＯＳトランジスタを用いたほうが素子面積を縮小できる効果がある。
本発明は、この回路に限らずスタートアップ回路を必要とするどの回路にも利用可能である。
本発明のスタートアップ回路図例である。 従来のスタートアップ回路図例である。 本発明のスタートアップ回路図例である。 本発明のスタートアップ回路図例である。
符号の説明
１０２、１０８、２０８、３０２、３０８、４０２、４０８ コンデンサ
１０９、２０９、３０３、３０７ 抵抗
１０５、１０６、１１０、１１１、２０５、２０６、２１０、２１１、３０５、３０６、３１０、３１１、４０５、４０６、４１０、４１１ ＰＭＯＳトランジスタ
１１２、１１３、２１２、２１３、３１２、３１３、４０９、４１２、４１３ ＮＭＯＳトランジスタ

Claims (5)

  1. 電源電圧投入時に強制的に電圧を与えて内部回路を安定動作させるスタートアップ回路において、
    該内部回路は、強制的電圧を入力するための第一ノードと、該内部回路の電位を検出するための第二ノードとを有し、
    該スタートアップ回路は、該第二ノードの電位に応じて導通が制御される第一のＰ型トランジスタを含み、該第一のＰ型トランジスタのドレインと該第一ノードとを電気的に接続し、該第一のＰ型トランジスタのソースと電源との間に容量を構成したことを特徴とするスタートアップ回路。
  2. 該スタートアップ回路は、第二のＰ型トランジスタを含み、該第二のＰ型トランジスタのゲートを該第二ノードに電気的に接続し、該第二のＰ型トランジスタのドレインを該第一のＰ型トランジスタのゲートに電気的に接続したことを特徴とする請求項１に記載のスタートアップ回路。
  3. 該第二のＰ型トランジスタのドレインと該第一のＰ型トランジスタのゲートとの間、又は、該第一のＰ型トランジスタのドレインと該第一ノードとの間に抵抗を構成したことを特徴とする請求項２に記載のスタートアップ回路。
  4. 該第二のＰ型トランジスタのゲートと接地電位との間に容量とトランジスタを並列接続したことを特徴とする請求項２に記載のスタートアップ回路。
  5. スタートアップ回路と定電流回路部とからなる定電流回路であって、
    該定電流回路部は、ゲート及びソースを共通接続した第三及び第四のＰ型トランジスタと、ソース及びドレインを共通接続した第一及び第二のＮ型トランジスタとから成り、該第一のＰ型トランジスタのドレインと該第一のＮ型トランジスタのドレインとを接続して第一ノードを構成し、該第四のＰ型トランジスタのドレインと該第二のＮ型トランジスタのドレインとを接続して第二ノードを構成するとともに、
    該スタートアップ回路は、該第二ノードの電位に応じて導通が制御される第一のＰ型トランジスタを含み、該第一のＰ型トランジスタのドレインと該第二ノードとを電気的に接続し、該第一のＰ型トランジスタのソースと電源との間に容量を構成したことを特徴とする定電流回路。
JP2004231218A 2004-08-06 2004-08-06 スタートアップ回路及びこれを用いた定電流回路 Expired - Fee Related JP4415352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004231218A JP4415352B2 (ja) 2004-08-06 2004-08-06 スタートアップ回路及びこれを用いた定電流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004231218A JP4415352B2 (ja) 2004-08-06 2004-08-06 スタートアップ回路及びこれを用いた定電流回路

Publications (2)

Publication Number Publication Date
JP2006050437A JP2006050437A (ja) 2006-02-16
JP4415352B2 true JP4415352B2 (ja) 2010-02-17

Family

ID=36028445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004231218A Expired - Fee Related JP4415352B2 (ja) 2004-08-06 2004-08-06 スタートアップ回路及びこれを用いた定電流回路

Country Status (1)

Country Link
JP (1) JP4415352B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5694850B2 (ja) * 2011-05-26 2015-04-01 株式会社メガチップス スタートアップ回路
CN103869865B (zh) * 2014-03-28 2015-05-13 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
CN111987991A (zh) * 2019-05-21 2020-11-24 成都锐成芯微科技股份有限公司 一种晶体驱动电路

Also Published As

Publication number Publication date
JP2006050437A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
CN112527042B (zh) 衬底偏压产生电路
CN108958344B (zh) 基体偏压产生电路
JP2007026337A (ja) 電圧レギュレータ
TW201602753A (zh) 過熱保護電路及電壓調節器
JP2011048601A (ja) 基準電流電圧発生回路
JP2006121448A (ja) 電流源回路
JP6100931B1 (ja) 基準電圧発生回路
JP2004086750A (ja) バンドギャップ回路
JP2009277122A (ja) 電源電圧監視回路
JP4476323B2 (ja) 基準電圧発生回路
JP3423282B2 (ja) 半導体集積回路
TWI509382B (zh) 能隙電壓參考電路
JP2009140261A (ja) 半導体集積回路
JP4415352B2 (ja) スタートアップ回路及びこれを用いた定電流回路
EP3308240B1 (en) Start-up circuit
JP2007019948A (ja) ミューティング回路を設けた半導体集積回路
US20120268208A1 (en) Semiconductor integrated circuit device
JP2007142698A (ja) スタートアップ回路
KR100761837B1 (ko) 바이어스 회로 동작 차단회로를 구비하는 반도체메모리장치 및 바이어스 전압 발생방법
JP5245871B2 (ja) 基準電圧発生回路
JP4256338B2 (ja) 定電流源回路
JP3935266B2 (ja) 電圧検知回路
JP4553759B2 (ja) バイアス回路
JP7158218B2 (ja) 定電流回路
JP5815433B2 (ja) 増幅器及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Ref document number: 4415352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees