JP5694850B2 - スタートアップ回路 - Google Patents

スタートアップ回路 Download PDF

Info

Publication number
JP5694850B2
JP5694850B2 JP2011117873A JP2011117873A JP5694850B2 JP 5694850 B2 JP5694850 B2 JP 5694850B2 JP 2011117873 A JP2011117873 A JP 2011117873A JP 2011117873 A JP2011117873 A JP 2011117873A JP 5694850 B2 JP5694850 B2 JP 5694850B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
potential
node
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011117873A
Other languages
English (en)
Other versions
JP2012248995A (ja
Inventor
一博 武富
一博 武富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2011117873A priority Critical patent/JP5694850B2/ja
Publication of JP2012248995A publication Critical patent/JP2012248995A/ja
Application granted granted Critical
Publication of JP5694850B2 publication Critical patent/JP5694850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、コンスタントGm回路等の対象回路の所定のノードを所定の電位に設定するスタートアップ回路に関する。
図6に、バイアス供給回路等として機能するコンスタントGm回路10AのノードN11,N12を所定の電位に設定する従来のスタートアップ回路30Aを示す。まず、コンスタントGm回路10Aは、ソースが高電源電位VDDに接続されたPMOSトランジスタMP11,MP12からなるカレントミラー回路と、ソースが低電源電位VSSに接続されたNMOSトランジスタMN11,MN12からなる別のカレントミラー回路によって構成されている。トランジスタMP11,MP12はサイズ比W/Lが同じ、トランジスタMN11はサイズ比W/LがトランジスタMN12のサイズ比W/LのM倍(M>1)である。R11は電流I11、I12の値を決める抵抗である。
このコンスタントGm回路は、トランジスタMP11を流れる電流I11とトランジスタMP12を流れる電流I12は、
I11=I12=2×(1−M-1/2)/(SN×UN×Cox×R2
と、
I11=I12=0
の2つの安定状態を持つ。
M:トランジスタMN11とMN12のサイズ比(W/L)の比
N:トランジスタMN12のサイズ比(W/L)
N:トランジスタMN11とMN12のキャリア移動度
Cox:トランジスタMN11とMN12の単位面積当たりの酸化膜容量
R:抵抗R11の抵抗値
I11=I12=0は意図しない安定状態であり、このときノードN11は高電源電位VDDに、ノードN12は低電源電位VSSになっている。これを避け、回路中のノードN11を低下させるために、スタートアップ回路30Aが使用される。ノードN12の電位を上昇させるスタートアップ回路もある。
スタートアップ回路30Aは、ソースが高電源電位VDDに接続されたPMOSトランジスタMP31と、そのトランジスタMP31のドレインと低電源電位VSSとの間に接続された抵抗R31、キャパシタC31と、ソースが高電源電位VDDに接続されゲートがトランジスタMP31のドレインに接続されたPMOSトランジスタMP32とからなる。そして、トランジスタMP31のゲートがコンスタントGm回路10AのノードN11に、トランジスタMP32のドレインがコンスタントGm回路10AのノードN12に接続されている。
トランジスタMP31はノードN11の電位を検出するためのトランジスタ、トランジスタMP32はトランジスタMP31がノードN11の電位が高電位であることを検出した際にノードN12の電位を上昇させるためのトランジスタ、抵抗R31とキャパシタC31は、トランジスタMP31にドレイン電流I31が流れた際に、ノードN31の電位を上昇させるために接続された負荷である。特にキャパシタC31に関しては、ノードN31の過渡的な電位の変動を避けるために接続されている。
この回路の動作について説明する。コンスタントGm回路10Aが電流I11=I12=0という安定状態に至ったと仮定すると、トランジスタMP11,MP12,MN11,MN12は電流を流さないため、ノードN11は高電源電位VDDになり、ノードN12は低電源電位VSSになっている。ノードN11が高電源電位VDDになっていると、スタートアップ回路30AのトランジスタMP31はオフし、ノードN31の電位は低電源電位VSSまで下降する。ノードN31の電位が低電源電位VSSであれば、トランジスタMP32がオンし、ノードN12に電流を注入するため、そのノードN12の電位は上昇する。
ノードN12の電位がトランジスタMN11,MN12の閾値以上の電位になると、トランジスタMN11,MN12はオンし、ノードN11の電位は下降する。高電源電位VDDとノードN11の電位差がトランジスタMP31の閾値以上になると、トランジスタMP31はオンし、電流I31を流してノードN31の電位を上昇させる。ノードN31の電位の上昇によって高電源電位VDDとノードN31との間の電位差がトランジスタMP32の閾値以下になると、トランジスタMP32はオフし、ノードN12への電流注入を行わなくなり、これによりスタートアップ回路30AはコンスタントGm回路10Aの動作に対して影響を与えなくなる。
このように、スタートアップ回路30AはコンスタントGm回路10Aが意図しない状態に安定したときのみ動作し、コンスタントGm回路10Aが意図した状態で安定しているときには動作せず、コンスタントGm回路10Aの動作に対して影響を与えない。
ところが、図6の回路においては、コンスタントGm回路10Aが意図した状態で安定している間中、スタートアップ回路30Aは常に電流I31を流し続けなければならない。もし電流I31が流れていなければ、ノードN31は低電源電位VSSとなり、トランジスタMP32がオンし、ノードN12に対して電流を注入し、ノードN12の電位が上昇し、コンスタントGm回路10Aの動作に影響を及ぼす。
つまり、コンスタントGm回路10Aが意図した安定動作状態にあるときであっても、スタートアップ回路30Aも電流を消費することになる。この定常電流を防ぐ方法として、特許文献2に記載がある。この特許文献2では、レベルシフタ回路のスタートアップ回路としてコンスタントGm回路を用いており、さらにそのコンスタントGm回路にスタートアップ回路が接続されている。このコンスタントGm回路10Aとスタートアップ回路30Bの構成を図7に示す。
この図7の回路のスタートアップ回路30Bでは、そこに流れる電流I31を制御するトランジスタMN32とそのトランジスタMN32を制御するイネーブル信号ENが追加されている。他は図6に示したものと同じである。
スタートアップ回路30Bが動作する状態にあるとき、イネーブル信号ENは高電源電位VDDであるため、トランジスタMN32はオンして、電流I31を流す。しかし、スタートアップ回路30Bが動作しない状態では、イネーブル信号ENは低電源電位VSSであり、トランジスタMN32はオフする。この状態で、トランジスタMP31がオン状態を続けると、ノードN31の電位は上昇し、高電源電位VDDにまで達すると上昇は止まる。これ以降、トランジスタMP31はオン状態にあるが、トランジスタMP31のソースとドレインの電位が同じになっているため電流I31を流さない。このようにして、トランジスタMN32をスイッチとして用いることにより、コンスタントGm回路が意図した安定状態にあるときは、スタートアップ回路30Bに定常電流を流さないようにしている。
特願2006−50437号公報 特願2010−28867号公報
しかしながら、図7に示すスタートアップ回路30Bは、イネーブル信号ENを生成し制御するための特別の回路が必要となり、回路の複雑化やコスト増の問題が生じる。
本発明の目的は、イネーブル信号等の制御信号を用いず、且つスタートアップ動作が完了した後は消費電流を極少にして、低消費電力を実現したスタートアップ回路を提供することである。
上記目的を達成するために、請求項1にかかる発明のスタートアップ回路は、第1の電位と第2の電位との間の2つの電流ルートの電流が0値以外の所定の比になり且つ該電流ルートの電流量を制御する第1のノードが前記第1の電位と前記第2の電位との間の第1の所定値になる第1の安定状態と、前記2つの電流ルートの電流が0値で且つ前記第1のノードが前記第1の所定値から前記第1の電位もしくは前記第2の電位の方向に離れた第2の所定値になる第2の安定状態とを持つ対象回路のためのスタートアップ回路において、前記第1のノードの電位を受け、前記第1のノードの電位が前記第1の所定値から前記第2の所定値に近づく方向に離れているときに検出電流を生成する検出部と、該検出部が前記検出電流を生成するときにバイアス電圧を生成するバイアス部と、該バイアス部でバイアス電圧が生成されると前記第1のノードの電圧を前記第1の所定値に近づける制御電流を生成する制御部とを備え、前記第1のノードの電位が前記第1の所定値になると、前記検出部が前記検出電流の生成を停止し、前記バイアス部が前記バイアス電圧の生成を停止し、前記制御部が前記制御電流の生成を停止する、ことを特徴とする。
請求項2にかかる発明は、請求項1に記載のスタートアップ回路において、前記検出部は、ゲート又はベースが前記第1のノードに接続されドレイン又はコレクタが前記第1の電位に接続された第1の導電型の第1のトランジスタからなり、前記制御部は、ドレイン又はコレクタが前記第1のトランジスタのゲート又はベースに接続され、ソース又はエミッタが前記第2の電位に接続された第1の導電型の第2のトランジスタからなり、前記バイアス部は、前記第2のトランジスタのゲート又はベースと前記第2の電位との間にダイオード接続された第1の導電型の第3のトランジスタからなる、ことを特徴とする。
請求項3にかかる発明は、請求項2に記載のスタートアップ回路において、前記第1のトランジスタのソース又はエミッタと前記第3のトランジスタとの間に第1の導電型のダイオード接続の1又は2以上のトランジスタを直列接続したことを特徴とする。
請求項4にかかる発明は、請求項1乃至3のいずれか1つに記載のスタートアップ回路において、前記対象回路は、ソース又はエミッタが高電源電位に接続された第2の導電型の第4のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第4のトランジスタのゲート又はベースと第1のノードに共通接続された第2の導電型の第5のトランジスタと、ソース又はエミッタが抵抗を介して低電源電位に接続された第1の導電型の第6のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第6のトランジスタのゲート又はベースと第2のノードに共通接続された第1の導電型の第7のトランジスタとを有し、前記第5と第6のトランジスタのドレイン又はコレクタが共通接続され、前記第4と第7のトランジスタのドレイン又はコレクタが共通接続されていることを特徴とする。
本発明のスタートアップ回路は、対象回路の第1のノードが第1の電位になって所望の安定状態になると、検出部による検出電流の生成と、バイアス部によるバイアス電流の生成が停止される。このため、低消費電流を実現できる。
本発明の第1の実施例のスタートアップ回路とコンスタントGm回路の回路図である。 本発明の第2の実施例のスタートアップ回路とコンスタントGm回路の回路図である。 本発明の第3の実施例のスタートアップ回路とコンスタントGm回路の回路図である。 本発明の第4の実施例のスタートアップ回路とコンスタントGm回路の回路図である。 本発明の第5の実施例のスタートアップ回路とコンスタントGm回路の回路図である。 従来のスタートアップ回路とコンスタントGm回路の回路図である。 従来の別のスタートアップ回路とコンスタントGm回路の回路図である。 第1の実施例の動作特性図である。 コンスタントGm回路のノードN11に高電圧を瞬間的に印加したときの第1の実施例の動作特性図である。 コンスタントGm回路のノードN12に低電圧を瞬間的に印加したときの第1の実施例の動作特性図である。 (a)はスタートアップ回路を持たないコンスタントGm回路のノードN11に高電圧を瞬間的に印加したときの動作特性図、(b)はスタートアップ回路を持たないコンスタントGm回路のノードN12に低電圧を瞬間的に印加したときの動作特性図である。
<第1の実施例>
図1に本発明の第1の実施例のスタートアップ回路20AとコンスタントGm回路10Aを示す。スタートアップ回路20Aは、ドレインを高電源電位VDDに接続し、ゲートをコンスタントGm回路10AのノードN11に接続したNMOSトランジスタMN21と、ドレインをトランジスタMN21のゲートに接続し、ゲートをトランジスタMN21のソースに接続し、ソースを低電源電位VSSに接続したNMOSトランジスタMN22と、ドレインとゲートをトランジスタMN21のソースに接続し、ソースを低電源電位VSSに接続したダイオード接続のNMOSトランジスタMN23と、によって構成されている。コンスタントGm回路10Aは図6、図7で説明したものと同じである。
トランジスタMN21はノードN11の電位の検出用のトランジスタ(請求項の検出部としての第1のトランジスタに相当)である。トランジスタMN22はトランジスタMN21がノードN11の電位が高電位であることを検出した際にノードN11の電位を低下させるためのトランジスタ(請求項の制御部としての第2のトランジスタ)である。トランジスタMN23は導通することによりトランジスタMN22にゲートバイアスを与えるトランジスタ(請求項のバイアス部としての第3のトランジスタに相当)である。
さて、コンスタントGm回路10Aの電流I11=I12=0のとき、ノードN11が高電源電位VDDに、ノードN12が低電源電位VSSであるとする。このとき、トランジスタMN21はオンし、ノードN21に電流を注入し、ノードN21の電位は上昇する。ノードN21の電位がトランジスタMN22,MN23の閾値電圧まで上昇すると、そのトランジスタMN22,MN23はオンし、トランジスタMN23はノードN21の電位を下げようとするが、トランジスタMN23に電流が流れている間のノードN21の電位は、トランジスタMN23の閾値電圧以上の電位を保つ。よって、トランジスタMN22はトランジスタMN23が電流を流している間は電流を流し続け、ノードN11の電位を下げる。
ノードN11の電位がノードN21の電位とトランジスタMN21の閾値電圧の和以下の電位になると、トランジスタMN21はオフし、ノードN21に電流は注入されなくなる。その後、トランジスタMN23によりノードN21の電位は下げられ、ノードN21の電位がトランジスタMN23の閾値電圧以下になると、トランジスタMN23はオフし、ノードN21の電位は下降しなくなる。また、このときトランジスタMN22もオフするため、ノードN11の電位も下降しなくなる。以上の過程を経た後、最終的にノードN11はスタートアップ回路20AによりトランジスタMN21,MN23の閾値電圧の和(およそNMOSトランジスタ閾値電圧の2倍)まで下降し、コンスタントGm回路10Aは意図した安定状態まで移行する。
コンスタントGm回路10Aが意図した安定状態で一度落ち着くと、スタートアップ回路20Aは電流を流すことはない。ただし、コンスタントGm回路10Aの意図した安定状態において、ノードN11の電位はトランジスタMN23の閾値電圧とトランジスタMN21の閾値電圧の和以下でなければならない。
ここで、高電源電位VDD=1.2V、低電源電位VSS=0Vとして、ノードN11=1.2V、ノードN12=0Vを初期状態としたときのノードN11,N12の電圧とトランジスタMN22を流れる電流I22の遷移特性のシミュレーション結果を図8に示す。トランジスタMP11,MP12,MN11,MN12の閾値は0.4Vである。この図8からわかるように、ノードN11,N12の電圧が意図した安定状態(N11=0.45V、N12=0.7V)に至るまでの間は、スタートアップ回路20AのトランジスタMN22は電流I22(図8では、ID_M22)を流しているが、ノードN11,N12の電圧が意図した安定状態に至った後は、トランジスタMN22へはほとんど電流が流れていない。
なお、この例では、電流I22(=ID_M22)が0Aに落ち着くのはほぼ1ns後であるが、トランジスタMN22の駆動力をより大きくすれば、ノードN11の電流の引き抜き量が大きくなり、より高速で0Aに落ち着く。また、図1に仮想線で示したように、ノードN21と低電源電位VSSとの間に抵抗R21を接続することでも、ノードN11の電流の引き抜き量が大きくなり高速化できるが、この場合はトランジスタMN22の立ち上がりに時間がかかり、そのオンタイミングが遅くなる。
次に、コンスタントGm回路10Aが意図した安定状態に至った後に、ノードN11に何らかの原因で高電圧が瞬間的に印加したときのノードN11,N12の電圧とトランジスタMN22を流れる電流I22(=ID_M22)の遷移特性のシミュレーション結果を図9に示す。この場合でも、図9からわかるように、図8の場合と全く同様に、ノードN11,N21の電圧が意図した安定状態に至った後は、電流I22(=ID_M22)はほとんど流れていない。
次に、コンスタントGm回路10Aが意図した安定状態に至った後に、ノードN12に何らかの原因で低電圧が瞬間的に印加したときのノードN11,N12の電圧とトランジスタMN22を流れる電流I22の遷移特性のシミュレーション結果を図10に示す。この場合でも、図10からわかるように、図8の場合と全く同様に、ノードN11,N21の電圧が意図した安定状態に至った後は、電流I22(=ID_M22)はほとんど流れていない。
次に、参考までに、スタートアップ回路がない場合に、コンスタントGm回路10Aが意図した安定状態に至った後に、コンスタントGm回路10AのノードN11に高電圧を瞬間的に印加したときのノードN11,N12の電圧とトランジスタMN22を流れる電流I22(=ID_M22)の遷移特性のシミュレーション結果を図11(a)に示す。また、スタートアップ回路がない場合に、コンスタントGm回路10Aが意図した安定状態に至った後に、コンスタントGm回路10AのノードN12に高電圧を瞬間的に印加したときのノードN11,N12の電圧とトランジスタMN22を流れる電流I22(=ID_M22)の遷移特性のシミュレーション結果を図11(b)に示す。
図11(a)、(b)のいずれの場合も、スタートアップ回路20Aがないにも拘わらず、安定状態に落ち着いているが、スタートアップ回路20Aがある場合の特性(図9、図10)と比べると、安定状態になるまでに長い時間がかかっていることがわかる。また、実際の回路では、安定状態に落ち着かず、ノードN11が高電源電位VDDに、ノードN12が低電源電位VSSにロックした状態に陥る場合もある。
このように、本実施例のスタートアップ回路20Aを用いることにより、電源投入時にコンスタントGm回路10Aを迅速に安定状態にさせることができるばかりか、一旦安定状態になった後に外乱により安定状態が崩れた際にも、迅速に安定状態に復帰させることができ、しかも、コンスタントGm回路10Aが安定状態である間はスタートアップ回路20Aの消費電流を小さくできる利点がある。
<第2の実施例>
図1で説明した第1の実施例のスタートアップ回路20Aにおいて、もしも、コンスタントGm回路10Aの安定状態において、ノードN11の電位がトランジスタMN21の閾値電圧とトランジスタMN23の閾値電圧の和以上の電位となる場合には、図2に示す第2の実施例のスタートアップ回路20Bのように、トランジスタMN21のソースとトランジスタMN23のドレインとの間に、ダイオード接続のNMOSトランジスタMN24を追加すればよい。これにより、ノードN11の電位がトランジスタMN21,MN23,MN24の閾値電圧の和以下であれば、スタートアップ回路10Aは動作しないことを補償できる。さらに、トランジスタMN24にダイオード接続の別のトランジスタを追加直列接続することで、スタートアップ回路が動作するノードN11の電位の範囲を変更できる。
<第3の実施例>
図1および図2で説明した第1および第2の実施例のスタートアップ回路20A,20Bでは、高くなっているノードN11の電位を下げてコンスタントGm回路を安定状態へと移行させたが、逆に、低くなっているノードN21の電位を上げることにより、コンスタントGm回路10Aを安定状態にすることも可能である。その場合の第3の実施例を図3に示す。
図3において、スタートアップ回路20Cは、ゲートがノードN12に接続されドレインが低電源電位VSSに接続されたPMOSトランジスタMP21と、ゲートがトランジスタMP21のソースに接続されドレインがノードN12に接続されソースが高電源電位VDDに接続されたPMOSトランジスタMP22と、ソースが高電源電位VDDに接続されドレインとゲートがトランジスタMP22のゲートに接続されたPMOSトランジスタMP23とで構成されている。
トランジスタMP21はノードN12の電位の検出用のトランジスタ(請求項の検出部としての第1のトランジスタに相当)である。トランジスタMP22はトランジスタMP21がノードN12の電位が低電位であることを検出した際にノードN12の電位を上昇させるためのトランジスタ(請求項の制御部としての第2のトランジスタに相当)である。トランジスタMP23は導通することによりトランジスタMP22にゲートバイアスを与えるトランジスタ(請求項のバイアス部としての第3のトランジスタに相当)である。
本実施例では、コンスタントGm回路10AがI11=I12=0という意図しない安定状態に入った場合、ノードN12の電位は低電源電位VSSとなっている。このため、トランジスタMP23はオンしノードN22の電位を下げる。ノードN22の電位がトランジスタMP21,MP22の閾値電圧以下になると、トランジスタMP21,MP22はオンし電流を流す。トランジスタMP21はノードN12に対して電流を注入し、ノードN12の電位を上げる。ノードN12の電位とノードN22の電位の電位差がトランジスタMP21の閾値電圧以下になると、トランジスタMP21はオフし、電流I22は流れなくなる。さらに、トランジスタMP23がノードN22に対して電流を注入し、高電源電位VDDとノードN22の間の電位差がトランジスタMP23の閾値電圧以下になると、トランジスタMP23はオフし、同時にトランジスタMP22もオフする。
<第4の実施例>
図4に、カスコードカレントミラー回路を有するコンスタントGm回路10Bにスタートアップ回路20Aを使用した例を示す。このコンスタントGm回路10Bは、図1〜図3で説明したコンスタントGm回路10AのトランジスタMP11,MP12に対して、外部バイアス電圧Vb1がゲートに印加されるPMOSトランジスタMP13,MP14をそれぞれカスコード接続し、さらに、トランジスタMN11,MN12に対して、外部バイアス電圧Vb2がゲートに印加されるNMOSトランジスタMN13,MN14をそれぞれカスコード接続したものである。動作は図1で説明した第1の実施例での動作と同様に行われる。
<第5の実施例>
図5に図4で説明したコンスタントGm回路10Bに対して、図3で説明したスタートアップ回路20Cを組み合わせた第5の実施例を示す。この実施例では、第3の実施例での動作と同様な動作が行われる。
<その他の実施例>
以上ではMOSトランジスタを使用した例で説明したが、バイポーラトランジスタを使用する場合でも同様に実施できる。このときは、MOSトランジスタのゲート、ソース、ドレインは、バイポーラトランジスタのベース、エミッタ、コレクタにそれぞれ置き換わる。
10A,10B:コンスタントGm回路
20A,20B,20C:スタートアップ回路
30A,30B:スタートアップ回路

Claims (4)

  1. 第1の電位と第2の電位との間の2つの電流ルートの電流が0値以外の所定の比になり且つ該電流ルートの電流量を制御する第1のノードが前記第1の電位と前記第2の電位との間の第1の所定値になる第1の安定状態と、前記2つの電流ルートの電流が0値で且つ前記第1のノードが前記第1の所定値から前記第1の電位もしくは前記第2の電位の方向に離れた第2の所定値になる第2の安定状態とを持つ対象回路のためのスタートアップ回路において、
    前記第1のノードの電位を受け、前記第1のノードの電位が前記第1の所定値から前記第2の所定値に近づく方向に離れているときに検出電流を生成する検出部と、該検出部が前記検出電流を生成するときにバイアス電圧を生成するバイアス部と、該バイアス部でバイアス電圧が生成されると前記第1のノードの電圧を前記第1の所定値に近づける制御電流を生成する制御部とを備え、
    前記第1のノードの電位が前記第1の所定値になると、前記検出部が前記検出電流の生成を停止し、前記バイアス部が前記バイアス電圧の生成を停止し、前記制御部が前記制御電流の生成を停止する、
    ことを特徴とするスタートアップ回路。
  2. 請求項1に記載のスタートアップ回路において、
    前記検出部は、ゲート又はベースが前記第1のノードに接続されドレイン又はコレクタが前記第1の電位に接続された第1の導電型の第1のトランジスタからなり、
    前記制御部は、ドレイン又はコレクタが前記第1のトランジスタのゲート又はベースに接続され、ソース又はエミッタが前記第2の電位に接続された第1の導電型の第2のトランジスタからなり、
    前記バイアス部は、前記第2のトランジスタのゲート又はベースと前記第2の電位との間にダイオード接続された第1の導電型の第3のトランジスタからなる、
    ことを特徴とするスタートアップ回路。
  3. 請求項2に記載のスタートアップ回路において、
    前記第1のトランジスタのソース又はエミッタと前記第3のトランジスタとの間に第1の導電型のダイオード接続の1又は2以上のトランジスタを直列接続したことを特徴とするスタートアップ回路。
  4. 請求項1乃至3のいずれか1つに記載のスタートアップ回路において、
    前記対象回路は、ソース又はエミッタが高電源電位に接続された第2の導電型の第4のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第4のトランジスタのゲート又はベースと第1のノードに共通接続された第2の導電型の第5のトランジスタと、ソース又はエミッタが抵抗を介して低電源電位に接続された第1の導電型の第6のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第6のトランジスタのゲート又はベースと第2のノードに共通接続された第1の導電型の第7のトランジスタとを有し、前記第5と第6のトランジスタのドレイン又はコレクタが共通接続され、前記第4と第7のトランジスタのドレイン又はコレクタが共通接続されていることを特徴とするスタートアップ回路。
JP2011117873A 2011-05-26 2011-05-26 スタートアップ回路 Active JP5694850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011117873A JP5694850B2 (ja) 2011-05-26 2011-05-26 スタートアップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117873A JP5694850B2 (ja) 2011-05-26 2011-05-26 スタートアップ回路

Publications (2)

Publication Number Publication Date
JP2012248995A JP2012248995A (ja) 2012-12-13
JP5694850B2 true JP5694850B2 (ja) 2015-04-01

Family

ID=47469053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117873A Active JP5694850B2 (ja) 2011-05-26 2011-05-26 スタートアップ回路

Country Status (1)

Country Link
JP (1) JP5694850B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6329633B2 (ja) * 2014-09-29 2018-05-23 アズビル株式会社 スタートアップ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319559B2 (ja) * 1996-01-16 2002-09-03 株式会社東芝 オートクリア回路
JP3802409B2 (ja) * 2001-12-14 2006-07-26 Necマイクロシステム株式会社 バイアス回路及び電源装置
JP4021283B2 (ja) * 2002-08-28 2007-12-12 富士通株式会社 半導体装置
JP4415352B2 (ja) * 2004-08-06 2010-02-17 セイコーインスツル株式会社 スタートアップ回路及びこれを用いた定電流回路
JP2006121448A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
JP2008048298A (ja) * 2006-08-21 2008-02-28 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP2012248995A (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
US7034573B1 (en) Level shifter without DC current flow
JP3575453B2 (ja) 基準電圧発生回路
US8378739B2 (en) Semiconductor chip
KR100560942B1 (ko) Pvt 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치
US8786324B1 (en) Mixed voltage driving circuit
CN109818608B (zh) 一种高速高共模噪声抗扰的电平位移电路
US11677400B2 (en) Level shifter circuit and method of operating the same
CN110737298B (zh) 一种参考电压产生电路
EP0473138A2 (en) Low power VCC/2 generator
JP2007081907A (ja) 出力バッファ回路
EP3462274A1 (en) Semiconductor devices for sensing voltages
JPWO2013042285A1 (ja) 電圧検出回路及びそれを備えた電圧レギュレータ装置
US20230370060A1 (en) Semiconductor integrated circuit device and semiconductor system including the same
US10848154B2 (en) Level shifter and driver circuit including the level shifter
US9948242B2 (en) Selectable current limiter circuit
US7218169B2 (en) Reference compensation circuit
JP5694850B2 (ja) スタートアップ回路
US6930530B1 (en) High-speed receiver for high I/O voltage and low core voltage
KR20170006910A (ko) 레벨 쉬프터
CN111446949B (zh) 上电复位电路和集成电路
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
US8816726B1 (en) Differential signaling driver
US7652524B2 (en) Voltage source for gate oxide protection
US20050128019A1 (en) Refresh oscillator
JP4744909B2 (ja) ヒステリシスコンパレータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130430

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150205

R150 Certificate of patent or registration of utility model

Ref document number: 5694850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250