JP5694850B2 - スタートアップ回路 - Google Patents
スタートアップ回路 Download PDFInfo
- Publication number
- JP5694850B2 JP5694850B2 JP2011117873A JP2011117873A JP5694850B2 JP 5694850 B2 JP5694850 B2 JP 5694850B2 JP 2011117873 A JP2011117873 A JP 2011117873A JP 2011117873 A JP2011117873 A JP 2011117873A JP 5694850 B2 JP5694850 B2 JP 5694850B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- potential
- node
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 6
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
I11=I12=2×(1−M-1/2)/(SN×UN×Cox×R2)
と、
I11=I12=0
の2つの安定状態を持つ。
M:トランジスタMN11とMN12のサイズ比(W/L)の比
SN:トランジスタMN12のサイズ比(W/L)
UN:トランジスタMN11とMN12のキャリア移動度
Cox:トランジスタMN11とMN12の単位面積当たりの酸化膜容量
R:抵抗R11の抵抗値
請求項2にかかる発明は、請求項1に記載のスタートアップ回路において、前記検出部は、ゲート又はベースが前記第1のノードに接続されドレイン又はコレクタが前記第1の電位に接続された第1の導電型の第1のトランジスタからなり、前記制御部は、ドレイン又はコレクタが前記第1のトランジスタのゲート又はベースに接続され、ソース又はエミッタが前記第2の電位に接続された第1の導電型の第2のトランジスタからなり、前記バイアス部は、前記第2のトランジスタのゲート又はベースと前記第2の電位との間にダイオード接続された第1の導電型の第3のトランジスタからなる、ことを特徴とする。
請求項3にかかる発明は、請求項2に記載のスタートアップ回路において、前記第1のトランジスタのソース又はエミッタと前記第3のトランジスタとの間に第1の導電型のダイオード接続の1又は2以上のトランジスタを直列接続したことを特徴とする。
請求項4にかかる発明は、請求項1乃至3のいずれか1つに記載のスタートアップ回路において、前記対象回路は、ソース又はエミッタが高電源電位に接続された第2の導電型の第4のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第4のトランジスタのゲート又はベースと第1のノードに共通接続された第2の導電型の第5のトランジスタと、ソース又はエミッタが抵抗を介して低電源電位に接続された第1の導電型の第6のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第6のトランジスタのゲート又はベースと第2のノードに共通接続された第1の導電型の第7のトランジスタとを有し、前記第5と第6のトランジスタのドレイン又はコレクタが共通接続され、前記第4と第7のトランジスタのドレイン又はコレクタが共通接続されていることを特徴とする。
図1に本発明の第1の実施例のスタートアップ回路20AとコンスタントGm回路10Aを示す。スタートアップ回路20Aは、ドレインを高電源電位VDDに接続し、ゲートをコンスタントGm回路10AのノードN11に接続したNMOSトランジスタMN21と、ドレインをトランジスタMN21のゲートに接続し、ゲートをトランジスタMN21のソースに接続し、ソースを低電源電位VSSに接続したNMOSトランジスタMN22と、ドレインとゲートをトランジスタMN21のソースに接続し、ソースを低電源電位VSSに接続したダイオード接続のNMOSトランジスタMN23と、によって構成されている。コンスタントGm回路10Aは図6、図7で説明したものと同じである。
図1で説明した第1の実施例のスタートアップ回路20Aにおいて、もしも、コンスタントGm回路10Aの安定状態において、ノードN11の電位がトランジスタMN21の閾値電圧とトランジスタMN23の閾値電圧の和以上の電位となる場合には、図2に示す第2の実施例のスタートアップ回路20Bのように、トランジスタMN21のソースとトランジスタMN23のドレインとの間に、ダイオード接続のNMOSトランジスタMN24を追加すればよい。これにより、ノードN11の電位がトランジスタMN21,MN23,MN24の閾値電圧の和以下であれば、スタートアップ回路10Aは動作しないことを補償できる。さらに、トランジスタMN24にダイオード接続の別のトランジスタを追加直列接続することで、スタートアップ回路が動作するノードN11の電位の範囲を変更できる。
図1および図2で説明した第1および第2の実施例のスタートアップ回路20A,20Bでは、高くなっているノードN11の電位を下げてコンスタントGm回路を安定状態へと移行させたが、逆に、低くなっているノードN21の電位を上げることにより、コンスタントGm回路10Aを安定状態にすることも可能である。その場合の第3の実施例を図3に示す。
図4に、カスコードカレントミラー回路を有するコンスタントGm回路10Bにスタートアップ回路20Aを使用した例を示す。このコンスタントGm回路10Bは、図1〜図3で説明したコンスタントGm回路10AのトランジスタMP11,MP12に対して、外部バイアス電圧Vb1がゲートに印加されるPMOSトランジスタMP13,MP14をそれぞれカスコード接続し、さらに、トランジスタMN11,MN12に対して、外部バイアス電圧Vb2がゲートに印加されるNMOSトランジスタMN13,MN14をそれぞれカスコード接続したものである。動作は図1で説明した第1の実施例での動作と同様に行われる。
図5に図4で説明したコンスタントGm回路10Bに対して、図3で説明したスタートアップ回路20Cを組み合わせた第5の実施例を示す。この実施例では、第3の実施例での動作と同様な動作が行われる。
以上ではMOSトランジスタを使用した例で説明したが、バイポーラトランジスタを使用する場合でも同様に実施できる。このときは、MOSトランジスタのゲート、ソース、ドレインは、バイポーラトランジスタのベース、エミッタ、コレクタにそれぞれ置き換わる。
20A,20B,20C:スタートアップ回路
30A,30B:スタートアップ回路
Claims (4)
- 第1の電位と第2の電位との間の2つの電流ルートの電流が0値以外の所定の比になり且つ該電流ルートの電流量を制御する第1のノードが前記第1の電位と前記第2の電位との間の第1の所定値になる第1の安定状態と、前記2つの電流ルートの電流が0値で且つ前記第1のノードが前記第1の所定値から前記第1の電位もしくは前記第2の電位の方向に離れた第2の所定値になる第2の安定状態とを持つ対象回路のためのスタートアップ回路において、
前記第1のノードの電位を受け、前記第1のノードの電位が前記第1の所定値から前記第2の所定値に近づく方向に離れているときに検出電流を生成する検出部と、該検出部が前記検出電流を生成するときにバイアス電圧を生成するバイアス部と、該バイアス部でバイアス電圧が生成されると前記第1のノードの電圧を前記第1の所定値に近づける制御電流を生成する制御部とを備え、
前記第1のノードの電位が前記第1の所定値になると、前記検出部が前記検出電流の生成を停止し、前記バイアス部が前記バイアス電圧の生成を停止し、前記制御部が前記制御電流の生成を停止する、
ことを特徴とするスタートアップ回路。 - 請求項1に記載のスタートアップ回路において、
前記検出部は、ゲート又はベースが前記第1のノードに接続されドレイン又はコレクタが前記第1の電位に接続された第1の導電型の第1のトランジスタからなり、
前記制御部は、ドレイン又はコレクタが前記第1のトランジスタのゲート又はベースに接続され、ソース又はエミッタが前記第2の電位に接続された第1の導電型の第2のトランジスタからなり、
前記バイアス部は、前記第2のトランジスタのゲート又はベースと前記第2の電位との間にダイオード接続された第1の導電型の第3のトランジスタからなる、
ことを特徴とするスタートアップ回路。 - 請求項2に記載のスタートアップ回路において、
前記第1のトランジスタのソース又はエミッタと前記第3のトランジスタとの間に第1の導電型のダイオード接続の1又は2以上のトランジスタを直列接続したことを特徴とするスタートアップ回路。 - 請求項1乃至3のいずれか1つに記載のスタートアップ回路において、
前記対象回路は、ソース又はエミッタが高電源電位に接続された第2の導電型の第4のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第4のトランジスタのゲート又はベースと第1のノードに共通接続された第2の導電型の第5のトランジスタと、ソース又はエミッタが抵抗を介して低電源電位に接続された第1の導電型の第6のトランジスタと、ゲート又はベースおよびドレイン又はコレクタが該第6のトランジスタのゲート又はベースと第2のノードに共通接続された第1の導電型の第7のトランジスタとを有し、前記第5と第6のトランジスタのドレイン又はコレクタが共通接続され、前記第4と第7のトランジスタのドレイン又はコレクタが共通接続されていることを特徴とするスタートアップ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117873A JP5694850B2 (ja) | 2011-05-26 | 2011-05-26 | スタートアップ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117873A JP5694850B2 (ja) | 2011-05-26 | 2011-05-26 | スタートアップ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248995A JP2012248995A (ja) | 2012-12-13 |
JP5694850B2 true JP5694850B2 (ja) | 2015-04-01 |
Family
ID=47469053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011117873A Active JP5694850B2 (ja) | 2011-05-26 | 2011-05-26 | スタートアップ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5694850B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6329633B2 (ja) * | 2014-09-29 | 2018-05-23 | アズビル株式会社 | スタートアップ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3319559B2 (ja) * | 1996-01-16 | 2002-09-03 | 株式会社東芝 | オートクリア回路 |
JP3802409B2 (ja) * | 2001-12-14 | 2006-07-26 | Necマイクロシステム株式会社 | バイアス回路及び電源装置 |
JP4021283B2 (ja) * | 2002-08-28 | 2007-12-12 | 富士通株式会社 | 半導体装置 |
JP4415352B2 (ja) * | 2004-08-06 | 2010-02-17 | セイコーインスツル株式会社 | スタートアップ回路及びこれを用いた定電流回路 |
JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
JP2008048298A (ja) * | 2006-08-21 | 2008-02-28 | Renesas Technology Corp | 半導体集積回路装置 |
-
2011
- 2011-05-26 JP JP2011117873A patent/JP5694850B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012248995A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7034573B1 (en) | Level shifter without DC current flow | |
JP3575453B2 (ja) | 基準電圧発生回路 | |
US8378739B2 (en) | Semiconductor chip | |
KR100560942B1 (ko) | Pvt 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치 | |
US8786324B1 (en) | Mixed voltage driving circuit | |
CN109818608B (zh) | 一种高速高共模噪声抗扰的电平位移电路 | |
US11677400B2 (en) | Level shifter circuit and method of operating the same | |
CN110737298B (zh) | 一种参考电压产生电路 | |
EP0473138A2 (en) | Low power VCC/2 generator | |
JP2007081907A (ja) | 出力バッファ回路 | |
EP3462274A1 (en) | Semiconductor devices for sensing voltages | |
JPWO2013042285A1 (ja) | 電圧検出回路及びそれを備えた電圧レギュレータ装置 | |
US20230370060A1 (en) | Semiconductor integrated circuit device and semiconductor system including the same | |
US10848154B2 (en) | Level shifter and driver circuit including the level shifter | |
US9948242B2 (en) | Selectable current limiter circuit | |
US7218169B2 (en) | Reference compensation circuit | |
JP5694850B2 (ja) | スタートアップ回路 | |
US6930530B1 (en) | High-speed receiver for high I/O voltage and low core voltage | |
KR20170006910A (ko) | 레벨 쉬프터 | |
CN111446949B (zh) | 上电复位电路和集成电路 | |
CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
US8816726B1 (en) | Differential signaling driver | |
US7652524B2 (en) | Voltage source for gate oxide protection | |
US20050128019A1 (en) | Refresh oscillator | |
JP4744909B2 (ja) | ヒステリシスコンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5694850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |