JP2007081907A - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP2007081907A JP2007081907A JP2005267936A JP2005267936A JP2007081907A JP 2007081907 A JP2007081907 A JP 2007081907A JP 2005267936 A JP2005267936 A JP 2005267936A JP 2005267936 A JP2005267936 A JP 2005267936A JP 2007081907 A JP2007081907 A JP 2007081907A
- Authority
- JP
- Japan
- Prior art keywords
- node
- capacitor
- level
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】信号PenがLレベルからHレベルに切り替わり信号NenがHレベルからLレベルに切り替わった直後において、定電流源Is1が追従しきれずまた切り替わっていない場合には、ノードPは未だHレベルのままであるので、ノードOUTはLレベルのままである。この状態で、切り替え前にHレベルのノードNに接続されていたノードAは、切り替えによりHレベルのノードPへ接続される。これと同時に、インバータinv3の出力部がHレベルからLレベルに切り替わっているので、キャパシタC2を介して、ノードAもHレベルからLレベルに切り替えられる。このとき、ノードPの電位はノードAと等しくなるまで引き下げられ、Lレベルへ遷移する。
【選択図】図1
Description
図1は、実施の形態1に係るスルーレート制御型の出力バッファ回路100の構成を示す回路図である。図1に示されるように、出力バッファ回路100は、ドライバ回路10と、ドライバ回路10を制御するためのドライバ制御回路20と、ドライバ回路10・ドライバ制御回路20間に介在しスルーレートを制御するためのキャパシタ回路30とを備えている。また、図2は、図1に示されるドライバ制御回路20の詳細な構成を示す回路図である。
実施の形態1に係る図1の出力バッファ回路100においては、キャパシタC1,C2は、常にノードPまたはノードNに接続されているわけではない。従って、例えば信号PenがLレベルからHレベルに切り替わり信号NenがHレベルからLレベルに切り替わるときには、ノードNがHレベルに確定している(すなわちノードAがHレベルに確定している)必要がある。従って、信号Pen,Nenの周波数が高い場合には、ノードNの電位が追従できずHレベルに確定する前に信号Pen,Nenが切り替わるので、遅延値が変動する場合がある。
実施の形態2に係る図6の出力バッファ回路100aにおいては、キャパシタCP2,CN2は、ノードOUTに接さないのでスルーレート制御には用いられない。しかし、キャパシタCP2,CN2は、ノードOUTに接するように配置されることによりスルーレート制御に用いられてもよい。
図8は、実施の形態4に係るスルーレート制御型の出力バッファ回路100cの構成を示す回路図である。図8は、図7において、キャパシタ回路30bに代えてキャパシタ回路30cを設けたものである。図8に示されるキャパシタ回路30cは、図7に示されるキャパシタ回路30bにおいて、PMOSトランジスタmp7のソースおよびNMOSトランジスタmn6のソースをノードOUTで互いに接続したものである。図8においては、図7と同様の機能を有する要素については同一符号を付しており、ここでの詳細な説明は省略する。
実施の形態1に係る図2のドライブ回路10においては、PMOSトランジスタmp10a,mp11aおよびNMOSトランジスタmn10aがいずれも導通している場合や、NMOSトランジスタmn22a,21aおよびPMOSトランジスタmp20aがいずれも導通している場合に、これらを貫通して電源電位からグランド電位に電流が流れてしまうことがある。
実施の形態1〜5においては、互いに反転の関係にある信号Pen,Nenを入力することにより、ノードOUTから信号を出力させる場合について説明した。しかし、ATA/ATAPIなどのプロトコルにおいては、ノードOUTから出力バッファ回路に信号が入力される場合がある。このとき、出力バッファ回路においては、信号Pen,NenをいずれもLレベルとすることにより、PMOSトランジスタmp1およびNMOSトランジスタmn1を遮断し、ノードOUTをハイインピーダンス状態とする。これらのプロトコルの規格に基づき入力される信号は、電源電位(3.3V±0.8V)より高い(5.5VDC)ので、出力バッファ回路は、より高耐圧であることが必要とされる。
実施の形態6に係る図10のドライバ回路10aにおいては、ノードOUTから入力される信号は、キャパシタ回路30が内蔵するキャパシタに直接に与えられる。しかし、高耐圧を有さないキャパシタ(例えば、上述したような、MOSトランジスタのゲートを一端とし残る一端をソース、ドレイン、バックゲートに接続した構造を有するキャパシタ)を用いる場合には、ノードOUTから入力される信号は、直接にキャパシタに与えるのではなく、高電位を遮断するスイッチを介してキャパシタに与えられてもよい。
Claims (13)
- 出力ノードを介して直列に接続され、前記出力ノードにドライバ信号を出力するための第一および第二トランジスタを有するドライバ回路と、
制御信号に基づき前記第一および第二トランジスタを制御するためのドライバ制御回路と、
前記出力ノードと前記第一および第二トランジスタの制御電極との間に介在するキャパシタ群を有し前記ドライバ信号をスルーレート制御するためのキャパシタ回路と、
を備え、
前記キャパシタ群は、
前記出力ノードに接続される主キャパシタと、
前記主キャパシタに接続され、前記制御信号に応じて印加電圧が変更されることにより、前記第一および第二トランジスタの制御電極への前記主キャパシタの接続ノードの電位を変化させる補助キャパシタと
を有する出力バッファ回路。 - 請求項1に記載の出力バッファ回路であって、
前記主および補助キャパシタは直列に接続され、
前記キャパシタ回路は、前記制御信号に応じ前記主および補助キャパシタ間のノード電位を前記第一または第二トランジスタのゲートに選択的に与える
出力バッファ回路。 - 請求項1に記載の出力バッファ回路であって、
前記主キャパシタは、
前記第一トランジスタに接続される第一キャパシタと、
前記第二トランジスタに接続される第二キャパシタと、
を含み、
前記補助キャパシタは、
前記第一キャパシタに接続される第三キャパシタと、
前記第二キャパシタに接続される第四キャパシタと、
を含む出力バッファ回路。 - 請求項3に記載のバッファ回路であって、
前記第一キャパシタと前記第三キャパシタとは直列に接続され、
前記第二キャパシタと前記第四キャパシタとは直列に接続される
出力バッファ回路。 - 請求項3に記載のバッファ回路であって、
前記第一キャパシタと前記第三キャパシタとは並列に接続され、
前記第二キャパシタと前記第四キャパシタとは並列に接続される
出力バッファ回路。 - 請求項5に記載のバッファ回路であって、
前記制御信号は前記第一トランジスタを制御する第一制御信号と前記第二トランジスタを制御する第二制御信号とを含み、
前記第三キャパシタは、一端が前記出力ノードに接続されるとともに前記第一制御信号に応じて他端が第一電源電位に選択的に接続され、
前記第四キャパシタは、一端が前記出力ノードに接続されるとともに前記第二制御信号に応じて他端が第二電源電位に選択的に接続される
出力バッファ回路。 - 請求項5に記載のバッファ回路であって、
前記制御信号は前記第一トランジスタを制御する第一制御信号と前記第二トランジスタを制御する第二制御信号とを含み、
前記第三キャパシタは、一端が前記出力ノードに接続されるとともに前記第一制御信号に応じて他端が前記出力ノードに選択的に接続され、
前記第四キャパシタは、一端が前記出力ノードに接続されるとともに前記第二制御信号に応じて他端が前記出力ノードに選択的に接続される
出力バッファ回路。 - 出力ノードを介して直列に接続され、前記出力ノードにドライバ信号を出力するための第一および第二トランジスタを有するドライバ回路と、
制御信号に基づき前記第一および第二トランジスタを制御するためのドライバ制御回路と、
前記出力ノードと前記第一および第二トランジスタの制御電極との間に介在するキャパシタ群を有し前記ドライバ信号をスルーレート制御するためのキャパシタ回路と、
を備え、
前記制御信号は前記第一トランジスタを制御する第一制御信号と前記第二トランジスタを制御する第二制御信号とを含み、
前記ドライバ制御回路は、
前記ドライバ信号が安定状態である場合には前記第一制御信号に応じて前記ドライバ信号を固定させるように動作する第一固定回路と、
前記ドライバ信号が安定状態である場合には前記第二制御信号に応じて前記ドライバ信号を固定させるように動作する第二固定回路と
を有する出力バッファ回路。 - 出力ノードを介して直列に接続され、前記出力ノードにドライバ信号を出力するための第一および第二トランジスタを有するドライバ回路と、
制御信号に基づき前記第一および第二トランジスタを制御するためのドライバ制御回路と、
前記出力ノードと前記第一および第二トランジスタの制御電極との間に介在するキャパシタ群を有し前記ドライバ信号をスルーレート制御するためのキャパシタ回路と、
を備え、
前記ドライバ回路は、
前記ドライバ信号が第二電源電位より大きくなった場合には前記ドライバ信号に等しい電位を前記第一トランジスタの制御電極に与える電位制御回路
を有する出力バッファ回路。 - 請求項9に記載の出力バッファ回路であって、
前記ドライバ回路は、
一端電極が前記第一トランジスタの制御電極に他端電極が前記ドライバ制御回路にそれぞれ接続された第三トランジスタと、
一方制御電極が第二電源電位に一端電極が前記第一トランジスタの制御電極に他端電極が前記出力ノードにそれぞれ接続された第四トランジスタと
をさらに有し、
前記第三トランジスタは、前記ドライバ信号が第二電源電位より大きくなった場合には前記ドライバ信号に等しい電位を前記電位制御回路により制御電極に与えられ、
前記第四トランジスタは、前記ドライバ信号が第二電源電位より大きくなった場合には前記ドライバ信号に等しい電位を前記電位制御回路により他方制御電極に与えられる
出力バッファ回路。 - 請求項10に記載の出力バッファ回路であって、
前記ドライバ回路は、
制御電極が第二電源電位に一端電極が前記第二トランジスタの一端電極に他端電極が前記出力ノードにそれぞれ接続された第五トランジスタ
をさらに有する
出力バッファ回路。 - 請求項10又は請求項11に記載の出力バッファ回路であって、
前記ドライバ回路は、
一端電極が前記キャパシタ回路に他端電極が前記出力ノードにそれぞれ接続された第六トランジスタ
をさらに有し、
前記第六トランジスタは、前記ドライバ信号が第二電源電位より大きくなった場合には前記ドライバ信号に等しい電位を前記電位制御回路により制御電極に与えられる
出力バッファ回路。 - 請求項12に記載の出力バッファ回路であって、
前記ドライバ回路は、
制御電極および一端電極が第二電源電位に他端電極が前記キャパシタ回路に接続された第七トランジスタ
をさらに有する
出力バッファ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267936A JP4744999B2 (ja) | 2005-09-15 | 2005-09-15 | 出力バッファ回路 |
US11/516,594 US7656201B2 (en) | 2005-09-15 | 2006-09-07 | Output buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267936A JP4744999B2 (ja) | 2005-09-15 | 2005-09-15 | 出力バッファ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011089365A Division JP2011147183A (ja) | 2011-04-13 | 2011-04-13 | 出力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081907A true JP2007081907A (ja) | 2007-03-29 |
JP4744999B2 JP4744999B2 (ja) | 2011-08-10 |
Family
ID=37854434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005267936A Active JP4744999B2 (ja) | 2005-09-15 | 2005-09-15 | 出力バッファ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7656201B2 (ja) |
JP (1) | JP4744999B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014532351A (ja) * | 2011-09-29 | 2014-12-04 | インテル コーポレイション | 負荷に依存しないバッファを改善するための方法及び装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761859B1 (ko) * | 2006-09-15 | 2007-09-28 | 삼성전자주식회사 | 출력 드라이버 회로 및 이를 구비하는 반도체 메모리 장치 |
CN102177687B (zh) * | 2008-10-09 | 2014-04-23 | Nxp股份有限公司 | 总线驱动器电路 |
DE102010018997B4 (de) * | 2010-05-03 | 2013-04-04 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren |
US8643419B2 (en) * | 2011-11-04 | 2014-02-04 | Silicon Laboratories Inc. | Flexible low power slew-rate controlled output buffer |
CN102522991B (zh) | 2011-12-31 | 2014-05-21 | 开曼群岛威睿电通股份有限公司 | 采用三角积分调制的模拟数字转换器 |
JP6031954B2 (ja) * | 2012-11-14 | 2016-11-24 | ソニー株式会社 | 発光素子、表示装置及び電子機器 |
KR102213515B1 (ko) * | 2013-09-26 | 2021-02-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스위치 회로, 반도체 장치, 및 시스템 |
JP6397811B2 (ja) * | 2015-12-18 | 2018-09-26 | 株式会社東芝 | 半導体集積回路及び高周波アンテナスイッチ |
US10826466B1 (en) * | 2019-09-26 | 2020-11-03 | Stmicroelectronics S.R.L. | Digital output buffer circuits with reduced input/output delay |
KR102404059B1 (ko) * | 2020-01-03 | 2022-05-31 | 삼성전자주식회사 | 인터페이스 회로 및 인터페이스 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06296129A (ja) * | 1991-10-03 | 1994-10-21 | Natl Semiconductor Corp <Ns> | エッジ速度を選択できるcmos出力バッファ回路 |
JPH0897700A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | 出力バッファ回路 |
JP2000049585A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | 出力バッファ回路 |
JP2001508635A (ja) * | 1997-11-19 | 2001-06-26 | アトメル・コーポレイション | ゼロ遅延の、スルーレートが制御された出力バッファ |
JP2006086905A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | スルーレート調整回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2759577B2 (ja) * | 1992-05-14 | 1998-05-28 | 三菱電機株式会社 | バッファ回路 |
US5537067A (en) * | 1994-03-11 | 1996-07-16 | Texas Instruments Incorporated | Signal driver circuit operable to control signal rise and fall times |
JP3464471B2 (ja) * | 2002-01-17 | 2003-11-10 | 沖電気工業株式会社 | 出力バッファ回路 |
DE60327890D1 (de) * | 2002-12-11 | 2009-07-16 | Donaldson Co Inc | Z-filtermedien mit gegenstromreinigungssystemen und -verfahren |
US6903588B2 (en) * | 2003-04-15 | 2005-06-07 | Broadcom Corporation | Slew rate controlled output buffer |
TWI236259B (en) * | 2003-12-04 | 2005-07-11 | Via Tech Inc | Precise slew rate control line driver |
US7224195B2 (en) * | 2003-12-11 | 2007-05-29 | Integrated Device Technology, Inc. | Output drive circuit that accommodates variable supply voltages |
US7126389B1 (en) * | 2004-01-27 | 2006-10-24 | Integrated Device Technology, Inc. | Method and apparatus for an output buffer with dynamic impedance control |
FR2879321B1 (fr) * | 2004-12-09 | 2007-03-02 | St Microelectronics Sa | Circuit de pilotage de bus |
US7126388B2 (en) * | 2004-12-16 | 2006-10-24 | Semiconductor Components Industries, L.L.C. | Power MOSFET driver and method therefor |
FR2897993A1 (fr) * | 2006-02-28 | 2007-08-31 | Atmel Nantes Sa Sa | Dispositif electronique de pilotage d'une charge externe dont la pente du signal de sortie est independante de la capacite de la charge externe et composant integre correspondant |
-
2005
- 2005-09-15 JP JP2005267936A patent/JP4744999B2/ja active Active
-
2006
- 2006-09-07 US US11/516,594 patent/US7656201B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06296129A (ja) * | 1991-10-03 | 1994-10-21 | Natl Semiconductor Corp <Ns> | エッジ速度を選択できるcmos出力バッファ回路 |
JPH0897700A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | 出力バッファ回路 |
JP2001508635A (ja) * | 1997-11-19 | 2001-06-26 | アトメル・コーポレイション | ゼロ遅延の、スルーレートが制御された出力バッファ |
JP2000049585A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | 出力バッファ回路 |
JP2006086905A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | スルーレート調整回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014532351A (ja) * | 2011-09-29 | 2014-12-04 | インテル コーポレイション | 負荷に依存しないバッファを改善するための方法及び装置 |
US9509292B2 (en) | 2011-09-29 | 2016-11-29 | Intel Corporation | Method and apparatus for improving a load independent buffer |
Also Published As
Publication number | Publication date |
---|---|
US20070057705A1 (en) | 2007-03-15 |
US7656201B2 (en) | 2010-02-02 |
JP4744999B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744999B2 (ja) | 出力バッファ回路 | |
JPH08237103A (ja) | 半導体集積回路の入力バッファ回路 | |
US10848154B2 (en) | Level shifter and driver circuit including the level shifter | |
KR20180028005A (ko) | 레벨 시프트 회로 및 반도체 장치 | |
JP2007067709A (ja) | 比較回路および半導体装置 | |
US5986463A (en) | Differential signal generating circuit having current spike suppressing circuit | |
JP4955021B2 (ja) | 電子デバイス及び集積回路 | |
US7514960B2 (en) | Level shifter circuit | |
KR100427732B1 (ko) | 반도체 집적 회로 | |
KR100221942B1 (ko) | 반도체 집적회로 | |
US6617903B2 (en) | Inverter circuit having an improved slew rate | |
JP4724575B2 (ja) | レベル変換回路 | |
JP2776285B2 (ja) | 電流スイッチ回路 | |
JP7431632B2 (ja) | アナログスイッチ回路 | |
JP2011147183A (ja) | 出力バッファ回路 | |
JP2006025085A (ja) | Cmos駆動回路 | |
JP2006108778A (ja) | 出力回路 | |
JP5694850B2 (ja) | スタートアップ回路 | |
JP3712711B2 (ja) | レベル変換回路 | |
JP2006279765A (ja) | ヒステリシスコンパレータ | |
JP3077664B2 (ja) | 入力回路 | |
JP2017147560A (ja) | レベルシフト回路 | |
JP3629221B2 (ja) | 半導体装置の電圧制御回路 | |
JPH01272230A (ja) | 半導体回路装置 | |
JP2007116412A (ja) | チャージポンプ及びpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4744999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |