CN102177687B

CN102177687B - 总线驱动器电路

Info

Publication number: CN102177687B
Application number: CN200980140119.6A
Authority: CN
Inventors: 亨克·博埃赞
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2008-10-09
Filing date: 2009-10-08
Publication date: 2014-04-23
Anticipated expiration: 2029-10-08
Also published as: US8324935B2; US20110199131A1; WO2010041212A2; EP2335385B1; EP2335385A2; WO2010041212A3; CN102177687A

Abstract

本发明提供了一种用于驱动总线电压的总线驱动器电路。该总线驱动器电路包括：总线线路输出(CANL)，所述总线线路输出的总线电压由总线驱动器电路来驱动；第一晶体管(M1)，具有栅极，在第一晶体管(M1)的栅极处的电压确定了总线线路输出(CANL)处的总线电压；第一电容器(C1)，连接至第一晶体管(M1)的栅极，以驱动第一晶体管(M1)的栅极处的电压；第一开关(S1)，经由第一RC网络将第一电容器(C1)与第一电压源(Vgm)连接/断开，所述第一RC网络包括至少一个电阻器和至少一个电容器；以及第二开关(S2)，经由第二RC网络将第一电容器(C1)与预定的固定电位(GND_2)连接/断开以对第一电容器(C1)放电，所述第二RC网络包括至少一个电阻器和至少一个电容器。第一开关(S1)和第二开关(S2)由数据线上的信号(TxD)来以互补方式驱动。

Description

总线驱动器电路

技术领域

本发明涉及总线驱动器电路。具体地，本发明涉及适于应用在诸如CAN(控制域网)、LIN、FlexRay等总线系统中的总线驱动器电路。

背景技术

在现代通信系统中，在许多情况下多种分离的设备经由总线系统互连，以允许例如设备之间的信息交换、设备的控制、包含若干设备的系统的控制等等。已提出了许多不同的总线系统，其中的一些总线系统已优化用于特定的应用领域，例如汽车应用、大规模工业应用中的过程自动化等等。已知总线系统的示例是高速CAN、低速CAN、LIN、FlexRay等等。

在这样的总线应用中，对总线信号有多种要求，这些要求当中有一些要求是强制性的，而其他要求可以可选地遵从以实现提高的性能。在许多总线应用中(如，在高速CAN中)，两条总线线路用于ISO/OSI层1中的数据传输。在CAN应用中，这两条总线线路是CANH(高电压线路)和CANL(低电压线路)。通过使用两个不同的电平(显性(dominant)电平和隐性(recessive)电平)来传输数据信号。如图4中示意性地示出的，为了实现这两个电平，相对于中间电压对称地驱动两条总线线路。从图4中可以看出，在将总线线路上的总线信号从隐性电平驱动到显性电平时，两条总线线路上的信号随着斜率而改变。

为了实现低电磁辐射发射，需要非常对称的输出电压(两条总线线路上的信号变化之间的高对称性)。在高对称性的情况下，两条总线线路的发射将彼此抵消，并且与总线上的信号之间对称性较低的情况相比，网络干扰更小。为了实现高对称性，两个信号变化的斜率应当相对应，并且信号变化应当以相同的延迟发生在两条总线线路上。

WO 99/57810描述了一种针对低斜率的CAN发射机。根据该文献的教义，利用驱动电路的特定布置实现了高对称性。

为了实现总线信号的良好抗扰度，总线驱动器电路应当具有电流源输出。在WO 02/073804 A2中针对LIN收发机解释了这一点。在该文献中，使用根据时间具有期望波形的电流源，以实现精确的电流波形。

发明内容

本发明的目的是同时提供针对低电磁辐射发射的相应总线信号线路的良好对称性、针对良好抗扰度的电流模式输出、以及降低的功耗，可以利用可以用于高斜率应用和低斜率应用的电路来实现这一点。

通过根据权利要求1所述的用于驱动总线电压的总线驱动器电路实现了该目的。总线驱动器电路包括：总线线路输出，所述总线线路输出的总线电压由总线驱动器电路来驱动；具有栅极的第一晶体管，，在第一晶体管的栅极处的电压确定了总线线路输出处的总线电压；第一电容器，连接至第一晶体管的栅极，以驱动第一晶体管的栅极处的电压；第一开关，经由第一RC网络将第一电容器与第一电压源连接/断开，所述第一RC网络包括至少一个电阻器和至少一个电容器；以及第二开关，经由第二RC网络将第一电容器与预定的固定电位连接/断开以对第一电容器放电，所述第二RC网络包括至少一个电阻器和至少一个电容器。第一开关和第二开关由数据线上的信号来以互补方式驱动。因此，可以通过对驱动到输出的栅极电压进行预先整形，来产生总线处的期望波形，其中所述输出是由第一电容器提供的输出。波形的形状由第一RC网络和第二RC网络的组件的相应电阻和电容来确定。因此，可以通过选择RC网络的合适特性来设置期望的波形。

优选地，第一RC网络包括串联的第一电阻器和第二电容器，当接通第一开关时，串联第一电阻器和第二电容器与第一电容器并联。在这种情况下，当接通第一开关时，以预定的方式将第一电容器充电到预定的电压。

优选地，第一RC网络包括连接在第一电压源与第一开关之间的第二电阻器。在这种情况下，在已接通第一开关之后，以预定的延迟，将第一电容器充电到第一电压源的输出电压。可以通过合适地调节第二电阻器的电阻，来设置所述延迟。根据备选方案，第一RC网络包括连接在第一电压源与第一开关之间的电流源。

优选地，第二RC网络包括串联的第三电阻器和第三电容器，当接通第二开关时，串联的第三电阻器和第三电容器与第一电容器并联。在这种情况下，当接通第二开关时，以预定的方式将第一电容器放电到预定的电压。

优选地，第二RC网络包括连接在预定的固定电位与第二开关之间的第四电阻器。在这种情况下，以预定的延迟将第一电容器放电到预定的固定电位。可以通过合适地选择第四电阻器的电阻，来设置所述延迟。根据备选方案，第二RC网络包括连接在预定的固定电位与第二开关之间的电流源。

优选地，以下器件中的至少部分被分成独立可切换的多个部分电阻器或部分电容器：第一电容器；第一RC网络的电阻器和/或电容器；以及第二RC网络的电阻器和/或电容器。在具体优选布置中，所有这些电阻器和电容器都被分成分别独立可切换的多个部分电阻器/电容器。这提供了扩展的调节可能性。然而，这些电阻器和/或电容器中只有一些可以被划分并且可以以上述方式切换。对于许多应用，仅调节一些电阻器/电容器会提供足够的调节可能性。由于独立可切换的部分电阻器和/或部分电容器的布置，即使在总线驱动器电路的生产过程之后，也可以方便地调节总线驱动器电路的特性(如，斜率和延迟)，而无需新的掩模等等。

如果总线驱动器电路包括控制寄存器，所述控制寄存器确定部分电阻器或部分电容器的切换，则能够以特别传统方式来调节总线驱动器电路的特性。

优选地，提供了充电加速电路，所述充电加速电路用于在已接通第一开关之后，在预定的时间间隔内，加速对第一电容器的充电。在这种情况下，可以有利地根据需要来调节斜率结束处(上升沿处)的信号特性。

优选地，充电加速电路包括第四电容器，当接通第一开关时，所述第四电容器变成被缓慢充电。这种实现方式确保了在切换第一开关之后在预定的时间提供充电加速的开始(即，斜率结束处的特性)。优选地，第四电容器上的电压控制用于对第一电容器进行充电的另一路径的连接/断开。因此，在切换之后，在预定的时间以预定的方式来进行充电的加速。

优选地，提供了放电加速电路，所述放电加速电路用于在接通第二开关之后，在预定的时间间隔内，加速对第一电容器的放电。在这种情况下，可以根据需要来特别地调节斜率结束处(下降沿处)的信号特性。

优选地，放电加速电路包括第五电容器，当接通第二开关时，所述第五电容器变成被缓慢充电。这种实现方式确保了在切换第二开关之后在预定的时间提供放电加速的开始(即，下降沿处斜率结束处的特征)。优选地，第五电容器上的电压控制用于对第一电容器(C1)进行放电的另一路径的连接/断开。因此，在切换之后，在预定的时间以预定的方式来进行放电的加速。

附图说明

下文中将参考图中所示的实施例，以非限制性示例的方式更详细地描述本发明。

图1是根据第一实施例的总线驱动器电路的总体结构的示意图。

图2是微调电路的示意图。

图3是用于在斜率结束处加速对第一电容器的充电的电路的示意图。

图4是CAN总线系统中的信号CANH和CANL的示意图。

图5a示出了在高斜率的情况下的数据线TxD电压、第一晶体管M1处的栅极电压、以及总线电压CANH、CANL。

图5b示出了在低斜率情况下的数据线TxD电压、第一晶体管M1处的栅极电压、以及总线电压CANH、CANL。

具体实施方式

现在将关于图1来描述第一实施例。图1示出了总线驱动器电路10，总线驱动器电路10适于驱动CAN总线系统中的CANL线路。尽管将关于CAN总线系统来描述实施例，然而总线系统不限于该实施例，其他总线系统也是可能的。CAN总线系统要求驱动两条总线线路，但是在以下描述中仅描述用于一条总线线路的总线驱动器电路。用于相应的另一总线线路的总线驱动器电路可以以类似方式来实现，即，可以使用(适于驱动另一总线线路的)类似的总线驱动器电路来驱动另一总线线路(在本示例中是CANH线路)。在以下描述中，术语Ci和Ri(i是整数)一方面用于表示电容器(C)和电阻器(R)，另一方面用于表示对应的电容和电阻。类似地，附图标记Vi用于表示电压源和对应的输出电压。

总线驱动器电路10包括串联在总线线路输出CANL和预定的第一电位GAN之间的第二晶体管M2和第一晶体管M1，所述预定的第一电位GND在实施例中优选地由地形成，但是原则上也可以由其他合适的固定电压形成。在总线线路输出GANL侧，在总线线路输出CANL与第二晶体管M2之间连接二极管D1。二极管D1用于避免在总线电压为负时电流在总线线路输出GANL中流动。第一晶体管M1是低电压晶体管。第二晶体管M2是作为共基放大器连接的高电压晶体管(与第一晶体管M1相比)，其中栅极经由电压源Vc(表示为第二电压源)连接至预定的第一电位GND。该布置防止第一晶体管M1受到高漏极-源极电压的影响。作为该布置的另一优点，在第一晶体管M1的漏极处不会出现总线处的高频信号，这是因为第二晶体管M2的漏极-栅极电容(经由第二电压源Vc)连接至预定的第一电位GND。

由于所描述的额定电压(第一晶体管M1是低电压晶体管，第二晶体管M2是高电压晶体管)，第一晶体管M1的面积比第二晶体管M2的面积小得多，第一晶体管M1的栅极-源极电容也相对较小。这是尤为重要的，因为第一晶体管M1主要用于控制总线线路输出CANL。

第一电容器C1连接在第一晶体管M1的栅极与预定的第一电位GND之间(从而连接在第一晶体管M1的栅极与漏极之间)。第一电容器C1的电容被选择为使得与第一晶体管M1的栅极-源极电容相比，该第一电容器C1的电容较大。因此，第一电容器C1有效地起到第一晶体管M1的电压源驱动器的作用。

还提供第一电压源Vgm。第一电压源Vgm的第一端子Vgm-(负端子)连接至预定的第一电位GND。第一电压源Vgm的第二端子Vgm+依次经由第二电阻器R2、第一开关S1和第一电阻器R1连接至第一晶体管M1的栅极。第一电阻器R1的电阻被选择为与第二电阻器R2的电阻相比较低。

第二电容器C2连接在预定的第一电位GND与第一节点N1之间。第一节点位于第二电阻器R2与第一开关S1之间。

第一晶体管M1的栅极还依次经由第三电阻器R3、第二开关S2和第四电阻器R4连接至预定的第二电位GND_2。第四电阻器R4的电阻实质上大于第三电阻器R3的电阻。优选地，预定的第二电位GND_2与预定的第一电位GND相同，例如，在所示示例中都是地电位。下文中将描述这种情况。第三电容器C3与第四电阻器R4并联在预定的第二电位GND_2与第二开关S2之间。

数据线TxD以互补的方式来控制第一开关S1和第二开关S2，即，如果第一开关S1接通，则第二开关S2关断，反之亦然。根据实施例，为了实现这一点，数据线路TxD直接连接至第一开关S1的控制端子，并经由反相器12连接至第二开关S2的控制端子。

此外，电阻器Rterm(例如，60欧姆电阻器)和(例如，提供2.5V输出电压的)第三电压源Vcm连接在总线线路输出CANL与预定的第一电位GND之间。

在所示实施例中，数据线路是传输数据线TxD，数据线路TxD上的高电压指示隐性状态，数据线路TxD上的低电压指示显性状态。

首先，将描述当数据线路TxD处于隐性状态时(当数据线TxD为高时)总线驱动器电路10的操作。在该状态下，第一开关S1关断而第二开关S2接通。因此，一方面，经由第三电阻器R3、第二开关S2和第四电阻器R4对第一电容器C1进行放电。还经由第四电阻器R4对第三电容器C3进行放电。另一方面，经由第二电阻器R2将第二电容器C2充电到固定的电压，所述固定的电压由第一电压源Vgm的输出电压来确定。

当数据线TxD变为低时，第一开关S1和第二开关S1的设置改变，即，第一开关S1接通而第二开关S2关断。因此，第二电容器C2的电容经由第一电阻器R1被快速(部分地)放电成第一电容器C1的电容。C1快速充电至值Vgm*C2/(C1+C2)(其中Vgm是第一电压源Vgm的输出电压，C1和C2分别是第一电容器和第二电容器的电容)。在该快速充电操作之后，向着与第一电压源Vgm的输出电压相对应的值，更缓慢地对第二电容器C2和第一电容器C1进行充电。根据实施例，如上所述，初始电压(Vgm*C2/(C1+C2))被选择为刚好在第一晶体管M1的阈值电压以下。因此，利用第一电容器C1的电容与第二电容器C2的电容之间的比值，可以设置总线线路输出CANL处从在TxD的改变到总线电压的改变的延迟。

随着第一电容器C1处电压的较小地进一步提高，总线线路输出CANL处的电压向着显性总线电平下降。M1的漏极处的电压变成接近零。

当数据线TxD信号再次变为高时，第一开关S1关断而第二开关S2接通。因此，第一电容器C1的电容经由第三电阻器R3和第二开关S2被快速放电成第三电容器C3的电容。因此，第一晶体管M1的栅极处的电压现在变成Vgm*C1/(C1+C3)，其中Vgm表示第一电压源的输出电压，C1表示第一电容器的电容，C3表示第三电容器的电容。根据实施例，该电压被设置为使第一晶体管M1的漏极电流刚好开始下降的值。在第一电容器C1处的电压(第一晶体管M1的栅极处的电压)的这种快速初始下降之后，经由具有较大电阻的第四电阻器R4缓慢地对第一电容器C1和第三电容器C3进行放电。因此，在总线线路输出CANL上产生相对低的斜率。同样，可以通过调节第一电容器C1的电容与第三电容器C3的电容之间的比值，来设置延迟。

图5a和5b分别针对高斜率(图5a)和低斜率(图5b)示意性地示出了数据线TxD上的信号波形、第一晶体管M1的栅极处的信号波形(与C1上的电压相对应)、以及总线线路输出CANL和CANH处的信号波形。可以通过分别增大第二电阻器R2和第四电阻器R4的电阻，来减小(上升沿上的和下降沿上的)斜率。在以上描述中仅详细描述了针对总线线路输出(CANL)的总线驱动电路。然而图5a和5b中总线信号CAN的示意图基于以下假设：针对相应的另一总线线路输出的总线驱动电路是以类似方式实现的。

以上描述了可以通过调节第一电容器C1、第二电容器C2和第三电容器C3的相应电容之间的比值来调节总线信号的延迟。此外，还描述了可以通过调节相应的电阻器R1、R2、R3和R4的电阻来调节总线信号的斜率。

接下来，将关于图2来描述在参考图1所描述的实施例中可以使用的尤为有利的微调电路20。图2所示的微调电路20代替了总线驱动器电路10的由虚线指示的部分(包括R1、R2、C1、C2、S1和Vgm)。从图2中可以看出，根据微调电路20，第一电阻R1、第二电阻R2、第一电容器C1和第二电容器C2分别都被拆分成了若干部分电阻器或电容器(1R，...，8R；1C，...，16C)。

根据图2所示的示例，将第一电阻器R1拆分成四个分离的电阻器元件(1R，2R，4R，8R)，这四个电阻器元件可以经由所分配的开关来独立地激活/去激活。类似地，将第二电阻器R2拆分成可以经由所分配的开关来独立地激活/去激活的四个分离的电阻器元件。尽管第一电阻器R1和第二电阻器R2被示为分别都可以被拆分成四个元件，然而本发明不限于此，其他数目也是可以的。

此外，将第一电容器C1和第二电容器C2拆分成可以由所分配的开关来独立地激活/去激活的若干电容器元件(1C，2C，4C，8C，16C)。同样，拆分不限于三个电容器元件(C2)和五个电容器元件(C1)的示例个数，其他个数也是可以的。

分配给电阻器元件(1R，...，4R)和分配给电容器元件(1C，...，16C)的开关连接至寄存器21，寄存器21中存储了与要激活/去激活哪个电阻器元件和电容器元件有关的信息。根据所示示例，所分配的开关是数字控制的，寄存器21是数字控制寄存器。以这种方式，可以利用数字控制寄存器21所提供的比特模式(bit pattern)来设置第一电阻器R1和第二电阻器R2的电阻以及第一电容器C1和第二电容器C2的电容。由于以上已经描述了接通延迟、关断延迟、接通斜率和关断斜率取决于这些电阻和电容的值，所以寄存器21中存储的模式确定了这些斜率和延迟。

因此，通过提供可调节的电阻器和可调节的电容器，可以有利地对总线驱动电路10的特征进行微调，以实现引起提高的对称性和良好抗扰度的期望结果。

尽管以上关于第一电阻器R1和第二电阻器R2以及第一电容器C1和第二电容器C2的值的微调，描述了微调电路20，然而示例不限于此。此外，可以通过将第三电阻器R3和第四电阻器R4以及第三电容器C3拆分成不同的部分电阻器/电容器并使得能够独立激活/去激活，使得可以以相应的方式来调节第三电阻器R3和第四电阻器R4以及第三电容器C3的值。此外，不必须使R1、R2、C1和C2全都可以以上述方式调节，也可能仅使这些组件中的一个或多个可调节就足够了。

例如，可以从一次可编程存储器中读取用于调节各个值的数字控制寄存器的内容。例如可以在总线驱动器电路的最终测试期间对这样的存储器的内容进行编程，以补偿过程变量并设置总线输出信号的正确斜率和对称性。还能够提供一种校准电路(例如，与总线驱动器电路在相同的芯片上)，以在上电之后寻找最优值并将这些最优值存储在寄存器中。

现在，将关于图3来描述附加电路30，附加电路30用于在斜率结束处对第一电容器C1进行充电。在图3中，示出了附加电路30及其与总线驱动器电路10的其余部分的连接。然而，在以下描述中，仅主要描述附加电路30的特征。

在附加电路30中，第四晶体管M4和第五晶体管M5串联在第一电压源Vgm的第二端子Vgm+与预定的第一电位GND之间。第四晶体管M4和第五晶体管M5的相应栅极连接至数据线TxD。第四晶体管M4和第五晶体管M5形成反相器。此外，第七晶体管M7和第六晶体管M6也串联在第二端子Vgm+与预定的第一电位GND之间(与M4和M5并联)。第四晶体管M4与第五晶体管M5之间的第二节点N2经由第五电阻器R5连接至第六晶体管M6的栅极。第四电容器C4连接在第六晶体管M6的栅极与预定的第一电位GND之间。此外，第八晶体管M8和第六电阻器R6串联在第二端子Vgm+与总线驱动器电路10的第一节点N1之间。第七晶体管M7和第八晶体管M8的栅极互连并且连接至第七晶体管M7与第六晶体管M6之间的第三节点N3。

现在描述附加电路30在斜率结束处加速对第一电容器C1的充电的操作。如上所述，当数据线TxD上的信号变为低时，第一开关S1接通。在这种情况下，现在经由第五电阻器R5缓慢地对第四电容器C4进行充电，其中适当地选择第五电阻器R5的电阻。一旦第四电容器C4上的电压超过了第六晶体管M6的阈值电压，电流就流过第七晶体管M7。这使第八晶体管M8导通。现在，第八晶体管M8将第六电阻器R6与第二电阻器R2并联(经由电阻器R2第一电容器C1在该阶段被充电)。因此，加速了C1的充电。以这种方式，由于提供了用于加速对第一电容器C1的充电的附加电路30，实现了图5a和5b所示的在斜率结束处的快速上升电压。如上所述，附加电路30对总线线路输出CANL处的电压的影响主要由第五电阻器R5的电阻值和第四电容器C4的电容值来确定。

类似于针对第一电阻器R1和第二电阻器R2以及针对第一电容器C1和第二电容器C2的微调电路20，可以将第五电阻器R5和第四电容器C4晒分成部分电阻器/电容器。通过这么做，可以(例如，通过采用数字控制寄存器)调节第五电阻器R5的电阻和第四电容器C4的电容，以将转变的最终部分的形状(斜率结束处的形状)最优化。

关于图3，描述了用于在总线线路输出CANL处加速从隐性电平到显性电平的转变的电路。然而，实施例不限于此。可以利用类似的电路，以类似的方式，加速从显性电平到隐性电平的转变，其中所述类似的电路与总线驱动器电路10的包含第三电阻器R3和第四电阻器R4以及第三电容器C3在内的部分相连。这种电路的组件可以被拆分或独立地可切换的，如针对以上其他组件已描述的。

尽管关于实施例描述了电阻器用于确定和调节斜率和延迟，然而本发明不限于此。作为备选方案，这些电阻器可以被替换成电流源，优选地，可编程的电流源。例如，在上述实施例中，电阻器R2、R4和R5可以被替换成(可编程的)电流源。

综上所述，根据上述实施例，描述了一种数字可调节的栅极驱动电路，所述数字可调节的栅极驱动电路可以提供低延迟和可配置的斜率。可以在发射机的开发过程中，较晚地调节包括总线驱动电路的总线发射机的行为(具体地，总线上的波形、延迟、以及输出电压的对称性)，而无需新的掩模(来改变电路元件的特征)。所提出的电路实现了可调节的斜率。该电路对于匹配来说不重要。栅极处和总线处的所有转变都是平滑的，这避免了发射频谱中的高频分量。

总线驱动器电路的设置在数据传输期间可以是固定的，并且只需不频繁地被调节(例如，当温度变化时被调节)。这使得可以实现数字控制电路的低功耗和低成本实现。

此外，由于可以微调总线驱动器电路的许多参数(从而可以微调采用总线驱动器电路的总线发射机的许多参数)，可以在驱动信号中补偿高电压输出晶体管的非理想行为。因此，可以以较小的总体面积来实现高电压输出晶体管。

因此，提供了一种发射机，该发射机的输出电流精确地依赖于时间。输出起到电流源的作用。通过用预定义的电压来驱动栅极，来实现精确性。电压源包括电容器(C1)，以预定义的方式来控制电容器(C1)的电荷。换言之，通过对驱动到输出级的栅极电压进行预先整形，来产生总线输出处的期望电压。利用RC网络来进行整形。电阻器和电容器的值确定了栅极电压的形状。可以以离散的步骤来调节这些值，从而接通和关断电容器和电阻器。根据上述实施例，提供了一种数字控制电路，该数字控制电路调整充电电流的形状。因此，可以将栅极电压的形状调节成期望的波形，从而可以将总线电压的形状调节成期望的波形。通过在控制寄存器中设置合适的值，可以校准掉可能出现的任何延迟失配。补偿电路可以用于低压侧总线线路和高压侧总线线路，因此相应的总线线路可以被独立地调节。可以调谐校准参数，以针对低电磁发射实现对称的延迟和非常低的公共电压。

包括上述总线驱动器电路的这种发射机尤为适于以高密度混合信号工艺技术来集成。

尽管关于上述示例描述了针对高速CAN总线系统的应用，然而关于诸如LIN、容错CAN、单线CAN、FlexRay等其他总线系统的应用也是可能的。

Claims

1.一种用于驱动总线电压的总线驱动器电路，包括：

总线线路输出(CANL)，所述总线线路输出的总线电压由总线驱动器电路来驱动；

第一晶体管(M1)，具有栅极，在第一晶体管(M1)的栅极处的电压确定了总线线路输出(CANL)处的总线电压；

第一电容器(C1)，连接至第一晶体管(M1)的栅极，以驱动第一晶体管(M1)的栅极处的电压；

第一开关(S1)，经由第一RC网络将第一电容器(C1)与第一电压源(Vgm)连接/断开，所述第一RC网络包括至少一个电阻器和至少一个电容器；以及

第二开关(S2)，经由第二RC网络将第一电容器(C1)与预定的固定电位(GND_2)连接/断开以对第一电容器(C1)放电，所述第二RC网络包括至少一个电阻器和至少一个电容器；以及

第一开关(S1)和第二开关(S2)由数据线上的信号(TxD)来以互补方式驱动。

2.根据权利要求1所述的总线驱动器电路，其中，第一RC网络包括串联的第一电阻器(R1)和第二电容器(C2)，当接通第一开关(S1)时，串联的第一电阻器(R1)和第二电容器(C2)与第一电容器(C1)并联。

3.根据权利要求1所述的总线驱动器电路，其中，第一RC网络包括连接在第一电压源(Vgm)与第一开关(S1)之间的第二电阻器(R2)。

4.根据权利要求1所述的总线驱动器电路，其中，第一RC网络包括连接在第一电压源(Vgm)与第一开关(S1)之间的电流源。

5.根据权利要求1所述的总线驱动器电路，其中，第二RC网络包括串联的第三电阻器(R3)和第三电容器(C3)，当接通第二开关(S2)时，串联的第三电阻器(R3)和第三电容器(C3)与第一电容器(C1)并联。

6.根据权利要求1所述的总线驱动器电路，其中，第二RC网络包括连接在预定的固定电位(GND_2)与第二开关(S2)之间的第四电阻器(R4)。

7.根据权利要求1所述的总线驱动器电路，其中，第二RC网络包括连接在预定的固定电位(GND_2)与第二开关(S2)之间的电流源。

8.根据权利要求1所述的总线驱动器电路，其中，以下器件中的至少一部分被分成独立可切换的多个部分电阻器(1R，2R，4R，8R)或部分电容器(1C，2C，4C，8C，16C)：第一电容器(C1)；第一RC网络的电阻器和/或电容器；以及第二RC网络的电阻器和/或电容器。

9.根据权利要求8所述的总线驱动器电路，其中，所述总线驱动器电路包括控制寄存器，所述控制寄存器确定部分电阻器(1R，2R，4R，8R)或部分电容器(1C，2C，4C，8C，16C)的切换。

10.根据权利要求1所述的总线驱动器电路，其中，提供充电加速电路(M4，M5，M6，M7，M8，R5，R6，C4)，所述充电加速电路用于在已接通第一开关(S1)之后，在预定的时间间隔内，加速第一电容器(C1)的充电。

11.根据权利要求10所述的总线驱动器电路，其中，所述充电加速电路(M4，M5，M6，M7，M8，R5，R6，C4)包括第四电容器(C4)，当接通第一开关(S1)时，所述第四电容器变成被缓慢充电。

12.根据权利要求11所述的总线驱动器电路，其中，第四电容器(C4)上的电压控制用于对第一电容器(C1)进行充电的另一路径(M8，R6)的连接/断开。

13.根据权利要求1所述的总线驱动器电路，其中，提供放电加速电路，所述放电加速电路用于在接通第二开关(S2)之后，在预定的时间间隔内，加速第一电容器(C1)的放电。

14.根据权利要求13所述的总线驱动器电路，其中，所述放电加速电路包括第五电容器，当接通第二开关时，所述第五电容器变成被缓慢充电。

15.根据权利要求14所述的总线驱动器电路，其中，第五电容器上的电压控制用于对第一电容器(C1)进行放电的另一路径的连接/断开。