DE102020127165A1

DE102020127165A1 - Feldbus-treiberschaltung

Info

Publication number: DE102020127165A1
Application number: DE102020127165.4A
Authority: DE
Inventors: Jens Repp; Thorsten Hinderer; Maximilian Mangst; Eric Pihet
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2020-10-15
Filing date: 2020-10-15
Publication date: 2022-04-21
Also published as: US20220123958A1; US12009943B2; CN114374576A

Abstract

Hier wird eine Senderschaltung für einen Feldbustreiber beschrieben. Gemäß einer Ausführungsform enthält die Senderschaltung einen ersten Busanschluss und einen zweiten Busanschluss zum Anschließen einer ersten Busleitung bzw. einer zweiten Busleitung. Die Sendeschaltung enthält weiterhin einen ersten Versorgungsanschluss zum Empfangen einer Versorgungsspannung und einen zweiten Versorgungsanschluss zum Empfangen einer Referenzspannung, eine erste Schaltschaltung, die zwischen den ersten Versorgungsanschluss und den ersten Busanschluss gekoppelt ist, und eine zweite Schaltschaltung, die zwischen den zweiten Busanschluss und den zweiten Versorgungsanschluss gekoppelt ist. Die erste Schaltschaltung enthält einen ersten Transistor und einen zweiten Transistor und die zweite Schaltschaltung enthält einen dritten Transistor und einen vierten Transistor. Ferner weist die Senderschaltung einen Steuerschaltkreis auf, der dazu ausgebildet ist, erste Ansteuersignale für den ersten Transistor und den dritten Transistor und zweite Ansteuersignale für den zweiten Transistor und den vierten Transistor basierend auf einem Sendesignal zu erzeugen. Der Steuerschaltkreis ist weiterhin dazu ausgebildet, die zweiten Ansteuersignale derart zu erzeugen, dass: der zweite Transistor und der vierte Transistor als Reaktion darauf, dass das Sendesignal einen Übergang von einem rezessiven zu einem dominanten Buszustand anzeigt, eingeschaltet werden, und der zweite Transistor und der vierte Transistor ausgeschaltet werden, wenn das Sendesignal einen rezessiven Buszustand anzeigt und eine spezifische erste Verzögerungszeit seit dem Sendesignal, das einen Übergang von einem dominanten zu einem rezessiven Buszustand anzeigt, verstrichen ist.

Description

TECHNISCHES GEBIET
Diese Offenbarung betrifft das Gebiet der Bustreiberschaltungen, insbesondere einen Senderteil einer Bustreiberschaltung (Sendeempfänger), der geeignet ist, Busleitungen, z. B. gemäß standardisierten Bussystemen wie beispielsweise Controller Area Network (CAN) oder FlexRay, anzusteuern.
HINTERGRUND
Im Bereich von Feldbussystemen wie beispielsweise CAN oder FlexRay zielen jüngste Entwicklungen auf eine Erhöhung der Datenrate ab. Dies ist herausfordernd, da in der Praxis typische Bustopologien Stichleitungen und nicht ordnungsgemäß abgeschlossene Busknoten enthalten können. Diese inhomogenen Netzwerke leiden unter Signalreflexionen aufgrund von Impedanzfehlanpassungen. In Empfangsknoten (mit dem in einem hochohmigen Zustand befindlichen Sender) führt eine hohe Eingangskapazität zu Verzögerungen bei der Signalausbreitung, was bei höheren Datenraten eine negative Auswirkung auf die gesamte Signalintegrität in dem Netzwerken haben kann. Daher ist es wünschenswert, dass die Eingangskapazität des Empfängerteils einer Bustreiberschaltung, während der Sendeempfänger Daten empfängt, so niedrig wie möglich ist. Wenn der Sender Daten sendet, wird die Signalintegrität durch eine hohe Eingangskapazität viel weniger beeinträchtigt.
Typische Architekturen für differentielle Bustreiber (wie beispielsweise für CAN-Busse) enthalten zum Beispiel DMOS-Kaskodenstufen mit einem isolierten Bulk (DMOS = Double diffusedMetal Oxide Semiconductor („doppelt diffundierter Metalloxid-Halbleiter)). Die Kaskodenstufen werden in der Regel permanent eingeschaltet. Die Übergänge der differenziellen Busspannung von high zu low (und umgekehrt) werden durch die High-Side- und Low-Side-Schalter gesteuert. Die DMOS-Kaskodenstufen müssen hohen Spannungen (z. B. über 40 V), die an den Busanschlüssen auftreten können, standhalten. Dioden (z. B. die intrinsischen Body-Dioden von MOS-Transistoren) können verwendet werden, um einen Rückstromfluss zu verhindern. Bei einigen Anwendungen sind die MOS-Dioden direkt mit den Busanschlüssen verbunden, was Vorteile in Bezug auf das elektromagnetische Verträglichkeits-(EMV)-Verhalten und eine symmetrische Bus-Eingangskapazitäten in Bezug auf die beiden differentiellen Busleitungen bringt. Einige Halbleitertechnologien lassen jedoch eine solche Schaltungstopologie nicht zu.
Bei einigen Halbleitertechnologien muss die Position der Kaskodenstufe und der Diode vertauscht werden, was das Problem mit sich bringt, dass eine Kaskodenstufe direkt mit einem Busanschluss verbunden ist. Aufgrund der relativ großen Gate-Source-Kapazitäten, Gate-Drain-Kapazitäten und Substratkapazitäten trägt die Kaskodenstufe erheblich zur Gesamteingangskapazität des Bustreibers bei. Darüber hinaus sind die Eingangskapazitätskapazitäten der beiden differentiellen Busanschlüsse in einer solchen Topologie nicht symmetrisch, was sich negativ auf das EMV-Verhalten auswirken kann. Daher besteht ein Bedarf an verbesserten Bustreiberschaltungen mit unsymmetrischen Eingangskapazitäten aufgrund von Kaskodenstufen, die nicht symmetrisch mit den Busleitungen verbunden sind.
ÜBERBLICK
Hier wird eine Senderschaltung für einen Feldbustreiber beschrieben. Gemäß einer Ausführungsform enthält die Senderschaltung einen ersten Busanschluss und einen zweiten Busanschluss zum Anschließen einer ersten Busleitung bzw. einer zweiten Busleitung. Die Sendeschaltung enthält weiterhin einen ersten Versorgungsanschluss zum Empfangen einer Versorgungsspannung und einen zweiten Versorgungsanschluss zum Empfangen einer Referenzspannung, eine erste Schaltschaltung („switching circuit“), die zwischen den ersten Versorgungsanschluss und den ersten Busanschluss gekoppelt ist, und eine zweite Schaltschaltung, die zwischen den zweiten Busanschluss und den zweiten Versorgungsanschluss gekoppelt ist. Die erste Schaltschaltung enthält einen ersten Transistor und einen zweiten Transistor und die zweite Schaltschaltung enthält einen dritten Transistor und einen vierten Transistor. Ferner weist die Senderschaltung einen Steuerschaltkreis auf, der dazu ausgebildet ist, erste Ansteuersignale für den ersten Transistor und den dritten Transistor und zweite Ansteuersignale für den zweiten Transistor und den vierten Transistor basierend auf einem Sendesignal zu erzeugen. Der Steuerschaltkreis ist weiterhin dazu ausgebildet, die zweiten Ansteuersignale derart zu erzeugen, dass: der zweite Transistor und der vierte Transistor als Reaktion darauf, dass das Sendesignal einen Übergang von einem rezessiven zu einem dominanten Buszustand anzeigt, eingeschaltet werden, und der zweite Transistor und der vierte Transistor ausgeschaltet werden, wenn das Sendesignal einen rezessiven Buszustand anzeigt und eine spezifische erste Verzögerungszeit seit dem Sendesignal, das einen Übergang von einem dominanten zu einem rezessiven Buszustand anzeigt, verstrichen ist. Darüber hinaus wird hier ein entsprechendes Verfahren zum Betreiben einer Senderschaltung für einen Feldbustreiber beschrieben.
Figurenliste
Die im Folgenden beschriebenen Ausführungsformen lassen sich unter Bezugnahme auf die folgenden Zeichnungen und Beschreibungen besser verstehen. Die Komponenten in den Abbildungen sind nicht notwendigerweise maßstabsgetreu; stattdessen wird der Schwerpunkt auf die Veranschaulichung der Prinzipien der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugsziffern korrespondierende Teile. In den Zeichnungen:

1 zeigt ein Beispiel für einen symmetrischen Senderteil einer Bustreiber-(Sendeempfänger)-Schaltung.
2 zeigt ein Beispiel für einen unsymmetrischen Senderteil einer Bustreiber-(Sendeempfänger)-Schaltung; bei einigen Halbleitertechnologien kann die symmetrische Version von 1 nicht implementiert werden.
3 zeigt eine Ausführungsform einer verbesserten Bustreiberschaltung mit schaltbaren Kaskodenstufen.
4 zeigt ein beispielhaftes Timing-Diagramm, das die Funktion der Schaltung aus 3 veranschaulicht.
5 zeigt eine modifizierte/verbesserte Version der Ausführungsform von 3.
6 zeigt eine Ausführungsform, die als Weiterentwicklung des Beispiels von 3 oder 5 angesehen werden kann.
7 zeigt eine Modifikation des Beispiels von 3.
Die 8 bis 13 zeigen eine Ausführungsform, die als eine Weiterentwicklung oder Verbesserung des Beispiels von 3 oder 5 angesehen werden kann.

AUSFÜHRLICHE BESCHREIBUNG
Die hier beschriebenen Ausführungsformen beziehen sich auf eine Bustreiber-(Sendeempfänger)-Schaltung für einen CAN-Busknoten. Es versteht sich, dass die hier beschriebenen Konzepte ohne weiteres auf andere Arten von Feldbussen wie beispielsweise FlexRay angewendet werden können. Darüber hinaus ist wird angemerkt, dass die Figuren nur den Senderteil der Sendeempfängerschaltung enthalten. Es versteht sich, dass die entsprechenden Empfängerteile, die weggelassen wurden, um die Zeichnungen einfach zu halten, hinzugefügt werden können. Verschiedene geeignete Implementierungen von Empfängerschaltungen sind als solche bekannt und werden daher hier nicht weiter erörtert.
1 zeigt ein Beispiel für einen symmetrischen Senderteil einer Bustreiber-(Sendeempfänger)-Schaltung. Es wird darauf hingewiesen, dass eine derartige symmetrische Sendertopologie nur möglich ist, wenn die Treiberschaltung unter Verwendung bestimmter Halbleiterherstellungstechnologien integriert ist.
Das Beispiel von 1 kann in eine High-Side-Schaltung, die zwischen einen ersten Versorgungsanschluss VCC (der die Versorgungsspannung Vcc empfängt) und einen ersten Busanschluss CANH gekoppelt ist, und eine Low-Side-Schaltung, die zwischen einen zweiten Busanschluss CANL und einen zweiten Versorgungsanschluss GND (der auf einer Referenzspannung V_GND, z. B. Massepotential, liegt) gekoppelt ist, strukturiert sein. Die High-Side-Schaltung enthält eine Reihenschaltung eines ersten elektronischen Schalters (High-Side-Transistor M_HS), eines Transistors M_PC, der eine erste Kaskodenstufe bildet (auch als Kaskodenschaltung bezeichnet), und einer ersten MOS-Diode M_D1. Gleichermaßen enthält die Low-Side-Schaltung eine Reihenschaltung einer zweiten MOS-Diode M_D2, eines Transistors M_NC, der eine zweite Kaskodenstufe bildet, und eines zweiten elektronischen Schalters (Low-Side-Transistor M_LS). Der Transistor der ersten Kaskodenstufe ist ein p-Kanal-MOS-(PMOS)-Transistor, während der Transistor der zweiten Kaskodenstufe ein n-Kanal-MOS-(NMOS)-Transistor ist. Ähnlich enthält der erste elektronische Schalter einen (High-Side) PMOS-Transistor M_HS, während der zweite elektronische Schalter einen (Low-Side) NMOS-Transistor M_LS enthält. Die MOS-Dioden M_D1 und M_D2 können durch die intrinsischen Drain-Bulk-Dioden von PMOS-Transistoren, deren Gate-Elektrode mit der jeweiligen Source-Elektrode verbunden ist, gebildet werden.
Wie in 1 gezeigt, sind der erste und der zweite Busanschluss CANH, CANL über Widerstände R_CANH bzw. R_CANL, die Widerstände in der Größenordnung von mehreren zehn Kiloohm aufweisen können, jeweils mit einer Spannungsquelle, die die Gleichtaktspannung V_CM liefert, verbunden. Die in 1 gezeigten Kapazitäten C_GD und C_GS bezeichnen die intrinsischen (parasitären) Kapazitäten zwischen Gate und Drain bzw. Gate und Source der Transistoren M_PC und M_NC, die die Kaskodenstufen bilden. Die Kapazitäten C_SUB bezeichnen die intrinsischen Kapazitäten zwischen den Bulk-Anschlüssen der Transistoren, die die Kaskodenstufen bilden. Die Kapazitäten C_DS bezeichnen die intrinsischen Drain-Source-Kapazitäten der Transistoren, die den ersten und den zweiten elektronischen Schalter bilden.
Wie erwähnt, ist eine symmetrische Schaltungsstruktur, bei der die MOS-Dioden zwischen den Busanschlüssen CANL, CANH und den jeweiligen Kaskodenstufen M_NC, M_PC angeschlossen sind, für einige Halbleitertechnologien nicht realisierbar. Zum Beispiel kann bei einigen Halbleitertechnologien die niederohmige Verbindung zwischen der Source-Elektrode des PMOS-Transistors M_D1, der als Diode wirkt, und der n-dotierten Epitaxieschicht des Wafers während negativer Busspannungen zu relativ großen Substratströmen führen. Daher müssen die Positionen der PMOS-Kaskodenstufe und der MOS-Diode, wie in 2 dargestellt, in der High-Side-Schaltung vertauscht werden.
Das Beispiel von 2 ist im Wesentlichen dasselbe wie das vorherige Beispiel von 1. Der einzige Unterschied zwischen den beiden Beispielen besteht darin, dass die Positionen der MOS-Diode (Transistor M_D1) und der Kaskodenstufe (Transistoren M_PC) vertauscht sind, was zu einer unsymmetrischen Eingangskapazität an den Busanschlüssen CANH, CANL führt. Die 1 und 2 zeigen die übliche Kaskodenkonfiguration, bei der das Gate des PMOS-Transistors M_PC mit Massepotential und das Gate des NMOS-Transistors M_NC mit dem Versorgungspotential Vcc vorgespannt ist.
3 zeigt eine beispielhafte Implementierung des Senderteils einer Bustreiberschaltung, bei der die Kaskodenstufen ein- und ausgeschaltet werden, anstatt konstant vorgespannt zu sein. Das heißt, die High-Side-Schaltung und die Low-Side-Schaltung (Transistoren M_HS, M_LS, die jeweiligen Kaskodenstufen M_PC, MNC und die MOS-Dioden M_D1, M_D2) sind auf dieselbe Weise implementiert wie in 2 gezeigt. Darüber hinaus enthält die Schaltung von 3 verschiedene Steuerschaltkreise zum Steuern der Schaltzustände der Transistoren M_HS, M_LS und der jeweiligen Kaskodenstufen M_PC, M_NC. Die Sendersteuerschaltung 10 empfängt ein Eingangsdatensignal TXD (Sendesignal) und erzeugt entsprechende Schaltsignale SW_HS, SW_LS für die Transistoren M_HS, M_LS. Im Fall eines CAN-Bussystems zeigt ein High-Pegel des Eingangsdatensignals TXD üblicherweise einen rezessiven Zustand an (Busspannung ist low), während ein Low-Pegel des Eingangsdatensignals TXD einen dominanten Zustand zeigt (Busspannung wird aktiv auf High-Pegel gesetzt). Die Schaltsignale SW_HS, SW_LS werden durch die Gate-Treiberschaltungen 11 und 12 in entsprechende Gate-Source-Spannungen V_GS,_HS, V_GS,_LS für die Transistoren M_HS, M_LS umgewandelt. Verschiedene übliche Gate-Treiber-Implementierungen sind als solche bekannt und werden daher hier nicht weiter erörtert.
Im Wesentlichen löst die Senderschaltung 10 als Reaktion darauf, dass das Eingangsdatensignal TXD einen dominanten Zustand anzeigt, ein Einschalten der Transistoren M_HS, M_LS aus und löst als Reaktion darauf, dass das Eingangsdatensignal TXD einen rezessiven Zustand anzeigt, ein Ausschalten der Transistoren M_HS, M_LS aus. Somit wird in einem dominanten Zustand aktiv ein High-Pegel zwischen den Busanschlüssen CANH und CANL ausgegeben, und die Busspannung zwischen den Busanschlüssen CANH und CANL wird durch die Widerstände R_CANH und R_CANL auf einen Low-Pegel (Null im stationären Zustand) heruntergezogen.
Die Senderschaltung 10 ist weiterhin dazu ausgebildet, entsprechend dem Eingangsdatensignal TXD Schaltsignale EIN und AUS zum Ein- bzw. Ausschalten der Kaskodenstufen (Transistoren M_PC und M_NC) zu erzeugen. Das Signal AUS, das ein Ausschalten der Kaskodenstufen auslöst, unterliegt einer Verzögerung t_DEL (siehe 3, Verzögerungsblock 14). Die Kaskoden-Steuerschaltung 13 empfängt die Signale EIN und AUS und erzeugt entsprechende Gate-Source-Spannungen V_G,_PMOS, V_G,_NMOS für die Transistoren M_PC und M_NC. Die Funktion der Sendersteuerschaltung 10 in Bezug auf das Schalten der Kaskodenstufen wird unter Bezugnahme auf die Zeitverlaufsdiagramme von 4 näher erläutert.
Bei dem Beispiel zeigt das Eingangsdatensignal TXD zwischen den Zeitpunkten t₀ und t₁, zwischen den Zeitpunkten t₂ und t₄ und zwischen den Zeitpunkten ts und t₆ einen rezessiven Zustand an. Außerhalb der rezessiven Zeitintervalle wird ein dominanter Zustand angezeigt. Die rezessiven Zustände zwischen den Zeitpunkten t₀ und t₁ sowie t₅ und t₆ sind kürzer als die Verzögerungszeit t_DEL (t₁-t₀<t_DEL, t₆-t₅<t_DEL), während der rezessive Zustand zwischen den Zeitpunkten t₂ und t₄ länger als die Verzögerungszeit t_DEL ist (t₄t₂>t_DEL). Beide Kaskodentransistoren M_PC, M_NC befinden sich in einem Ein-Zustand, während das Eingangsdatensignal TXD einen dominanten Zustand anzeigt, z. B. für Zeiten vor dem Zeitpunkt t₀. Wenn das Eingangsdatensignal TXD von einem dominanten Zustand in einen rezessiven Zustand wechselt, werden die Kaskodentransistoren M_PC, M_NC eine Verzögerungszeit t_DEL nach dem Übergang ausgeschaltet (siehe z. B. 4, Übergang zum Zeitpunkt t₂, Ausschalten der Kaskodentransistoren zum Zeitpunkt t₃). Das Ausschalten der Kaskodentransistoren erfolgt nur, wenn das Eingangsdatensignal TXD nach der Verzögerungszeit t_DEL noch einen rezessiven Zustand anzeigt (z. B. zum Zeitpunkt t₃ in 4). Wenn das Eingangsdatensignal TXD von einem rezessiven Zustand in einen dominanten Zustand wechselt, werden die Kaskodentransistoren M_PC, M_NC ohne nennenswerte Verzögerung eingeschaltet (siehe z. B. 4, Übergang zum Zeitpunkt t₄), sofern sie nicht bereits eingeschaltet sind. Wenn hingegen das Eingangsdatensignal TXD von dem dominanten Zustand in einen rezessiven Zustand wechselt, werden die Kaskodentransistoren M_PC, M_NC eine Verzögerungszeit t_DEL nach dem Übergang in den rezessiven Zustand ausgeschaltet (siehe z. B. 4, Übergang zum Zeitpunkt t₂, entsprechendes Ausschalten zum Zeitpunkt t₃=t₂+t_DEL).
Wie in 4 zu sehen ist, bewirkt die Einfügung der Verzögerung t_DEL, dass rezessive Zustände mit einer Dauer kürzer als die Verzögerungszeit t_DEL nicht zu einem Ausschalten der Kaskodentransistoren M_PC, M_NC führen. Bei dem Beispiel von 4 ist dies für den ersten rezessiven Zustand zwischen t₀ und t₁ und den dritten rezessiven Zustand zwischen t₅ und t₆ der Fall. Die Verzögerungszeit t_DEL wird üblicherweise so festgelegt, dass sie länger ist als die längste rezessive Zeitspanne, die während eines normalen CAN-Frames auftreten kann (z. B. fünf aufeinanderfolgende rezessive Bits). Längere rezessive Zeitspannen treten normalerweise nur auf, wenn der Sendeempfänger nicht aktiv Daten sendet. Daher sind die Kaskodenstufen normalerweise eingeschaltet, wenn der Sender Daten über den Bus sendet, und sind ausgeschaltet, wenn der Sendeempfänger zuhört. Die Verzögerungszeit t_DEL hängt natürlich von der Datenrate des CAN-Bussystems ab und kann im Bereich von wenigen zehn Mikrosekunden (z. B. 10-100 µs) liegen.
Das Beispiel von 5 ist im Wesentlichen dasselbe wie das Beispiel von 3 mit dem einzigen Unterschied, dass die Signale SW_HS und SW_LS für eine kurze Zeit (z. B. wenige Nanosekunden, siehe die Verzögerungsblöcke 15, 16) verzögert werden, so dass die Kaskodenstufen bereits vollständig eingeschaltet sind, wenn der Einschaltvorgang der High-Side- und Low-Side-Transistoren M_HS, M_LS eingeleitet wird. Abgesehen von den Verzögerungsblöcken 15, 16 ist die Schaltung von 5 dieselbe wie die Schaltung von 3. Verschiedene geeignete Implementierungen der Verzögerungsblöcke 15, 16 sind als solche bekannt und werden daher hier nicht näher erläutert.
Das Beispiel von 6 kann als eine Erweiterung der Ausführungsform von 5 angesehen werden. Die 5 und 6 sind im Wesentlichen identisch, mit Ausnahme der Schaltung 21, die zwischen die Spannungsquelle 20, die die Gleichtaktspannung V_CM erzeugt, und die Busanschlüsse CANH und CANL geschaltet ist. Der Schaltschaltkreis 21 kann als Kompensationsschaltung angesehen werden, die dazu ausgebildet ist, sowohl den ersten Busanschluss CANH als auch den zweiten Busanschluss CANL während eines Schaltvorgangs der Kaskodentransistorstufen M_PC, M_NC mit dem Spannungsausgang (Spannung V_CM) der Gleichtaktspannungsquelle 20 zu verbinden, um die Widerstände R_CANH, R_CANL zu überbrücken.
Die Kompensationsschaltung 21 (Schaltschaltung) ermöglicht es, die Gleichtaktspannungsstörungen an den Busanschlüssen CANH und CANL zu verringern. Wie bereits erwähnt, besitzen die Widerstände der Widerstände R_CANH, R_CANL Nennwerte in der Größenordnung von wenigen zehn Kiloohm. Daher sind die Ausgleichsströme, die durch die Gleichtaktspannungsquelle 20 während eines Schaltvorgangs bereitgestellt werden, begrenzt. Infolgedessen können die sich aus dem Schalten der Kaskodenstufen ergebenden Schaltströme relativ starke Störungen der Gleichtaktspannung an den Busknoten CANH, CANL verursachen. Das Überbrücken der Widerstände R_CANH, R_CANL verringert die Widerstände zwischen der Gleichtaktspannungsquelle 20 und den Busknoten CANH und CANL wirksam und verringert dadurch die genannten Störungen. Während des Schaltens der Kaskodenstufen stellt die Kompensationsschaltung 21 eine niederohmige Verbindung zwischen den Busknoten CANH und CANL und der Gleichtaktspannungsquelle 20 zur Verfügung.
In der Praxis ist es erwünscht, dass die Kompensationsschaltung 21 robust genug ist, um den ESD-Anforderungen für den Bus-Sendeempfänger zu genügen (ESD = electrostatic discharges; „elektrostatische Entladungen“). Bei einer Ausführungsform werden die Widerstände R_CANH und R_CANL durch Einschalten zusätzlicher Transistoren, die in der Kompensationsschaltung 21 enthalten sind, überbrückt. Bei einer anderen Ausführungsform wird das Überbrücken der Widerstände R_CANH und R_CANL durch Verbinden Busknoten CANH und CANL mit einer weiteren, von der Spannungsquelle 20 verschiedenen Gleichtaktspannungsquelle (in 6 nicht gezeigt) realisiert.
Die High-Side- und Low-Side-Transistoren M_HS, M_LS sowie die Transistoren, die die Kaskodenstufen bilden, können in einem Transistorzellenarray, das eine Vielzahl von Transistorzellen enthält, deren Drain-Source-Strompfade parallel geschaltet sind, implementiert werden. Eine derartige Implementierung in Form eines Transistorzellenarrays ist sehr üblich, insbesondere für DMOS-Transistoren, und wird daher hier nicht näher erörtert. Bei einer Ausführungsform werden die Gates der einzelnen Transistorzellen des High-Side-Transistors M_HS durch gestaffelte Gate-Signale angesteuert, um die Transistorzellen während des Einschalt-/Ausschaltvorgangs nacheinander zu aktivieren oder zu deaktivieren, um eine bestimmte gewünschte Form der Schaltflanke zu erreichen. Dieses Konzept ist auch als solches bekannt und wird oft als „Flankenformen“ („edge shaping“) bezeichnet.
7 zeigt ein Beispiel für die High-Side-Schaltung, bei der der Transistor M_PC in einem Transistorzellenarray, das eine Vielzahl von parallelen Transistorzellen enthält, implementiert ist. Zusätzlich dazu bildet eine weitere Gruppe von Transistorzellen (in demselben oder in einem anderen Zellenarray) einen weiteren Transistor M_PC', der zwischen den Versorgungsknoten VCC und den Busknoten CANH gekoppelt ist. Eine weitere MOS-Diode M_D1' ist mit dem Transistor M_PC' in Reihe geschaltet. Die Gates der Transistorzellen, die den Transistor M_PC' bilden, werden z. B. durch dasselbe Gatesignal V_GS,_HS angesteuert wie der High-Side-Transistor M_HS. Wie in 7 zu sehen ist, kann die Reihenschaltung des zusätzlichen Transistors M_PC' und der zusätzlichen MOS-Diode M_D1' im eingeschalteten Zustand einen zusätzlichen Strompfad parallel zu der High-Side-Schaltung (M_PC, M_D1 und M_HS) bilden. Die Low-Side-Schaltung kann analog zu dem Beispiel von 7, das sich auf die High-Side bezieht, in gleicher Weise modifiziert/erweitert werden.
8 zeigt eine beispielhafte Implementierung einer weiteren Ausführungsform, die als Erweiterung des Beispiels von 3 angesehen werden kann. Insbesondere zeigt 8 einen Teil der Kaskoden-Steuerschaltung 13 (siehe 3) ausführlicher. Ein weiterer Teil der Schaltung ist in 10 gezeigt; die vollständige Schaltung ist in 12 gezeigt. Um jedoch die Erörterung zu vereinfachen, sind in 8 nur jene Schaltungskomponenten enthalten, die erforderlich sind, um die Kaskodenstufe (Transistor M_PC) in der High-Side-Schaltung einzuschalten. Dasselbe Konzept lässt sich auf das Einschalten der Kaskodenstufe (Transistor M_NC) in der Low-Side-Schaltung sowie auf das Ausschalten der Kaskodenschaltungen anwenden.
Die Schaltung von 8 verarbeitet (unter anderem) Steuersignale CASC_ON und ON active, die sich aus dem Steuersignal EIN (siehe auch 3) ableiten lassen, wie in dem Zeitverlaufsdiagramm von 9 dargestellt. Bei dem vorliegenden Beispiel wird ein Einschalten der High-Side-Kaskodenstufe dadurch ausgelöst, dass das Steuersignal EIN von einem Low-Pegel auf einen High-Pegel wechselt. Dieser Pegelübergang löst einen Puls (High-Pegel) mit einer definierten Pulslänge t_R in dem Signal ON_ active aus. Das Ende dieses Pulses (in dem Signal ON_ active) löst einen Übergang von einem Low-Pegel auf einen High-Pegel in dem Signal CASC_ON aus. Im Wesentlichen folgt die ansteigende Flanke in dem Signal CASC ON der ansteigenden Flanke in dem Steuersignal EIN mit einer Verzögerung t_R, wobei das Signal ON_ active zwischen den beiden entsprechenden ansteigenden Flanken high ist.
Wie erwähnt, ist der Schaltungsteil von 8 dazu ausgelegt, die High-Side-Kaskodenstufe (Transistor M_PC) einzuschalten. Die Kaskodensteuerschaltung von 8 ist weiterhin so ausgelegt, dass sie - während eines Einschaltvorgangs der High-Side-Kaskodenstufe (Transistor M_PC) - einen Kompensationsstrom I_ON,_P gleich einem Gatestrom des Transistors M_PC erzeugt und den Kompensationsstrom I_ON,_P in einen Laststrompfad des Transistors M_PC einspeist. Die Dauer des Einschaltvorgangs hängt von den intrinsischen Kapazitäten ab und ist für eine bestimmte Implementierung bekannt und wird durch die Zeit t_R, die die Pulslänge des oben erwähnten Pulses in dem Signal ON_ active darstellt, angenähert.
In einem Aus-Zustand ist die Gate-Drain-Kapazität C_GD des Transistors M_PC geladen. Die Gate-Spannung V_G,_PMOS liegt auf einem High-Pegel (ungefähr gleich Vcc). Es wird auf die Schaltung in 8 verwiesen. Der Einschaltvorgang wird durch eine steigende Flanke in dem Signal ON active veranlasst. Ein High-Pegel des Signals ON active schaltet den Transistor M₇ ein und schaltet den Transistor M₁₂ aus. Ein aktivierter (=eingeschalteter) Transistor M₇ ermöglicht das Entladen der Gate-Drain-Kapazität C_GD über die Lastpfade von Transistor M₇ und Transistor M₈. Der Entladestrom wird mit i_ON,_P bezeichnet. Die Transistorpaare M₈, M₉ und Mio, M₁₃ bilden 1:1-Stromspiegel. Dies hat zur Folge, dass der Laststrom der Transistoren M₉ und Mio sowie der Laststrom des Transistors M₁₃ während des Einschaltvorgangs gleich dem Gatestrom I_ON,P ist. Der Laststrom des Transistors M₁₃ ist der oben erwähnte Kompensationsstrom. Wie in 8 gezeigt, wird dieser Kompensationsstrom in den Laststrompfad (Drain-Source-Strompfad) der Kaskodenstufe (Transistor M_PC) eingespeist. Der Kompensationsstrom hilft dabei, die Spannung an dem jeweiligen Busknoten CANH während des Umschaltens der Kaskodenstufen aufrechtzuerhalten und Gleichtaktstörungen zu vermeiden. Es wird angemerkt, dass in 8 die Gate-Drain-Kapazität C_GD die effektive Kapazität zwischen Gate- und Drain-Elektrode des Kaskodentransistors M_PC darstellt und die Schaltung über den Widerstand R_CANH und die Gleichtaktspannungsquelle 20 (in 8 nicht dargestellt, siehe 6) abgeschlossen ist.
Nach der Zeitspanne t_R wechselt das Signal ON_active auf einen Low-Pegel, was ein Ausschalten des Transistors M₇ und ein Einschalten des Transistors M₁₂ bewirkt, was im Wesentlichen die Stromspiegel M₈, M₉ und Mio, M₁₃ deaktiviert. Zugleich wird der Transistor M₆ eingeschaltet, um die Gate-Spannung V_G,_PMOS low (und die Gate-Kapazität entladen) und damit die High-Side-Kaskodenstufe eingeschaltet zu halten.
Ein ähnliches Konzept kann verwendet werden, um den Gatestrom während einer Ausschaltzeitspanne zu kompensieren. Eine komplementäre Schaltung (d. h. PMOS- und NMOS-Komponenten sind vertauscht) kann verwendet werden, um die Low-Side-Kaskodenstufe (Transistor M_NC) ein- und auszuschalten. Ein Beispiel ist in 10 dargestellt.
10 zeigt den Teil der Kaskodensteuerschaltung 13, der für das Ausschalten der High-Side-Kaskode verantwortlich ist. Die Schaltung von 10 verarbeitet Steuersignale CASC_OFF' und OFF_active', die aus dem Steuersignal AUS (siehe auch 3) abgeleitet werden können, wie in dem Zeitverlaufsdiagramm von 11 gezeigt. Bei vorliegenden Beispiel wird ein Ausschalten der High-Side-Kaskodenstufe dadurch ausgelöst, dass das Steuersignal AUS von einem High-Pegel auf einen Low-Pegel wechselt. Dieser Pegelübergang löst in dem Signal OFF_active' einen invertierten Puls (Low-Pegel) mit einer definierten Pulslänge t_R aus. Das Ende dieses Pulses (in dem Signal OFF_active') löst in dem Signal CASC_OFF' einen Übergang von einem High-Pegel zu einem Low-Pegel aus. Im Wesentlichen folgt die fallende Flanke in dem Signal CASC_OFF' der fallenden Flanke in dem Steuersignal AUS mit einer Verzögerung t_R, wobei das Signal OFF _active' zwischen den beiden entsprechenden fallenden Flanken niedrig ist.
Im Gegensatz zu dem Schaltungsteil von 8 ist der Schaltungsteil von 10 dazu ausgelegt, die High-Side-Kaskodenstufe (Transistor M_PC) auszuschalten. Die Kaskodensteuerschaltung von 10 ist weiterhin so ausgelegt, dass sie - während eines Ausschaltvorgangs der High-Side-Kaskodenstufe (Transistor M_PC) - einen Kompensationsstrom i_OFF,P erzeugt, der gleich einem Gatestrom des Transistors M_PC ist, und den Kompensationsstrom i_OFF,P in einen Laststrompfad des Transistors M_NC (Low-Side-Kaskodenstufe) einspeist. Die Dauer des Ausschaltvorgangs hängt von den intrinsischen Kapazitäten ab und ist für eine bestimmte Implementierung bekannt und wird durch die Zeit t_R, die die Pulslänge des oben erwähnten Pulses in dem Signal OFF_active' (analog zu dem Signal ON_active) darstellt, angenähert.
In einem Ein-Zustand ist die Gate-Drain-Kapazität C_GD des Transistors M_PC entladen. Die Gate-Spannung V_G,_PMOS liegt auf einem Low-Pegel (näherungsweise gleich dem Massepotential). Es wird auf die Schaltung von 10 verwiesen. Der Ausschaltvorgang wird mit einer fallenden Flanke in dem Signal OFF_active' veranlasst. Ein Low-Pegel des Signals OFF_active' (während des Low-Pulses) schaltet den Transistor M₄ ein und schaltet den Transistor M₁₁ aus. Ein aktivierter Transistor M₄ ermöglicht das Laden der Gate-Drain-Kapazität C_GD über die Lastpfade von Transistor M₄ und Transistor M₃. Der Ladestrom ist mit i_OFF,P bezeichnet. Die Transistorpaare M₁, M₃ und M₂, M₁₄ bilden 1:1-Stromspiegel. Infolgedessen ist der Laststrom der Transistoren M₁ und M₂ sowie der Laststrom des Transistors M₁₄ während des Ausschaltvorgangs gleich dem Gatestrom i_OFF,P. Der Laststrom von Transistor M₁₄ ist der oben erwähnte Kompensationsstrom während des Ausschaltvorgangs. Wie in 10 gezeigt, wird dieser Kompensationsstrom in den Laststrompfad (Drain-Source-Strompfad) der Low-Side-Kaskodenstufe (Transistor M_NC) eingespeist. Der Kompensationsstrom hilft dabei, die Spannung an dem jeweiligen Busknoten CANL während des Schaltens der Kaskodenstufen aufrechtzuerhalten und Gleichtaktstörungen zu vermeiden.
Nach der Zeitspanne t_R wechselt das Signal OFF _active' wieder auf einen High-Pegel, was ein Ausschalten von Transistor M₄ und ein Einschalten von Transistor M₁₁ bewirkt, wodurch im Wesentlichen die Stromspiegel M₁, M₃ und M₂, M₁₄ deaktiviert werden. Zugleich wird der Transistor M₅ eingeschaltet, um die Gate-Spannung V_G,_PMOS auf high (und die Gate-Kapazität geladen) und damit die High-Side-Kaskodenstufe ausgeschaltet zu halten.
Die Beispiele der 8 und 10 zeigen zwei verschiedene Teile derselben Kaskodensteuerschaltung 13. Die Schaltungsteile der 8 und 10 sind dazu ausgelegt, die High-Side-Kaskodenstufe (Transistor M_PC) zu schalten und dabei die Gate-Ströme während des Schaltvorgangs zu kompensieren, um Gleichtaktstörungen an den Busknoten CANH und CANL zu vermeiden. Der Schaltkreis zum Schalten der Low-Side-Kaskode kann analog ausgelegt werden. In 12 zeigt die vollständige Schaltung.
Wie oben erläutert, beziehen sich die Schaltungsteile der 8 und 10 auf das Schalten der High-Side-Kaskodenstufe (Transistor M_PC). Es versteht sich, dass das Schalten der Low-Side-Kaskodenstufe (Transistor M_NC) unter Verwendung eines komplementären (p- und n-Kanal-Vorrichtungen vertauscht) Schaltkreises analog implementiert werden kann. Ein Beispiel für die vollständige Schaltung ist in 12 gezeigt. Um unnötige Wiederholungen zu vermeiden, wird auf die Beschreibung der 8 und 10 verwiesen. Die entsprechenden Zeitverlaufsdiagramme sind in 13 gezeigt.
Die Zeitverlaufsdiagramme von 13 zeigen den vollständigen Satz von Signalen, die erforderlich sind, um die Schaltung von 12 zu betreiben. Abschnitte dieser Signale wurden bereits unter Bezugnahme auf die 9 und 11 erörtert. Die Signale CASC_ON, CASC_OFF, ON active und OFF_active sowie die entsprechenden invertierten Signale CASC_ON', CASC_OFF', ON active' und OFF _active' können unter Verwendung weniger Standard-Logikeinrichtungen (Gatter, Monoflops und Latches) aus den durch die Senderschaltung 10 (siehe 5) gelieferten Steuersignalen EIN und AUS leicht erzeugt werden. Wie bei dem Beispiel von 13 zu sehen ist, wird zur Zeitto ein Einschalten der Kaskodenstufen ausgelöst, wobei zunächst ein kurzer Puls in dem Signal ON_active (und dem entsprechenden invertierten Signal ON_active') erzeugt wird, während der entsprechende Logikpegel in dem Signal CASC ON am Ende des Pulses zum Zeitpunkt t₁ folgt. Die Pulslänge t_R ist gleich ti-to. Ähnlich wird zur Zeit t₂ ein Ausschalten der Kaskodenstufen ausgelöst, wobei zunächst ein kurzer Puls in dem Signal OFF_active (und dem entsprechenden invertierten Signal OFF_active') erzeugt wird, während der entsprechende Logikpegel in dem Signal CASC OFF am Ende des Pulses zum Zeitpunkt t₃ folgt. Die Pulslänge t_R ist gleich t₃-t₂. Die Intervalle t₃-t₂ und ti-to können gleich sein, müssen es aber nicht.
Begriffe wie „erster“, „zweiter“ und dergleichen werden verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sind auch nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
Wie hierin verwendet, sind die Begriffe „mit“, „enthaltend“, „beinhaltend“, „aufweisen“ und dergleichen offene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/eine/einer/eines“ und „der/die/das“ sollen sowohl den Plural als auch den Singular einschließen, es sei denn, aus dem Kontext geht klar etwas anderes hervor.
Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen, sofern nicht ausdrücklich anderes angegeben, miteinander kombiniert werden können.
Obwohl verschiedene Ausführungsformen in Bezug auf eine oder mehrere spezifische Implementierungen gezeigt und beschrieben wurden, können Änderungen und/oder Modifikationen an den dargestellten Beispielen vorgenommen werden, ohne vom Gedanken und Umfang der beigefügten Ansprüche abzuweichen. In besonderer Hinsicht auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten oder Strukturen (Einheiten, Baugruppen, Einrichtungen, Schaltungen, Systeme usw.) ausgeführt werden, sollen die Begriffe (einschließlich des Verweises auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben - sofern nicht anders angegeben - jeder Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (z. B. die funktionell äquivalent ist), selbst wenn sie zu der offenbarten Struktur, die die Funktion bei den hier dargestellten beispielhaften Implementierungen der Erfindung ausführt, strukturell nicht äquivalent ist.
Fachleute werden verstehen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl anderer und/oder gleichwertiger Implementierungen ersetzt werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier erörterten spezifischen Ausführungsformen abdecken. Daher soll diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt werden.

Claims

Senderschaltung für einen Feldbustreiber, die aufweist: einen ersten Busanschluss (CANH) und einen zweiten Busanschluss (CANL) zum Anschließen einer ersten Busleitung beziehungsweise einer zweiten Busleitung; einen ersten Versorgungsanschluss zum Empfangen einer Versorgungsspannung (Vcc) und einen zweiten Versorgungsanschluss (GND) zum Empfangen einer Referenzspannung (VGND); eine erste Schaltschaltung, die zwischen den ersten Versorgungsanschluss und den ersten Busanschluss (CANH) gekoppelt ist, und eine zweite Schaltschaltung, die zwischen den zweiten Busanschluss (CANL) und den zweiten Versorgungsanschluss (GND) gekoppelt ist; wobei die erste Schaltschaltung einen ersten Transistor (M_HS) und einen zweiten Transistor (M_PC) enthält und die zweite Schaltschaltung einen dritten Transistor (M_LS) und einen vierten Transistor (M_NC) enthält; und wobei die Senderschaltung weiterhin einen Steuerschaltkreis aufweist, der dazu ausgebildet ist, erste Ansteuersignale (V_GS,HS, V_GS,LS) für den ersten Transistor (M_HS) und den dritten Transistor (M_LS) und zweite Ansteuersignale (V_G,PMOS, V_G,NMOS) für den zweiten Transistor (M_PC) und den vierten Transistor (M_NC) basierend auf einem Sendesignal (TXD) zu erzeugen, wobei der Steuerschaltkreis dazu ausgebildet ist, die zweiten Ansteuersignale derart zu erzeugen, dass: der zweite Transistor (M_PC) und der vierte Transistor (M_NC) als Reaktion darauf, dass das Sendesignal (TXD) einen Übergang von einem rezessiven zu einem dominanten Buszustand anzeigt, eingeschaltet werden, und der zweite Transistor (M_PC) und der vierte Transistor (M_NC) ausgeschaltet werden, wenn das Sendesignal (TXD) einen rezessiven Buszustand anzeigt und eine bestimmte erste Verzögerungszeit (t_DEL) verstrichen ist, seit das Sendesignal (TXD) einen Übergang von einem dominanten zu einem rezessiven Buszustand anzeigt.
Senderschaltung nach Anspruch 1, wobei die erste Schaltschaltung ein mit dem zweiten Transistor (M_PC) gekoppeltes erstes Diodenelement (M_D1) enthält und die zweite Schaltschaltung ein mit dem vierten Transistor (M_NC) gekoppeltes zweites Diodenelement (M_D2) enthält.
Senderschaltung nach Anspruch 2, wobei das erste Diodenelement (M_D1) und das zweite Diodenelement (M_D2) jeweils durch einen MOS-Transistor, dessen Gate-Elektrode mit seiner Source-Elektrode verbunden ist, implementiert sind.
Senderschaltung nach Anspruch 2 oder 3, wobei das erste Diodenelement (M_D1) und das zweite Diodenelement (M_D2) durch die intrinsischen Drain-Bulk-Dioden von MOS-Transistoren gebildet sind.
Senderschaltung nach einem der Ansprüche 1 bis 4, die weiterhin aufweist: einen fünften Transistor (M_PC'), der zwischen dem ersten Busanschluss (CANH) und den ersten Versorgungsanschluss gekoppelt ist; und einen sechsten Transistor (M_NC'), der zwischen den zweiten Busanschluss (CANL) und den zweiten Versorgungsanschluss (GND) gekoppelt ist.
Senderschaltung nach Anspruch 5, wobei der Steuerschaltkreis dazu ausgebildet ist, dritte Ansteuersignale für den fünften Transistor (M_PC') und den sechsten Transistor (M_NC') zu erzeugen, so dass sie synchron mit dem ersten Transistor (M_HS) und dem dritten Transistor (M_LS) ein- und ausgeschalten.
Senderschaltung nach Anspruch 6, wobei der Steuerschaltkreis dazu ausgebildet ist, dritte Ansteuersignale für den fünften Transistor (M_PC') und den sechsten Transistor (M_NC') zu erzeugen, so dass sie mit einer vorgegebenen Zeitverzögerung nach dem ersten Transistor (M_HS) und dem dritten Transistor (M_LS) einschalten.
Senderschaltung nach einem der Ansprüche 1 bis 7, wobei der Steuerschaltkreis dazu ausgebildet ist, die ersten Ansteuersignale (V_GS,HS, V_GS,LS) für den ersten Transistor (M_HS) und den dritten Transistor (M_LS) zu verzögern, so dass der erste Transistor (M_HS) und der dritte Transistor (M_LS) nach dem zweiten Transistor (M_PC) beziehungsweise dem vierten Transistor (M_NC) einschalten.
Senderschaltung nach einem der Ansprüche 1 bis 8, wobei der erste Transistor (M_HS) und der dritte Transistor (M_LS) beide aus einer Vielzahl von Transistorzellen zusammengesetzt sind und/oder wobei der zweite Transistor (M_PC) und der vierte Transistor (M_NC) beide aus einer Vielzahl von Transistorzellen zusammengesetzt sind.
Senderschaltung nach einem der Ansprüche 1 bis 9, die weiterhin aufweist: eine Gleichtaktspannungsquelle (20), die über einen ersten Widerstand (R_CANH) beziehungsweise einen zweiten Widerstand (R_CANL) mit dem ersten Anschluss (CANH) und dem zweiten Anschluss (CANL) gekoppelt ist; eine Kompensationsschaltung, die dazu ausgebildet ist, die Gleichtaktspannungsquelle oder eine andere Gleichtaktspannungsquelle während eines Schaltvorgangs des dritten Transistors (M_PC) und des vierten Transistors (M_NC) sowohl mit dem ersten Busanschluss (CANH) als auch mit dem zweiten Busanschluss (CANL) zu verbinden, um den ersten Widerstand (R_CANH) und den zweiten Widerstand (R_CANL) zu überbrücken.
Senderschaltung nach einem der Ansprüche 1 bis 10, wobei der Steuerschaltkreis eine Steuerschaltung (21), die dazu ausgebildet ist, den zweiten Transistor (M_PC) und den vierten Transistor (M_NC) ein- und auszuschalten, enthält, und weiterhin dazu ausgebildet ist, während eines Einschaltvorgangs des zweiten Transistors (M_PC) und des vierten Transistors (M_NC) einen Kompensationsstrom, der gleich einem Gatestrom des zweiten und des vierten Transistors (M_PC, M_NC) ist, zu erzeugen und den Kompensationsstrom in einen Laststrompfad des entsprechenden zweiten und vierten Transistors (M_PC, M_NC) einzuspeisen.
Senderschaltung nach Anspruch 11, wobei die Steuerschaltung (21) mehrere Stromspiegel, die dazu ausgebildet sind, den Gatestrom (i_ON,P) des zweiten und des vierten Transistors (M_PC, M_NC) während des Einschaltvorgangs zu spiegeln und den Kompensationsstrom basierend auf den gespiegelten Gateströmen zu erzeugen, enthält.
Verfahren zum Betreiben einer Senderschaltung für einen Feldbustreiber, die aufweist: einen ersten Busanschluss (CANH) und einen zweiten Busanschluss (CANL) zum Anschließen einer ersten Busleitung beziehungsweise einer zweiten Busleitung; einen ersten Versorgungsanschluss zum Empfangen einer Versorgungsspannung (Vcc) und einen zweiten Versorgungsanschluss (GND) zum Empfangen einer Referenzspannung (VGND); eine erste Schaltschaltung, die zwischen den ersten Versorgungsanschluss und den ersten Busanschluss (CANH) gekoppelt ist, und eine zweite Schaltschaltung, die zwischen den zweiten Busanschluss (CANL) und den zweiten Versorgungsanschluss (GND) gekoppelt ist; wobei die erste Schaltschaltung einen ersten Transistor (M_HS) und einen zweiten Transistor (M_PC) enthält und die zweite Schaltschaltung einen dritten Transistor (M_LS) und einen vierten Transistor (M_NC) enthält; und wobei das Verfahren aufweist: Erzeugen erster Ansteuersignale (V_GS,HS, V_GS,LS) für den ersten Transistor (M_HS) und den dritten Transistor (M_LS) und zweiter Ansteuersignale (V_G,PMOS, V_G,NMOS) für den zweiten Transistor (M_PC) und den vierten Transistor (M_NC) basierend auf einem Sendesignal (TXD), wobei die zweiten Ansteuersignale derart erzeugt werden, dass: der zweite Transistor (M_PC) und der vierte Transistor (M_NC) als Reaktion darauf, dass das Sendesignal (TXD) einen Übergang von einem rezessiven zu einem dominanten Buszustand anzeigt, eingeschaltet werden, und der zweite Transistor (M_PC) und der vierte Transistor (M_NC) ausgeschaltet werden, wenn das Sendesignal (TXD) einen rezessiven Buszustand anzeigt und eine bestimmte erste Verzögerungszeit (t_DEL) verstrichen ist, seit das Sendesignal (TXD) einen Übergang von einem dominanten zu einem rezessiven Buszustand anzeigt.