DE10239867A1

DE10239867A1 - Konfigurierbare Ausgangstreiberschaltung

Info

Publication number: DE10239867A1
Application number: DE10239867A
Authority: DE
Inventors: Kurt Schwartz; Michael Alwais
Original assignee: Ramtron International Corp
Current assignee: Ramtron International Corp
Priority date: 2001-09-10
Filing date: 2002-08-29
Publication date: 2003-04-03
Also published as: US6445608B1; JP2003179478A; US6661696B2; US20030048654A1

Abstract

Die beschriebene Ausgangstreiberschaltung (40) erlaubt es dem Nutzer, die Schaltung für entweder einen CMOS-Gegentaktbetrieb oder für einen Betrieb mit einem wirklich offenen Drain zu konfigurieren. Die Konfigurationsdaten werden in einem nichtflüchtigen Speicher (44) mit ferroelektrischen Speicherzellen und einem logischen Standard-Latch gespeichert. Beim Einschalten werden die Konfigurationsdaten im Latch wiederhergestellt. Der Nutzer kann die Konfigurationsdaten jederzeit ändern. Die Änderungen in den Konfigurationsdaten werden im nichtflüchtigen Speicher (44) gespeichert.

Description

Die vorliegende Erfindung betrifft eine Ausgangstreiberschaltung für integrierte Schaltungen und insbesondere eine Schaltung und ein Verfahren für einen Ausgangstreiber mit einem Ausgang mit wirklich offenem Drain und einem Gegentaktausgang, der mit einem Befehlssignal von einem Nutzer leicht zu konfigurieren ist.

In der Regel stehen für die Ausgangstreiberschaltung einer integrierten CMOS-Schaltung zwei verschiedene Versionen zur Verfügung, die eine mit einem Gegentaktausgang und die andere mit einem Ausgang mit offenem Drain. In der Fig. 1 ist eine CMOS-Gegentakt-Ausgangstreiberschaltung 10 für eine integrierte Schaltung gezeigt. Die Gegentakt-Ausgangstreiberschaltung 10 umfaßt einen Eingangsknoten 12, einen Ausgangsanschluß PAD 14, einen N-Kanal-Pull-Down-Transistor MN1 und einen P-Kanal-Pull-Up-Transistor MP1. Die Stromwege der Transistoren MN1 und MP1 sind zwischen der Spannungsversorgung VDD und Masse am Ausgangsanschluß 14 miteinander verbunden. Das Ausgangssignal am Anschluß 14 ist gegenüber der Polarität des Eingangssignals am Knoten 12 invertiert.

In der Fig. 2 ist eine NMOS-Ausgangstreiberschaltung 20 mit offenem Drain mit einem externen Hochziehwiderstand 16 gezeigt, der mit einer externen Spannungsversorgung VEXT verbunden ist. Die NMOS-Open-Drain-Ausgangstreiberschaltung 20 für eine integrierte Schaltung umfaßt einen Eingangsknoten 12, einen Ausgangsanschluß PAD 14 und nur den N-Kanal-Pull- Down-Transistor MN1. Die Stromwege des Transistors MN1 und des Widerstands 16 sind zwischen der Spannungsversorgung VEXT und Masse am Ausgangsanschluß 14 miteinander verbunden.

Bei der herkömmlichen CMOS-Gegentakt-Ausgangstreiberschaltung 10 muß der PMOS-Pull-Up-Transistor MP1 abgetrennt werden, wenn die externe Hochziehspannung VDD + V_BE übersteigt (wobei V_BE die Dioden-Schwellwertspannung ist), um eine Vorwärtsspannung an der P-MOS-Wanne (in der Fig. 1 nicht gezeigt) und das Auftreten des damit verbundenen Leckstrom zu verhindern. Ein Ausgang mit wirklich offenem Drain sollte nicht von der Versorgungsspannung der Vorrichtung abhängen. Integrierte Schaltungen werden daher in der Regel mit einer der beiden oben genannten Treiberoptionen versehen. Diese beiden Treiberoptionen beruhen gewöhnlich auf einer gemeinsamen Schaltung, die beim Hersteller entweder mit einer Metallmaskenoption oder mit einem programmierbaren Schmelzeinsatz konfiguriert wird und bei der der Nutzer den Ausgangstyp nicht mehr verändern kann.

In der Fig. 3 ist eine bekannte und vom Nutzer konfigurierbare Ausgangsschaltung 30 gezeigt, die beide Arten von Ausgangstreibern bereitstellt. Die Ausgangstreiberschaltung 30 umfaßt einen Eingangsanschluß 32 und einen Steuersignalanschluß 34, die beide mit einer Steuerlogikschaltung 36 verbunden sind. Die Steuerlogikschaltung 36 erzeugt logische Signale für die Gate-Anschlüsse der Transistoren MP1 und MN1. Die logischen Zustände beim Ansteuern des Ausgangstreibers sind in der Tabelle 38 in der Fig. 3 gezeigt, wobei der Zustand des Datenausgangs durch das Signal am Eingangsanschluß 32 (in) gesteuert wird und die Art der gewünschten Ausgangstreiberkonfiguration durch das Steuersignal am Steuersignalanschluß 34 (pp). Ein logisch hoher Pegel ("high") am Anschluß 32 und ein logisch niedriger Pegel ("low") am Anschluß 34 erzeugt dabei ein Hochimpedanz-Ausgangssignal "HiZ", da beide Transistoren MN1 und MP1 abgeschaltet sind.

Die Konfiguration der in der Fig. 3 gezeigten Schaltung 30 ist flüchtig und muß vom Nutzer bei jedem Einschalten neu vorgenommen werden, da der Datenzustand in der Steuerlogikschaltung 36 immer dann verlorengeht, wenn die Spannung abgeschaltet wird. Außerdem ist wie bei der oben beschriebenen Standard-Gegentakt-Ausgangstreiberschaltung die N-Wanne (in der Fig. 3 nicht gezeigt) immer dann in Vorwärtsrichtung vorgespannt, wenn die externe Hochziehspannung VDD übersteigt.

Es sind somit bisher separate Vorrichtungen mit unterschiedlichen Maskenkonfigurationen erforderlich, damit der P-Kanal vollständig vom Ausgangstreiber getrennt wird und eine Ausgangstreiberschaltung mit einem Ausgang mit einem wirklich offenem Drain entsteht. Alternativ stellt zwar die konfigurierbare Schaltung beide Arten von Ausgangsschaltungen bereit, die Konfiguration der Ausgangsschaltung ist jedoch flüchtig, und die erlaubten externen Spannungen am Hochziehwiderstand unterliegen bestimmten Einschränkungen.

Aufgabe der Erfindung ist es daher, eine nichtflüchtige, vom Nutzer konfigurierbare Ausgangstreiberschaltung zu schaffen, die wahlweise einen Gegentaktausgang oder einen Ausgang mit einem wirklich offenen Drain aufweist.

Diese Aufgabe wird erfindungsgemäß mit der im Patentanspruch 1 beschriebenen Vorrichtung und mit dem im Patentanspruch 18 beschriebenen Verfahren gelöst. Vorteilhafte Ausgestaltungen sind in den jeweiligen Unteransprüchen genannt.

Gemäß der vorliegenden Erfindung weist eine konfigurierbare FRAM-Ausgangstreiberschaltung eine Ausgangsstufe mit zwei in Reihe aufeinanderfolgenden oder aufeinandergestapelten P-Kanal-Transistoren für die Hochzieheinrichtung und einer Standard-N-Kanal-Transistor-Pull-Down-Einrichtung auf. Die beiden aufeinanderfolgenden P-Kanal-Transistoren besitzen jeweils eine eigene N-Typ-Wanne, wobei der Source-Anschluß des ersten P-Kanal-Transistors mit der Spannungsversorgung VDD verbunden ist und der Source-Anschluß des zweiten P- Kanal-Transistors mit dem Ausgangsanschluß. Wenn das Ausgangssignal im Gegentaktmodus hoch geht, sind beide P-Kanal- Ausgangstransistoren leitend, und der Ausgangsanschluß geht auf den hohen Pegel. Wenn der Ausgangstreiber entweder im Gegentaktmodus oder im Modus mit offenem Drain nach unten geht, sind sowohl der erste als auch der zweite P-Kanal-Transistor abgeschaltet, und der Ausgangsanschluß geht auf den niedrigen Pegel. Im Modus mit offenem Drain (Open-Drain- Modus) befindet sich, wenn das Eingangssignal auf hohem Pegel ist, der Ausgangsanschluß im Tristate-Zustand, und der Ausgangsanschluß wird durch eine externe Hochziehvorrichtung hochgezogen. Der zweite P-Kanal-Transistor bleibt unabhängig von der Spannung am Ausgangsanschluß dabei ausgeschaltet. Wenn die externe Hochziehspannung VDD übersteigt, tritt daher kein Leckstrom durch den Ausgangsanschlußknoten auf, da die N-Wanne des zweiten P-Kanal-Transistors mit dem Ausgangsanschluß verbunden ist, was gleichbedeutend mit einem Betrieb der Ausgangstreiberschaltung im Modus mit wirklich offenem Drain ist. Die Steuersignale für die Ausgangstransistoren werden so geschaltet, daß ein Eingangskurzschlußstrom vermieden wird. Zum Einstellen entweder der Gegentaktmoduskonfiguration oder der Open-Drain-Modus-Konfiguration wird eine nichtflüchtige Steuerlogik verwendet.

Die erfindungsgemäße Ausgangstreiberschaltung kann somit vom Nutzer wahlweise als Gegentakt-Ausgangstreiberschaltung oder als Ausgangstreiberschaltung mit offenem Drain konfiguriert werden.

Die erfindungsgemäße Ausgangstreiberschaltung hat den Vorteil, daß das Design wesentliche Kosten- und Zeiteinsparungen ermöglicht und flexibel ist.

Ein weiterer Vorteil der erfindungsgemäßen Ausgangstreiberschaltung ist, daß die Ausgangstreiberkonfiguration in einem nichtflüchtigen ferroelektrischen Direktzugriffsspeicher gespeichert ist und jederzeit vom Nutzer geändert werden kann.

Die Konfiguration ist damit dauerhaft und sicher gespeichert, und die Daten bleiben auch bei abgeschalteter Spannung erhalten.

Die Erfindung wird im folgenden anhand der Zeichnung beispielhaft näher erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung einer bekannten CMOS-Gegentakt-Ausgangstreiberschaltung;
Fig. 2 eine schematische Darstellung einer bekannten NMOS-Ausgangstreiberschaltung mit offenem Drain mit einem externen Hochziehwiderstand und externer Spannungsversorgung;
Fig. 3 eine schematische Darstellung einer bekannten, konfigurierbaren Ausgangstreiberschaltung;
Fig. 4A eine schematische Darstellung einer erfindungsgemäßen, nichtflüchtigen, konfigurierbaren Ausgangstreiberschaltung mit einem Gegentaktmodus und einem Modus mit einem Ausgang mit wirklich offenem Drain;
Fig. 4B eine schematische Darstellung, die den nichtflüchtigen Speicherblock der Fig. 4A genauer zeigt;
Fig. 5 ein Diagramm für die Schaltungssignale der erfindungsgemäßen, konfigurierbaren Ausgangstreiberschaltung im Gegentaktmodus mit hochgesteuertem Ausgangsanschluß;
Fig. 6 ein Diagramm für die Schaltungssignale der erfindungsgemäßen, konfigurierbaren Ausgangstreiberschaltung im Gegentaktmodus mit einem auf den niedrigen Pegel gesteuerten Ausgangsanschluß;
Fig. 7 ein Diagramm für die Schaltungssignale der erfindungsgemäßen, konfigurierbaren Ausgangstreiberschaltung im Open-Drain-Modus mit hochgesteuertem Ausgangsanschluß;
Fig. 8 ein Diagramm für die Schaltungssignale der erfindungsgemäßen, konfigurierbaren Ausgangstreiberschaltung im Open-Drain-Modus mit einem auf den niedrigen Pegel gesteuerten Ausgangsanschluß.
In der Fig. 4A ist eine nichtflüchtige, konfigurierbare Ausgangstreiberschaltung 40 gezeigt. Die nichtflüchtige, konfigurierbare Ausgangstreiberschaltung 40 umfaßt einen nichtflüchtigen Speicher 44 zum Speichern von Daten über die Konfiguration der Ausgangstreiberschaltung, die vom Nutzer ausgewählt werden können, eine CMOS-Ausgangsstufe 52, die mit einem Ausgangsanschluß 54 verbunden ist, und eine Steuerlogikschaltung 46, die mit der CMOS-Ausgangsstufe 52 verbunden ist. Die Steuerlogikschaltung 46 nimmt ein Eingangssignal und die Daten über die Schaltungskonfiguration auf. Die Ausgangstreiberschaltung 40 umfaßt auch eine Schaltung zum Steuern der Spannung an der CMOS-Ausgangsstufe 53 so, daß der durch den Ausgangsanschluß 54 fließende Leckstrom minimal ist, wie es genauer noch weiter unten beschrieben ist.
Der nichtflüchtige Speicher 44 ist idealerweise ein ferroelektrischer Direktzugriffsspeicher etwa der Art, wie sie von der Ramtron International Corporation in Colorado Springs, Colorado, USA, hergestellt wird. Es kann entweder wie gezeigt ein Speicher mit ferroelektrischen Speicherzellen mit einem Transistor und einem Kondensator ("1T-1C") oder ein Speicher mit ferroelektrischen Speicherzellen mit zwei Transistoren und zwei Kondensatoren ("2T-2C") verwendet werden. Bei der 2T-2C-Speicherzelle werden zwei von den gezeigten 1T- 1C-Speicherzellen verwendet, um einen Ein-Bit-Datenzustand als komplementäre Daten zu speichern.
In der Fig. 4B ist der nichtflüchtige Speicher 44 genauer dargestellt. Der nichtflüchtige Speicher 44 umfaßt in einer Ausführungsform eine ferroelektrische 1T-1C-Speicherzelle mit einem ferroelektrischen Kondensator 82, von dem der eine Anschluß mit einer Plattenleitung 74 verbunden ist und der andere Anschluß mit dem Source/Drain-Anschluß eines Durchlaßgate-Transistors 78. Das Gate des Transistors 78 ist mit der Wortleitung 72 verbunden und der andere Source/Drain- Anschluß des Transistors 78 mit der Bitleitung 76. Zusätzlich zu der ferroelektrischen Speicherzelle mit dem ferroelektrischen Kondensator 82 und dem Transistor 78 umfaßt der Speicher 44 ein Latch 84 mit einem D-Eingang, der mit der Bitleitung 76 verbunden ist, und mit einem Eingang 86 für die Aufnahme eines Impulses, der beim Einschalten eingetaktet wird. Ein Q-Ausgang gibt das pp-Ausgangssignal ab, das zum Steuerlogikblock 46 geführt wird.
Wie in der Fig. 4A gezeigt, weist die CMOS-Ausgangsstufe 52 an Knoten 62, 64 und 58 einen ersten, zweiten und dritten Eingang für die Aufnahme der logischen Signale /HIGH, /HIGH_P2 und LOW auf. Der Source-Anschluß eines ersten P- Kanal-Transistors MP1 ist mit der Spannungsversorgung VDD verbunden, und das Gate davon bildet den ersten Eingang. Der Source-Anschluß eines zweiten P-Kanal-Transistors MP2 ist mit dem Drain-Anschluß des P-Kanal-Transistors MP1 verbunden, das Gate des zweiten P-Kanal-Transistors MP2 bildet den zweiten Eingang, und der Drain-Anschluß davon ist mit dem Ausgangsanschluß 54 verbunden. Der Source-Anschluß eines N-Kanal-Transistors MN1 ist mit Masse verbunden, das Gate davon bildet den dritten Eingang, und der Drain-Anschluß davon ist mit dem Ausgangsanschluß 54 verbunden. Der Substratanschluß des P- Kanal-Transistors MP1 ist an die Spannungsversorgung VDD angeschlossen. Der Substratanschluß des P-Kanal-Transistors MP2 ist mit dem Ausgangsanschluß 54 verbunden und der Substratanschluß des N-Kanal-Transistors MN1 mit Masse. Die Spannung am zweiten Eingang 64 der Ausgangsstufe 52 wird selektiv auf die mit VPAD bezeichnete Spannung am Ausgangsanschluß eingestellt, um einen Leckstrom durch die Ausgangsstufe zu verhindern, wie es genauer noch weiter unten beschrieben wird.
Die Steuerlogikschaltung 46 umfaßt einen ersten Eingang 42 für die Aufnahme eines mit "in" bezeichneten Eingangssignals und einen zweiten Eingang für die Aufnahme des mit "pp" bezeichneten Schaltungskonfigurationsdatensignals. Die Steuerlogikschaltung 46 umfaßt auch einen ersten Ausgang 56, der mit dem ersten Eingang der Ausgangsstufe 52 verbunden ist, und einen zweiten Ausgang 58, der mit dem dritten Eingang der Ausgangsstufe 52 verbunden ist. Das erste Ausgangssignal am Ausgang 56 ist mit HIGH bezeichnet und das zweite Ausgangssignal am Ausgang 58 mit LOW.
Die Steuerlogikschaltung 46 führt die in der folgenden Logiktabelle 66 gezeigten logischen Funktionen aus:
Mit "GND" ist dabei das Massepotential bezeichnet.
Wenn das Konfigurationsdatensignal pp auf hohem Pegel ist, ist die Ausgangsstufe 52 als Gegentaktausgang konfiguriert. Wenn das Konfigurationsdatensignal pp auf niedrigem Pegel ist, befindet sich die Ausgangsstufe 52 im Zustand des Modus mit einem wirklich offenen Drain, da durch die Transistoren MP1 und MP2 kein Leckstrom fließen kann, wenn sich /HIGH auf der Spannung VDD befindet und /HIGH_P2 auf der Spannung VPAD des Ausgangsanschlusses. Unabhängig von der Spannung am Ausgangsanschluß 54 ist die Spannung über die Ausgangsstufe (die Gate-Drain-Spannung am Transistor MP2) im wesentlichen gleich Null, so daß ein Leckstrom verhindert wird. Die N-Wanne der Transistoren MP1 und MP2 ist nicht in Vorwärtsrichtung vorgespannt, auch wenn die Spannung VPAD über der Spannung VDD der Spannungsversorgung liegt.
Die Pegelumsetzerschaltung 48 weist einen mit dem Ausgangsanschluß 54 verbundenen Potentialanschluß, einen mit dem ersten Ausgang 56 der Steuerlogikschaltung 46 verbundenen Eingang und einen Ausgang auf, der mit dem zweiten Eingang 64 der Ausgangsstufe 52 verbunden ist. Der Pegelumsetzer 48 umfaßt einen ersten und einen zweiten P-Kanal-Transistor MPLS1 und MPLS2. Der Source-Anschluß der Transistoren MPLS1 und MPLS2 ist jeweils mit dem Potentialanschluß verbunden. Die Gate- und Drain-Anschlüsse der Transistoren MPLS1 und MPLS2 sind über Kreuz verbunden, und der Drain-Anschluß des ersten P-Kanal-Transistors MPLS1 bildet am Anschluß 64 den Ausgang des Pegelumsetzers 48. Ein erster und ein zweiter N-Kanal- Transistor MNLS1 und MNLS2 sind mit den Drain-Anschlüssen der P-Kanal-Transistoren MPLS1 und MPLS2 verbunden. Dabei ist der Drain-Anschluß des N-Kanal-Transistors MNLS1 mit dem Drain- Anschluß des Transistors MPLS1 verbunden, das Gate des N- Kanal-Transistors MNLS1 bildet den Eingang des Pegelumsetzers am Anschluß 56, und der Source-Anschluß davon ist mit Masse verbunden. Der Drain-Anschluß des N-Kanal-Transistors MNLS2 mit dem Drain-Anschluß des Transistors MPLS2 verbunden, das Gate des N-Kanal-Transistors MNLS2 nimmt am Eingang 62 durch einen Inverter I1 ein invertiertes Pegelumsetzer-Eingangssignal auf, und der Source-Anschluß davon ist mit Masse verbunden. Im Betrieb dient der Pegelumsetzer 48 dazu, den logischen Spannungspegel am Eingang in einen logischen Ausgangspegel umzusetzen. Ein logisches Eingangssignal auf niedrigem Pegel bleibt für ein logisches Ausgangssignal auf niedrigem Pegel auf Massepotential, ein logisches Eingangssignal auf hohem Pegel wird jedoch von der Versorgungsspannung VDD in die Spannung VPAD umgesetzt, die sich am Ausgangsanschluß 54 findet.
In der Fig. 5 ist ein Diagramm für die Signale LOW, /HIGH_P2 und HIGH und das Signal am Ausgangsanschluß 54 gezeigt, wenn sich die konfigurierbare Ausgangstreiberschaltung 40 im Gegentaktmodus befindet und der Ausgangsanschluß 54 hochgesteuert wird.
In der Fig. 6 ist ein Diagramm für die Signale LOW, /HIGH_P2 und HIGH und das Signal am Ausgangsanschluß 54 gezeigt, wenn sich die konfigurierbare Ausgangstreiberschaltung 40 im Gegentaktmodus befindet und der Ausgangsanschluß 54 auf den niedrigen Pegel gesteuert wird.
In der Fig. 7 ist ein Diagramm für die Signale LOW, /HIGH_P2 und HIGH und das Signal am Ausgangsanschluß 54 gezeigt, wenn sich die konfigurierbare Ausgangstreiberschaltung 40 im Open-Drain-Modus befindet und der Ausgangsanschluß 54 hochgesteuert wird.
In der Fig. 8 ist ein Diagramm für die Signale LOW, /HIGH_P2 und HIGH und das Signal am Ausgangsanschluß 54 gezeigt, wenn sich die konfigurierbare Ausgangstreiberschaltung 40 im Open-Drain-Modus befindet und der Ausgangsanschluß 54 auf den niedrigen Pegel gesteuert wird.
Vorstehend ist somit eine Ausgangstreiberschaltung 40 und das damit verbundene Konfigurationsverfahren beschrieben, bei dem die vom Nutzer gewählten Konfigurationsdaten für die Ausgangstreiberschaltung dauerhaft in einem nichtflüchtigen ferroelektrischen Speicher gespeichert werden und die CMOS- Ausgangsstufe so konfiguriert werden kann, daß sie in Abhängigkeit von den Konfigurationsdaten entweder einen Gegentaktausgang oder einen Ausgang mit einem wirklich offenen Drain aufweist. Die Spannung über die CMOS-Ausgangsstufe wird dabei so gesteuert, daß durch den Ausgangsanschluß im wesentlichen kein Leckstrom fließt.
Die beschriebene Ausgangstreiberschaltung 40 erlaubt es somit dem Nutzer, die Schaltung für entweder einen CMOS- Gegentaktbetrieb oder für einen Betrieb mit einem wirklich offenen Drain zu konfigurieren. Die Konfigurationsdaten werden im nichtflüchtigen Speicher 44 mit den ferroelektrischen Speicherzellen 82 und dem logischen Standard-Latch 84 gespeichert. Beim Einschalten werden die Konfigurationsdaten im Latch 84 wiederhergestellt. Der Nutzer kann die Konfigurationsdaten jederzeit ändern. Die Änderungen in den Konfigurationsdaten werden im nichtflüchtigen Speicher 44 gespeichert.
Die beschriebene Anordnung läßt sich in vielerlei Hinsicht modifizieren. So kann zum Beispiel ein anderer Pegelumsetzer als beschrieben verwendet werden, und der nichtflüchtige Speicher kann ein Flash-Speicher, ein E²PROM, ein EPROM oder irgendein anderer elektrisch veränderbarer nichtflüchtiger Speicher sein.

Claims

1. Konfigurierbare Ausgangstreiberschaltung mit einer CMOS-Ausgangsstufe (52), die mit einem Ausgangsanschluß (54) verbunden ist; wobei die Ausgangstreiberschaltung (40) gekennzeichnet ist durch
einen nichtflüchtigen Speicher (44) zum Speichern von Konfigurationsdaten (pp) für die Ausgangstreiberschaltung (40), die vom Nutzer festgelegt werden können;
eine mit der CMOS-Ausgangsstufe (52) verbundene Steuerlogikschaltung (46) für die Aufnahme eines Eingangssignals (in) und der Konfigurationsdaten (pp) für die Ausgangstreiberschaltung (40); und durch
eine Einrichtung (48) zum Steuern der Spannung an der CMOS-Ausgangsstufe (52) so, daß im wesentlichen kein Leckstrom zum Ausgangsanschluß (54) fließt.

2. Ausgangstreiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der nichtflüchtige Speicher (44) ein ferroelektrischer Direktzugriffsspeicher ist.

3. Ausgangstreiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die CMOS-Ausgangsstufe (52) umfaßt
einen ersten P-Kanal-Transistor (MP1);
einen zweiten P-Kanal-Transistor (MP2); und
einen N-Kanal-Transistor (MN1).

4. Ausgangstreiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerlogikschaltung (46) einen ersten und einen zweiten Ausgang (56, 58) zum Ansteuern der Ausgangsstufe (52) aufweist.

5. Ausgangstreiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungssteuereinrichtung einen Pegelumsetzer (48) umfaßt, der mit der Steuerlogikschaltung (46), der Ausgangsstufe (52) und dem Ausgangsanschluß (54) verbunden ist.

6. Ausgangstreiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die CMOS-Ausgangsstufe: (52) einen ersten, einen zweiten und einen dritten Eingang aufweist;
die Steuerlogikschaltung (46) einen ersten Eingang (42) für die Aufnahme des Eingangssignals (in), einen zweiten Eingang für die Aufnahme der Konfigurationsdaten (pp) für die Ausgangstreiberschaltung (40), einen ersten Ausgang (56), der mit dem ersten Eingang der CMOS-Ausgangsstufe (52) verbunden ist, und einen zweiten Ausgang (58) aufweist, der mit dem dritten Eingang der Ausgangsstufe (52) verbunden ist; und daß
die Spannungssteuereinrichtung (der Pegelumsetzer 48) einen Potentialanschluß, der mit dem Ausgangsanschluß (54) verbunden ist, einen Eingang, der mit dem ersten Ausgang (56) der Steuerlogikschaltung (46) verbunden ist, und einen Ausgang aufweist, der mit dem zweiten Eingang (64) der Ausgangsstufe (52) verbunden ist.

7. Ausgangstreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß der nichtflüchtige Speicher (44) eine ferroelektrische 1T-1C-Speicherzelle umfaßt.

8. Ausgangstreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß der nichtflüchtige Speicher (44) eine ferroelektrische 2T-2C-Speicherzelle umfaßt.

9. Ausgangstreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die CMOS-Ausgangsstufe (52) umfaßt
einen ersten P-Kanal-Transistor (MP1), dessen Source- Anschluß mit der Spannungsversorgung VDD verbunden ist und dessen Gate den ersten Eingang der Ausgangsstufe bildet;
einen zweiten P-Kanal-Transistor (MP2), dessen SourceAnschluß mit dem Drain-Anschluß des ersten P-Kanal- Transistors (MP1) verbunden ist und dessen Gate den zweiten Eingang der Ausgangsstufe bildet, und dessen Drain mit dem Ausgangsanschluß (54) verbunden ist; und
einen N-Kanal-Transistor (MN1), dessen SourceAnschluß mit Masse verbunden ist und dessen Gate den dritten Eingang der Ausgangsstufe bildet, und dessen Drain-Anschluß mit dem Ausgangsanschluß (54) verbunden ist.

10. Ausgangstreiberschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der erste P-Kanal-Transistor (MP1) der CMOS-Ausgangsstufe (52) einen Substratanschluß besitzt, der mit der Spannungsversorgung VDD verbunden ist.

11. Ausgangstreiberschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der zweite P-Kanal-Transistor (MP2) der CMOS-Ausgangsstufe (52) einen Substratanschluß besitzt, der mit dem Ausgangsanschluß (54) verbunden ist.

12. Ausgangstreiberschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der N-Kanal-Transistor (MN1) der CMOS- Ausgangsstufe (52) einen Substratanschluß besitzt, der mit Masse verbunden ist.

13. Ausgangstreiberschaltung nach Anspruch 6, wobei die Steuerlogikschaltung (46) die folgenden logischen Funktionen ausführen kann:

14. Ausgangstreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Spannung am zweiten Eingang der Ausgangsstufe (52) selektiv auf die Spannung am Ausgangsanschluß (54) eingestellt wird, um einen Leckstrom durch die Ausgangsstufe zu verhindern.

15. Ausgangstreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Spannungssteuereinrichtung (der Pegelumsetzer 48) umfaßt
einen ersten und einen zweiten P-Kanal-Transistor (MPLS1, MPLS2), deren Source-Anschlüsse jeweils mit dem Potentalanschluß verbunden sind und die über Kreuz verbundene Gate-Anschlüsse und Drain-Anschlüsse aufweisen, wobei der Drain-Anschluß des ersten P-Kanal-Transistors (MPLS1) den Ausgang der Spannungssteuereinrichtung (48) bildet; und
einen ersten und einen zweiten N-Kanal-Transistor (MNLS1, MNLS2), die mit den Drain-Anschlüssen der P-Kanal- Transistoren (MPLS1, MPLS2) verbunden sind.

16. Ausgangstreiberschaltung nach Anspruch 15, dadurch gekennzeichnet, daß der Drain-Anschluß des ersten N-Kanal- Transistors (MNLS1) der Spannungssteuereinrichtung (48) mit dem Drain-Anschluß des ersten P-Kanal-Transistors (MPLS1) verbunden ist, daß das Gate des ersten N-Kanal-Transistors (MNLS1) den Eingang der Spannungssteuereinrichtung (48) bildet und der Source-Anschluß des ersten N-Kanal-Transistors (MNLS1) mit Masse verbunden ist.

17. Ausgangstreiberschaltung nach Anspruch 15, dadurch gekennzeichnet, daß der Drain-Anschluß des zweiten N-Kanal- Transistors (MNLS2) der Spannungssteuereinrichtung (48) mit dem Drain-Anschluß des zweiten P-Kanal-Transistors (MPLS2) verbunden ist, daß das Gate des zweiten N-Kanal-Transistors (MNLS2) ein invertiertes Eingangssignal für die Spannungssteuereinrichtung (48) aufnimmt und der Source-Anschluß des zweiten N-Kanal-Transistors (MNLS2) mit Masse verbunden ist.

18. Konfigurationsverfahren für eine Ausgangstreiberschaltung (40), umfassend
das dauerhafte Speichern von vom Nutzer auswählbaren Konfigurationsdaten für die Ausgangstreiberschaltung (40);
das Konfigurieren einer CMOS-Ausgangsstufe (52) derart, daß in Abhängigkeit von den Konfigurationsdaten entweder ein Gegentaktausgang oder ein Ausgang mit wirklich offenem Drain entsteht; und
das Steuern der Spannung an der CMOS-Ausgangsstufe (52) derart, daß im wesentlichen kein Leckstrom zum Ausgangsanschluß (54) fließt.

19. Konfigurationsverfahren nach Anspruch 18, dadurch gekennzeichnet, daß das dauerhafte Speichern der vom Nutzer auswählbaren Konfigurationsdaten für die Ausgangstreiberschaltung (40) das Speichern der Konfigurationsdaten in einer nichtflüchtigen ferroelektrischen Speicherschaltung (44) umfaßt.