-
Die Erfindung betrifft einen Spannungspegelumsetzer,
insbesondere für
einen nichtflüchtigen Speicher.
-
Bekanntlich können integrierte elektronische Bauelemente
Schaltungsteile enthalten, die zwar zusammenarbeiten, jedoch bei
unterschiedlichen Spannungspegeln betrieben und deshalb getrennt mit
Leistung versorgt werden müssen.
Darüber
hinaus erfordern einige dieser Schaltungsteile möglicherweise unterschiedliche
Versorgungsspannungen entsprechend dem Betriebsmodus des Bauelements,
von dem sie ein Teil sind.
-
In nichtflüchtigen Speicherbauelementen
z. B. (EPROM, EEPROM, Flash etc.), auf die in der übrigen Beschreibung
Bezug genommen wird, arbeiten die verschiedenen Schaltungsteile
(so z. B. solche zum Decodieren, für Redundanz, zur Programmierung
etc.) entsprechend dem Betriebsmodus des Bauelements (Lesen, Programmieren,
Verifizieren etc.) mit unterschiedlichen Spannungen und müssen daher
durch Schaltungsmittel verbunden sein, die als "Pegelumsetzer" bekannt sind.
-
Ein Blockdiagramm der Ausgestaltung
eines Pegelumsetzers in einem nichtflüchtigen Speicher 10 ist
in 1 gezeigt, wobei
der Pegelumsetzer 1, der an eine erste Versorgungsleitung 2 auf
einer Spannung Vpc angeschlossen ist, zwischen
einer ersten Schaltung 3, die an einer zweiten Versorgungsleitung 4 mit
einer Versorgungsspannung Vdd liegt, und
eine zweite Schaltung 5, die an die erste Versorgungsleitung 2 angeschlossen
ist, eingefügt
ist. Die Spannung Vpc besitzt je nach anstehendem
Betriebsmodus (Programmieren, Lesen, Verifizieren...) abwechselnd
den Wert der Versorgungsspannung Vdd oder einer
Spannung Vpp (typischerweise ist dies die
Programmierspannung), die größer als
Vdd ist. Zu diesem Zweck ist die Versorgungsleitung 2 über einen
gesteuerten Schalter 7 an die Versorgungsleitung 4 oder
an eine auf Vpp liegende Versorgungsleitung 6 angeschlossen,
wobei die Spannung Vpp an einem geeigneten
Pin abgegriffen oder intern in dem Bauelement mit Hilfe geeigneter
Ladungspumpen erzeugt werden kann.
-
In einem ersten Betriebsmodus, in
welchem die Spannung Vpc gleich der Versorgungsspannung Vdd ist, wird der Umsetzer 1 nicht
benötigt,
um irgendeine Pegelumsetzung vorzunehmen, sondern dient bloß zum korrekten
Reproduzie- ren des Eingangssignals mit minimaler Verzögerung und
Verlustleistung; im zweiten Betriebsmodus hingegen, in welchem die
Spannung Vpc der Spannung Vpp gleicht, muß der Umsetzer 1 an
dem Ausgang ein Signal erzeugen, dessen niedrigster logischer Zustand
nahe dem Referenzpotential der Schaltung (Masse) liegt, und dessen
höchster
logischer Zustand nahe bei der Spannung Vpp liegt.
-
2 zeigt
eine Ausführungsform
des Pegelumsetzers 1' bekannter
Bauart. Er besitzt einen Eingang 9, an dem er ein Eingangssignal
S, von der mit der Spannung Vdd arbeitenden
Schaltung 3 empfängt,
und einen Ausgang 12, an dem er ein Signal So an die an
die Versorgungsleitung 2 angeschlossene Schaltung 5 liefert.
-
Der Pegelumsetzer 1' enthält einen NMOS-Durchlaßtransistor 15 mit
einem ersten Anschluß an
dem Eingang 9, einem zweiten Anschluß an einem Zwischenknoten 16 und
einem Gateanschluß an
der Versorgungsleitung auf der Spannung Vdd;
einen Negator 17, der mit einem Eingang an den Zwischenknoten 16 angeschlossen
ist, der mit einem Ausgang an den Ausgang 12 angeschlossen
ist und der mit einer Spannung Vpc gespeist
wird; und einen Hochzieh-Transistor 19, der mit einem Gate
an den Ausgang 12, mit der Source an die Versorgungsleitung 2 und
mit dem Drain an den Zwischenknoten 16 angeschlossen ist;
-
In dem Pegelumsetzer 1' ist im ersten
Betriebsmodus (Lesen, Verifizieren,...) die Spannung Vpc auf
der Versorgungsleitung 2 gleich der Spannung Vdd.
Wenn der logische Zustand des Signals Si am
Eingang 9 niedrig ist, ist der NMOS-Transistor 15 eingeschaltet
und lässt
den niedrigen logischen Zustand auf dem Knoten 16 durch.
Folglich gibt der Negator 17 das Signal So in
logisch hohem Zustand entsprechend Vpp aus.
Dieses Signal, welches auch an dem Gatter des Hochzieh-Transistors 19 ansteht, hält diesen
ausgeschaltet. Wenn allerdings der logische Zustand des Signals
S; hoch ist, arbeitet der NMOS-Transistor 15 wie eine Diode
mit zwei auf gleicher Spannung liegenden Anschlüssen, so dass er einen Spannungsabfall
zwischen dem Eingang 9 und dem Zwischenknoten 16 festlegt,
welcher seiner Schwellenspannung Vth entspricht.
Wenn die Versorgungsspannung Vdd einen hohen
Wert hat, bringt dieser Spannungsabfall keine Probleme, und der
Negator 17 bringt das Ausgangssignal So auf einen niedrigen
logischen Pegel. In dieser Situation ist der Hochzieh-Transistor 19 eingeschaltet
und stabilisiert die Spannung an dem Zwischenknoten 16 auf
den Wert Vpp. Wenn hingegen die Versorgungsspannung
Vdd niedrig ist (z. B. 2,7 Volt), so verursacht
dieser Spannungsabfall Probleme in der Funktionsweise und der Geschwindigkeit.
-
Im zweiten Betriebsmodus (die Spannung Vpp auf der Versorgungsleitung 2)
ist der Betrieb des Umsetzers ähnlich
dem oben beschriebenen Betrieb. Auch in diesem Modus gibt es Probleme
bezüglich Funktionsfähigkeit
und Geschwindigkeit, und sogar in einer Situation eines Standard-Pegels
der Versorgungsspannung kann es sein, dass immer dann, wenn die
Differenz zwischen der Versorgungsspannung Vdd und
der Schwellenspannung Vth groß ist, dies
das Auslösen
des Negators 17 nicht ermöglicht.
-
Eine weitere bekannte Ausführungsform
des Pegelumsetzers ist in 3 gezeigt,
in der der mit 1'' bezeichnete Umsetzer
aufweist: zwei PMOS-Transistoren 26, 27, zwei
NMOS-Transistoren 28, 29 und einen Negator 30.
Der PMOS-Transistor 26 ist
mit seiner Source an die Versorgungsleitung 2 mit der Spannung
Vpc, mit seinem Gate an den Ausgang 12 und
mit dem Drain an einen Knoten 32 angeschlossen. Der NMOS-Transistor 28 ist
mit seinem Drain an den Knoten 32 angeschlossen, mit seinem
Gate an den Eingang 9 und mit seiner Source an Masse. Der PMOS-Transistor 27 ist
mit seiner Source an die Versorgungsleitung 2, mit seinem
Gate an den Knoten 32 und seinem Drain an den Ausgang 12 angeschlossen.
Der NMOS-Transistor 29 ist mit seiner Source an Masse,
mit seinem Drain an den Ausgang 12 und mit seinem Gate
an den Ausgang des Negators 30 angeschlossen. Der Negator 30 ist
an die Versorgungsleitung 4 mit der Spannung Vdd angeschlossen
und ist mit seinem Eingang an den Eingang 9 gekoppelt.
Die beiden PMOS-Transistoren 26 und 27 sind mit
ihrer Source an das Substrat angeschlossen.
-
In beiden Betriebsarten ist, wenn
der Pegel des S; hoch ist, der NMOS--Transistor 28 eingeschaltet,
und das Signal am Knoten 32 ist niedrig. Folglich ist der
PMOS-Transistor 27 eingeschaltet, und das Signal So ist hoch und Fiat einen Wert von Vdd in dem ersten Betriebsmodus und hat einen
Wert von Vpp im zweiten Betriebsmodus.
-
Ist hingegen das Signal S; niedrig,
ist der NMOS-Transistor 28 ausgeschaltet, während der NMOS-Transistor 29 eingeschaltet
und das Ausgangssignal So niedrig ist. In
der Praxis arbeitet der Pegelumsetzer 1'' in
beiden Betriebsarten korrekt, allerdings besitzt er eine geringe
Schaltgeschwindigkeit und eine beträchtliche Baugröße, bedingt
durch die hohe Anzahl von Transistoren und die Komplexität der Verbindungen.
Diese Größe ist dann
besonders von Nachteil, wenn die Pegel großer Daten- oder Adressenbusse "umgesetzt" werden müssen, aus
welchem Grund die in 3 gezeigte
Lösung
in einem solchen Fall schwierig anzuwenden ist.
-
Das Ziel der Erfindung ist die Schaffung
eines Spannungspegelumsetzers, der nicht die den bekannten Lösungen anhaftenden
Nachteile besitzt. Die Erfindung schafft einen Spannungspegelumsetzer,
insbesondere für
nichtflüchtige
Speicher, wie er im Anspruch 1 angegeben ist.
-
Zum Verständnis der Erfindung werden
im folgenden zwei bevorzugte Ausführungsformen lediglich als
nicht erschöpfendes
Beispiel unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
Es zeigen:
-
1 ein
Blockdiagramm eines nichtflüchtigen
Speichers mit einern Pegelumsetzer;
-
2 ein
Schaltungsdiagramm eines ersten Spannungspegelumsetzers bekannter
Bauart;
-
3 ein
Diagramm eines zweiten Spannungspegelumsetzers bekannter Bauart;
-
4 ein
vereinfachtes Schaltungsdiagramm einer ersten Ausführungsform
des vorliegenden Pegelumsetzers;
-
5 ein
Diagramm einer zweiten Ausführungsform
dieses Pegelumsetzers.
-
Der Pegelumsetzer 36 nach 4 (der zu dem Speicher 10 gehört) besitzt
einen Eingang 37, an dem das Signal S; ansteht, welches
von der bei der Spannung Vdd arbeitenden
Schaltung 3 geliefert wird, und einen Ausgang 39,
der das Signal So an die bei der Spannung Vpc arbeitende
Schaltung 5 liefert. Der Umsetzer 36 enthält einen
CMOS-Schalter 42 (von dem als "Transmissions-Gate" bekannten Typ) und einen Hochzieh-Transistor 43 vom
PMOS-Typ. Der CMOS-Schalter 42 wird durch einen PMOS-Transistor 44 und
einem MMOS-Transistor 45 gebildet,
deren erste Anschlüsse
zusammengeschaltet und an den Eingang 37 gekoppelt sind,
deren zweite Anschlüsse
zusammengeschaltet und an den Ausgang 39 gekoppelt sind,
und deren Gateanschlüsse
an eine Steuerleitung 46 bzw. an die auf der Spannung Vdd liegende Versorgungsleitung 4 angeschlossen
sind. Das Substrat des PMOS-Transistors 44 ist außerdem an
die auf Vpc liegende Versorgungsleitung 2 angeschlossen.
An der Steuerleitung 46 steht ein logisches Steuersignal
C an, dessen Wert den Zustand (ein oder aus) des PMOS-Transistors 44 festlegt.
Ein von einem Signal T gesteuerter Schalter 48 verbindet
abwechselnd die Steuerleitung 46 mit Masse oder einer zweiten
Versorgungsleitung 2, die die Spannung Vpc führt, wie
unten im Einzelnen ausgeführt
wird. Der Hochzieh-Transistor 43 ist mit einem Sourceanschluß an die
Versorgungsleitung 2, mit einem Drainanschluß an den
Ausgang 39 und mit einem Gateanschluß an die Versorgungsleitung 4 angeschlossen.
Außerdem
ist der Hochzieh-Transistor 43 mit seinem Substrat an die
Versorgungsleitung 2 angeschlossen, um das Vorhandensein
unerwünschter
direkter Polarisationen zwischen den verschiedenen Zonen des Transistors 43 zu
verhindern. Der Hochzieh-Transistor 43 ist derart ausgelegt,
dass sein Innenwiderstand viel größer ist als der des NMOS-Transistors 45,
die Gründe
dafür werden
unten erläutert.
-
Der Pegelumsetzer 36 arbeitet
folgendermaßen:
-
Das Signal T (beispielsweise das
Programmier-Befehlssignal) besitzt im Fall des ersten Betriebsmodus
bei niedriger Spannung einen ersten logischen Pegel, um die Verbindung
der Steuerleitung 46 mit Masse festzulegen, während im
Fall des zweiten Betriebsmodus bei hoher Spannung das Signal T einen
zweiten logischen Pegel hat, um die Verbindung der Steuerleitung 46 mit
der Versorgungsleitung 2 festzulegen. Wenn in der Praxis
der Schalter 48 die Verbindung zwischen der Steuerleitung 46 und der
Versorgungsleitung 2 bestimmt, hat letztere die Spannung
Vpp, und damit wird die Steuerleitung 46 nicht
mehr mit der Spannung Vdd gespeist.
-
Im ersten Betriebsmodus ist, wie
oben angesprochen, die Steuerleitung 46 mit Masse verbunden,
aus welchem Grund das Signal C einen niedrigen Wert hat, wohingegen
die Versorgungsleitung 2 die Spannung Vdd führt. In
diesem Zustand der Hochzieh-Transistor 43 ausgeschaltet,
so daß die
Spannung Vdd sowohl am Gate als auch an
der Source ansteht. Andererseits hängt der Zustand des PMOS-Schalters 42 von
dem Pegel des Eingangssignals S, am Knoten 37 ab. Wenn
das Signal Si niedrigen logischen Pegel
hat, ist der PMOS-Transistor 44 tatsächlich ausgeschaltet, da sein
Gate und seine Source gleiche Spannung haben, während der NMOS-Transistor 45 eingeschaltet
ist und den Eingang 37 mit dem Ausgang 39 verbindet.
Folglich ist das Signal So niedrig.
-
Wenn hingegen das Eingangssignal
S; einen hohen logischen Pegel hat, ist der NMOS-Transistor 45 ausgeschaltet,
da sein Gate und seine Source gleiche Spannung haben, während der
PMOS-Transistor 44 eingeschaltet ist und den Eingang 37 mit dem
Ausgang 39 verbindet. Folglich ist das Signal So hoch (und hat den Wert Vdd gleich
demjenigen des Eingangssignals Si).
-
Im zweiten Betriebsmodus wird die
Steuerleitung 46 auf die Spannung VPP gebracht.
Folglich ist der PMOS-Transistor 44 ausgeschaltet, unabhängig vom
Pegel des Eingangssignals Si. Gleichzeitig
ist der Hochzieh-Transistor 43 eingeschaltet, die Spannung
Vpp liegt an der Source und die Spannung
Vdd liegt an seinem Gate. Hat das Signal
Si niedrigen Pegel, so ist der NMOS-Transistor 45 eingeschaltet
und bildet zusammen mit dem Hochzieh-Transistor 43 einen
Spannungsteiler zwischen der Versorgungsleitung 2 und Masse.
Vorausgesetzt, der Widerstand des Hochzieh-Transistors 43 ist
viel größer als
derjenige des NMOS-Transistors 45, so ist das Signal So am Ausgang 39 niedrig. Allerdings
beinhaltet dieser Zustand einen statischen Verbrauch aufgrund des andauernden
Stromflusses von der Versorgungsleitung 2 über den
NMOS-Transistor 45 und den PMOS-Transistor 43 gegen
Masse.
-
Wenn hingegen das Eingangssignal
Si hohen Pegel hat, ist der NMOS--Transistor 45 ausgeschaltet
(sowohl an seiner Source als auch an seinem Gate liegt die Spannung
Vdd), und der Hochzieh-Transistor 43 garantiert
das Vorhandensein eines hohen Signalpegels mit dem Wert Vpp am Ausgang 39.
-
5 zeigt
einen Pegelumsetzer 36' ähnlich dem
Pegelumsetzer 36 nach 4.
Der Pegelumsetzer 36' unterscheidet
sich von dem Umsetzer 36 durch das Vorhandensein eines
Negators 53 zwischen dem Ausgangsknoten des CMOS-Schalters 42,
hier mit 54 bezeichnet, und dem Ausgang 39, außerdem durch
den Umstand, dass der Hochzieh-Transistor 43 mit seinem
Drain an den Knoten 54 und mit seinem Gate an den Ausgang 39 angeschlossen
ist. Der Negator 53 ist an die Versorgungsleitung 2 angeschlossen.
Auf nicht dargestellte Weise ist die Steuerleitung 46 mit
dem Schalter 48 verbunden, ähnlich wie es in 4 gezeigt ist.
-
Der Pegelumsetzer 36' arbeitet folgendermaßen:
-
Im ersten Betriebsmodus (das Steuersignal C
hat logisch niedrigen Pegel, und die Spannung Vdd liegt
an der Versorgungsleitung 2) ist, wenn ein Signal S; mit
niedrigem logischen Pegel am Eingangsknoten 37 ansteht,
der PMOS-Transistor 44 ausgeschaltet, während der NMOS-Transistor 45 eingeschaltet
ist. Es gibt daher einen niedrigen logischen Zustand am Knoten 54,
und am Ausgang des Negators 53 gibt es ein Signal So mit
hohem Pegel und dem Wert Vdd. Dieses Signal
So dient auch zum Halten des Hochzieh-Transistors 43 im
ausgeschalteten Zustand.
-
Wenn hingegen das Signal Si einen logisch hohen Pegel am Eingangsknoten 37 hat,
ist der NMOS-Transistor 45 ausgeschaltet, während der PMOS-Transistor
44 eingeschaltet
ist und am Knoten 54 ein hoher logischer Pegel steht. Deshalb
gibt es das Signal So mit niedrigem logischen Pegel am Ausgang des
Negators 53. In dieser Situation ist der Hochzieh-Transistor 43 eingeschaltet
und bringt den Knoten 54 auf den Spannungspegel Vpp.
-
Im zweiten Betriebsmodus hat das
Steuersignal C einen hohen logischen Pegel, und folglich ist der
PMOS-Transistor 44 ausgeschaltet, unabhängig vom Pegel des Eingangssignals
Si. Ist das Signal Si niedrig,
so ist der NMOS-Transistor 45 eingeschaltet, und am Knoten 54 gibt
es einen niedrigen Pegel. Am Ausgang des Negators 53 gibt
es folglich ein Signal So mit. hohem Pegel und dem Wert Vpp (vorausgesetzt, der Negator 53 wird
nun mit dieser Spannung gespeist), während der Hochzieh-Transistor 43 ausgeschaltet
ist, während
sein Gate hohe Spannung hat.
-
Wenn das Signal Si hoch
ist und es eine Umschaltung von dem ersten auf den zweiten Betriebsmodus
gibt, wird der PMOS-Transistor 44 ausgeschaltet, der NMOS-Transistor 45 bleibt
ausgeschaltet, und der Hochzieh-Transistor 43 (welcher
eingeschaltet ist) bringt den Knoten 54 auf den hohen Zustand
mit dem Wert Vpp. Damit bleibt der Ausgang 39 niedrig.
Wenn hingegen das Eingangssignal Si von niedrigem
Pegel auf hohem Pegel während
des zweiten Betriebsmodus umschaltet, liefert der am Anfang eingeschaltete
NMOS-Transistor 45 den Pegel des Eingangssignals S; zum
Knoten 54, bis das Signal den Wert Vdd – Vth erreicht, wobei Vth die
Schwellenspannung des Transistors 45 ist, nachdem dieser ausgeschaltet
ist. Der Negator 53 empfängt also als Eingangsgröße ein Signal,
dessen Maximalwert Vdd – Vth ist,
was möglicherweise
nicht ausreicht, damit er umschaltet. Wenn dieser Wert ausreicht,
gibt es am Ausgang des Negators ein Signal So mit niedrigem logischen
Wert, welches den Hochzieh-Transistor 43 einschaltet. Letzterer
bringt in diesem Fall die Spannung Vpp an
den Knoten 54. Wenn hingegen der Wert nicht ausreicht,
so schaltet der Negator 53 nicht um und ermöglicht somit
dem Hochzieh-Transistor 43 nicht das Einschalten, so dass,
wenn der NMOS-Transistor 45 ausgeschaltet ist, der Knoten 45 schwimmen
bleibt und des keinen Signaldurchgang zu dem Ausgang 39 gibt.
-
Obschon der Pegelumsetzer 36' keinen statischen
Verbrauch hat, ist er nicht immer geeignet für Anwendungen, bei denen das
Umschalten des Eingangssignals Si Zustände einer
hohen Spannung (Vpc = Vpp)
annehmen kann. Deshalb ist es in einem solchen Fall vorzuziehen,
den Umsetzer 36 nach 4 zu
verwenden. Allerdings gibt es dieses Problem dann nicht, wenn der
Umsetzer 36' in
einem nicht flüchtigen
Speicher eingesetzt wird, bei dem das Umschalten des Eingangssignals
nur während
des ersten Betriebsmodus (Vpc = Vdd) erfolgt und das Eingangssignal während des
zweiten Betriebsmodus konstant ist.
-
Die Pegelumsetzer 36 (4) und 36' (5) bieten Vorteile bezüglich beider
oben beschriebener bekannter Lösungen.
Tatsächlich
sind die Pegelumsetzer 36 und 36' schneller und haben bessere Funktionsweise
im Zustand niedriger Spannung, verglichen mit dem Pegelumsetzer 1' (2) und sie sind einfacher
bei geringerer Baugröße im Vergleich
zu dem Pegel 101'' (3).
-
Außerdem wird deutlich, dass
Modifikationen und Varianten in dem hier beschriebenen und dargestellten
Pegelumsetzer vorgenommen werden können, ohne dabei vom Schutzumfang
der Erfindung abzuweichen. Insbesondere bei der Ausführungsform
nach 4 läßt sich
die Masseleitung ersetzen durch eine einfache Verbindung zu dem
Substrat, wobei man von dem Vorspannen des Substrats Gebrauch macht,
welches bereits für
andere Komponenten der Schaltung (des Speichers) verwirklicht ist, vorausgesetzt,
dass dies lediglich die Funktion hat, die Schaltungsmasse des NMOS-Transistors 45 (in einer
nicht dargestellten Weise) passend vorzuspannen.