DE3853016T2

DE3853016T2 - Zusatz-Boosterschaltung zum Anheben der Ausgangsspannung einer Haupt-Boosterspannung.

Info

Publication number: DE3853016T2
Application number: DE3853016T
Authority: DE
Inventors: Masamichi C O Patent Div Asano; Hiroshi C O Patent Di Iwahashi; Hideo C O Patent Division Kato; Shinichi Kikuchi; Akira Narita
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1987-04-24
Filing date: 1988-04-22
Publication date: 1995-07-20
Anticipated expiration: 2008-04-23
Also published as: KR880013173A; KR910003387B1; JPS63268196A; EP0288075B1; EP0288075A2; EP0288075A3; DE3853016D1; JPH0748310B2; US4905314A

Description

Die Erfindung betrifft eine integrierte MOS- Halbleiterschaltung, und insbesondere eine Booster- Nebenschaltung zum Erhöhen einer Ausgangsspannung einer Booster-Hauptschaltung, welche eine Spannung erzeugt, die höher ist als eine Stromversorgungsspannung.
In den letzten Jahren wurden nicht-flüchtige Halbleiterspeicher des Typs mit einem Gate mit undefiniertem Potential (floating gate), die als EPROM und EEPROM bezeichnet werden, schnell immer weiter verbreitet. In das EPROM können Daten elektrisch eingeschrieben und durch Anlegen von Ultraviolettstrahlen gelöscht werden. Bei dem EEPROM können Daten elektrisch eingeschrieben und gelöscht werden. Diese Art von Halbleiterspeicher weist beispielsweise einen Speicher auf, bei welchem der Fowler-Nordheim- Tunneleffekt genutzt wird. Bei einem Speicher, welcher den Tunneleffekt nutzt, werden Elektronen von dem Gate mit unbestimmten Potential über den dünnen Oxidfilm im Dateneinschreib- oder löschvorgang injiziert oder von dort aus ausgestoßen. Beim Dateneinschreib- oder löschvorgang gibt es nur einen geringen Stromverbrauch. Daher kann der Dateneinschreib- oder löschvorgang dadurch ausgeführt werden, daß eine Ausgangsspannung einer Booster-Schaltung verwendet wird, die in dem Speicher vorgesehen ist, statt von außen eine hohe Spannung anzulegen, die für den Dateneinschreib- oder löschvorgang erforderlich ist. Selbst wenn die Booster- Schaltung nur niedrige Ströme liefern kann, kann sie ohne schwerwiegende Probleme eingesetzt werden.
In jüngster Zeit werden die Schaltungsabmessungen nichtflüchtiger Speicher groß, und nimmt die Anzahl an Peripherieschaltungen (Lastschaltungen) zu, die mit einer erhöhten Spannung versorgt werden müssen. Daher nimmt die Lastkapazität der Booster-Schaltung zu, wodurch es erforderlich wird, einen langen Erhöhungszeitraum zur Erhöhung einer Ausgangsspannung auf einen gewünschten Pegel vorzusehen. Bei der integrierten Halbleiterschaltung sind die Lastschaltungen, die mit einer Ausgangsspannung der Booster- Schaltung versorgt werden sollen, in mehrere Blöcke unterteilt, und Transfer-Gates sind an Eingangs-Klemmen der jeweiligen Blöcke angeschlossen. Die Transfer-Gates werden wahlweise durch ein Steuersignal zur Auswahl eines der Blöcke aktiviert. Eine Ausgangsspannung der Booster-Schaltung wird dem Lastschaltungsblock über das ausgewählte Transfer-Gate zugeführt. Daher wird die Lastkapazität der Booster-Schaltung verringert, wodurch eine Verlängerung der Spannungserhöhungszeit verhindert wird.
Falls die Lastschaltungen in mehrere Blöcke unterteilt sind, so ist es - wie voranstehend erwähnt - erforderlich, eine Spannung, die höher als die Ausgangsspannung der Booster- Schaltung ist, an das Gate des Transfer-Gates anzulegen. Mit anderen Worten ist es erforderlich, das Steuersignal zum Steuern des Transfer-Gates höher einzustellen als die Ausgangsspannung der Booster-Schaltung. Dies rührt daher, daß die dem Lastschaltungsblock zugeführte Spannung um die Schwellenspannung des Transfer-Gates verringert wird. Aus diesem Grund wird eine Booster-Nebenschaltung zusätzlich zu einer Booster-Hauptschaltung verwendet, um eine Spannung, die durch die Booster-Hauptschaltung erhöht wurde, weiter zu erhöhen. Die Ausgangsspannung der Booster-Nebenschaltung ist höher als die Ausgangsspannung der Booster-Hauptschaltung, und zwar um mehr als die Schwellenspannung des Transfer- Gates. Die Ausgangsspannung der Booster-Nebenschaltung wird den Transfer-Gates zugeführt, um selektiv das Transfer-Gate zu aktivieren. Da das Transfer-Gate selektiv durch eine hohe Spannung (die größer oder gleich der Summe der Ausgangsspannung der Booster-Mauptschaltung und der Schwellenspannung des Transfer-Gates ist) der Booster- Nebenschaltung aktiviert wird, wird die von der Booster- Schaltung dem Lastschaltungsblock zugeführte Spannung nicht durch die Schwellenspannung des Transfer-Gates verringert. Daher wird die Ausgangsspannung der Booster-Schaltung wirksam dem ausgewählten Lastschaltungsblock zugeführt.
Durch Verwendung der Booster-Nebenschaltung kann die Lastkapazität der Booster-Hauptschaltung verringert werden, wodurch ermöglicht wird, daß eine erhöhte Spannung der Lastschaltung in einem kurzen Zeitraum zugeführt wird, ohne die Ausgangsspannung der Booster-Hauptschaltung zu verringern. Auf diese Weise kann eine hohe Spannung, die zum Schreiben oder Löschen von Daten in einem Halbleiterspeicher verwendet wird, in der integrierten Halbleiterschaltung erzeugt werden (beispielsweise einem nicht-flüchtigen Halbleiterspeicher).
Bei einer integrierten MOS-Halbleiterschaltung wird ein MOS- Transistor in der Eingangsstufe der Lastschaltung verwendet, und wird eine erhöhte Spannung an das Gate des MOS- Transistors angelegt. Daher wird eine der internen Schaltung der Lastschaltung zugeführte Spannung durch die Schwellenspannung des Eingangsstufen-MOS-Transistors verringert. Aus diesem Grund ist es vorzuziehen, eine Ausgangsspannung der Booster-Hauptschaltung mit Hilfe der Booster-Nebenschaltung weiter zu erhöhen, und diese dem Gate des Eingangsstufen-MOS-Transistors zuzuführen, selbst wenn die Lastschaltungen nicht in mehrere Blöcke unterteilt sind.
Aus den voranstehend geschilderten Gründen ist es erforderlich, eine äußerst wirksame Booster-Nebenschaltung zu verwenden. Der Spannungserhöhungswirkungsgrad der üblicherweise verwendeten Booster-Nebenschaltung ist jedoch nicht ausreichend hoch, um die Ausgangsspannung der Booster- Hauptschaltung weiter zu erhöhen, und daher ist es dringend erforderlich, die Booster-Nebenschaltung weiter zu entwickeln.
Die US-A-4 511 811 beschreibt eine Ladungspumpe zur Bereitstellung einer Programmierspannung für die Wortleitungen in einem Halbleiterspeicherfeld. Die Ladungspumpe, die als Kombination aus Anreicherungs- und Eigenleitungs-MOS-Transistoren aufgebaut ist, verhindert den Fluß eines Gleichstroms von der Quelle der Programmierspannung nach Masse durch nicht ausgewählte Wortleitungen, und erlaubt daher den Entwurf programmierbarer Halbleiterspeicherfelder, bei denen eine Spannung auf dem Chip erzeugt wird, wodurch programmierbare Halbleiterspeicherfelder konstruiert werden können, die von einer einzigen Spannungsversorgungsquelle versorgt werden. Die Ladungspumpe ist an ihrem einen Ende an eine Hochspannungsquelle angeschlossen, und an ihrem anderen Ende an eine Wortleitung. Die Ausgangsspannung der Ladungspumpe, die der Wortleitung zugeführt wird, kann nicht höher sein als die Ausgangsspannung der Hochspannungsquelle.
Ein Oszillator liefert Impulse an die Hochspannungsquelle und an eine kapazitive Koppelvorrichtung der Ladungspumpe. Bei der Koppelvorrichtung ist deren Gateanschluß an einen Verbindungsknoten der Ladungspumpe angeschlossen, und ihre Source- und Drain-Klemmen sind gemeinsam mit dem Oszillator verbunden. Eine Anreicherungs-MOS-Vorrichtung ist mit ihren Drain- und Gate-Klemmen an den Verbindungsknoten angeschlossen, und mit ihrer Source-Klemme mit der Wortleitung verbunden, und diese MOS-Vorrichtung wird ausgeschaltet, wenn diese Wortleitung nicht ausgewählt ist, da der Verbindungsknoten auf einem Potential von Null Volt liegt.
Bei einem Eigenleitungs-MOS-Transistor, der als Transfer- Vorrichtung dient, ist dessen Source-Klemme an den Verbindungsknoten angeschlossen, dessen Gate-Klemme mit der Wortleitung verbunden, und dessen Drain-Klemme an die Source- Klemme einer Anreichungs-MOS-Vorrichtung angeschlossen, deren Drain- und Gate-Klemmen gemeinsam an den Ausgang der Hochspannungsquelle angeschlossen sind, so daß die letztgenannte MOS-Vorrichtung als Diode arbeitet, welche einen Stromweg in einer Richtung von der Hochspannungsquelle zur MOS-Transfer-Vorrichtung zur Verfügung stellt.
Die MOS-Diode weist eine Schwellenspannung von 1,5 Volt auf, die MOS-Transfer-Vorrichtung weist eine Schwellenspannung von entweder Null oder 0,5 Volt auf, und die Anreicherungs-MOS- Vorrichtung, die zwischen die Koppelvorrichtung die Wortleitung geschaltet ist, weist eine Schwellenspannung von 1,0 Volt auf.
Nach zahlreichen Zyklen des Oszillators lädt sich die Wortleitung stufenweise bis auf die Spannung am Ausgang der Hochspannungsquelle auf.
Ein Ziel der vorliegenden Erfindung besteht in der Bereitstellung einer Booster-Nebenschaltung, welche eine Ausgangsspannung einer Booster-Hauptschaltung mit hohem Wirkungsgrad erhöhen kann.
Das Ziel wird durch eine Booster-Nebenschaltung nach einem der unabhängigen Patentansprüche 1, 8 und 13 erreicht.
Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
Durch diesen Aufbau können die Einschaltwiderstände der ersten und zweiten Umschaltschaltungen auf einen kleinen Wert eingestellt werden, und kann die zweite Umschaltschaltung in dem ausgeschalteten Zustand gehalten werden, wenn der Taktimpuls absinkt. Daher wird eine Booster-Nebenschaltung zur Verfügung gestellt, bei welcher eine Verringerung der Ausgangsspannung, infolge des Vorhandenseins der ersten und zweiten Umschaltschaltungen, auf ein Minimum unterdrückt werden kann, und welche so arbeitet, daß sie eine Spannung mit einem hohen Erhöhungswirkungsgrad und hoher Verläßlichkeit erhöht.
Die Erfindung wird noch besser aus der nachstehenden, ins Einzelne gehenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen verständlich. Es zeigt:
Fig. 1 ein Schaltbild einer Booster-Nebenschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung:
Fig. 2 ein Zeitablaufdiagramm zur Erläuterung des Betriebs der Schaltung von Figur 1;
Fig. 3 ein Schaltbild einer Booster-Nebenschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
Fig. 4 ein Schaltbild des Aufbaus einer Auswahlschaltung, die bei der in Figur 3 gezeigten Schaltung verwendet wird.
Figur 1 zeigt eine Booster-Nebenschaltung gemäß einer Ausführungsform der vorliegenden Erfindung, und deren Peripherieschaltungen. Eine Stromquellenspannung Vcc (oder eine von außen zugeführte Hochspannung Vpp) wird mit Hilfe einer Booster-Hauptschaltung 11 angehoben oder erhöht. Die erhöhte Spannung Vpu, die durch Erhöhung der Stromquellenspannung Vcc oder der Hochspannung Vpp unter Verwendung der Booster-Hauptschaltung 11 erhalten wird, wird einer Booster-Nebenschaltung 12 und einer Zielschaltung 13 zugeführt, welche mit der erhöhten Spannung betrieben wird. Die Booster-Nebenschaltung 12 enthält N-Kanal-MOS- Transistoren Q1 und Q2, und einen MOS-Kondensator C1. Der Drain des MOS-Transistors Q1 ist an die Ausgangsklemme der Booster-Hauptschaltung 11 angeschlossen, und sein Gate ist mit der Ausgangsklemme (Knoten N1) einer Auswahlschaltung 14 verbunden. Die Eingangsklemme der Auswahlschlatung 14 ist so angeschlossen, daß sie Auswahlsignale SS1 bis SSn zur Auswahl der Booster-Nebenschaltung 12 empfängt. Weiterhin ist die Ausgangsklemme der Auswahlschaltung 14 mit der Eingangsklemme der Zielschaltung 13 verbunden. Die Source des MOS- Transistors Q1 ist mit dem Drain und dem Gate des MOS- Transistors Q2 verbunden, und die Source des MOS-Transistors Q2 ist an den Knoten N1 angeschlossen. Ein Verbindungsknoten (Knoten N2) zwischen der Source des MOS-Transistors Q1 und dem Drain des MOS-Transistors Q2 ist an eine erste Elektrode des MOS-Kondensators C1 angeschlossen. Eine zweite Elektrode des MOS-Kondensators C1 ist mit der Ausgangsklemme einer Takterzeugungsschaltung 15 verbunden, zum Empfang eines Taktimpulses φc.
Die Zielschaltung 13 weist einen N-Kanal-MOS-Transistor Q3 auf. Der Drain des MOS-Transistors Q3 ist mit der Ausgangsklemme der Booster-Hauptschaltung 11 verbunden, und sein Gate ist an den Knoten N1 angeschlossen. Weiterhin ist die Source des MOS-Transistors Q3 mit einer internen Schaltung verbunden, die nicht dargestellt ist. In Figur 1 ist ein parasitärer Kondensator, beispielsweise ein Verdrahtungs-Kondensator und ein Gate-Kondensator, durch einen Kondensator C2 angedeutet, dessen eine Elektrode mit Masse verbunden ist.
Nunmehr wird der Betriebsablauf der Schaltung mit dem voranstehend geschilderten Aufbau unter Bezugnahme auf das in Figur 2 dargestellte Zeitablaufdiagramm beschrieben. Wenn ein Ausgangssignal an der Ausgangsklemme (Knoten N1) der Auswahlschaltung 14 auf den Pegel "1" eingestellt wird, wird die Booster-Nebenschaltung 12 ausgewählt, wodurch der MOS- Transistor Q1 eingeschaltet wird. Dies führt dazu, daß das Potential V2a am Knoten N2 auf einem Potentialpegel erhöht wird, der niedriger ist als das Potential V1a am Knoten N1, und zwar um die Schwellenspannung VTH1 des N-Kanal-MOS- Transistors Q1. Eine Erhöhung des Potentials V2a am Knoten N2 führt dazu, daß der MOS-Transistor Q1 gesperrt wird. Daher ergibt sich das Potential V2a am Knoten N2, welches zu diesem Zeitpunkt eingestellt ist, folgendermaßen:
V2a = V1a - VTH1 ...(1)
Wenn das Potential V2a am Knoten N2 höher ist als die Schwellenspannugn VTHC des MOS-Kondensators C1, so wird eine invertierte Schicht unter dem Gate des MOS-Kondensators C1 gebildet, wodurch ein Koppelkondensator zwischen der Ausgangsklemme der Takterzeugungsschaltung 15 und dem Knoten N2 zur Verfügung gestellt wird. Nunmehr wird angenommen, daß der Eingangsspannungspegel des Taktimpulses gleich Vφ ist.
Dann wird eine Ladung E1a, die sich aus der nachstehenden Gleichung (2) ergibt, in dem MOS-Kondensator C1 gespeichert:
E1a = C1 x (V2a - Vφ) ...(2)
Wenn der Pegel des Taktimpulses φc gleich Null Volt ist, so wird zu diesem Zeitpunkt die in dem MOS-Kondensator C1 gespeicherte Ladung E1a folgendermaßen ausgedrückt:
E1a = C1 x V2a = C1 x (V1a - VTH1) ...(3)
Wenn in diesem Fall der Taktimpuls φc mit dem Potential Vφ ansteigt, so wird das Potential am Knoten N2 infolge der kapazitiven Kopplung des Kondensators C1 erhöht. Wird das Potential am Knoten N2 höher als eine Spannung, die durch Addieren der Schwellenspannung VTH2 des N-Kanal-MOS- Transistors Q2 zum Potential V1a am Knoten N1 erhalten wird, so wird der MOS-Transistor Q2 eingeschaltet, was dazu führt, daß die in dem Kondensator C1 gespeicherte Ladung über den MOS-Transistor Q2 zum Knoten N1 entladen wird. Infolge dieses Entladungsvorgangs steigt das Potential am Knoten N1 an. Da in diesem Fall der MOS-Transistor Q2 erneut abgeschaltet wird, durch eine Spannung, die durch Addition der Schwellenspannung VTH2 des MOS-Transistors Q2 zum Potential am Knoten N1 erhalten wird, wird das Potential am Knoten N2 auf dem Potentialpegel gehalten, der zu diesem Zeitpunkt eingestellt ist. Daher ergibt sich das Potential V2b am Knoten N2 wie folgt:
V2b = V1b + VTH2 ...(4)
V1b bezeichnet das Potential am Knoten N1, nachdem das Anstiegspotential erreicht wurde.
Daher läßt sich die Ladung EIb, die in dem Kondensator 01 verbleibt, folgendermaßen ausdrücken:
E1b = C1 x (V2b - Vφ) = C1 x (V1b + VTH2 - Vφ) ...(5)
Weiterhin kann die Anfangsladung E2a im Lastkondensator C2 am Knoten N1 folgendermaßen ausgedrückt werden:
E2a = C2 x V1a ...(6)
Daher kann die Ladung E2b, die in dem Lastkondensator C2 gespeichert ist, nachdem das angestiegene Potential am Knoten N1 erreicht wurde, folgendermaßen ausgedrückt werden:
E2b = C2 x V1b ...(7)
Da zu diesem Zeitpunkt die Gesamtmenge E der Ladungen, die in dem MOS-Kondensator C1 und dem Last-Kondensator C2 gespeichert sind, vor und nach dem Anstieg des Taktimpulses φc konstant gehalten wird, läßt sie sich folgendermaßen ausdrücken:
E = E1a + E2a = E1b + E2b ...(8)
Daher läßt sich die folgende Gleichung erhalten:
{C1 x (V1a - VTH1)} + (C2 x V1a) = {C1 x (V1b + VTM2 - Vφ)} + C2 x V1b) ...(9)
Aus Gleichung (9) kann das Potential V1b am Knoten N1, nachdem das Potential des Anstiegs erreicht wurde, folgendermaßen erhalten werden:
V1b = V1a + (Vφ - VTH1 - VTH2) + C1/(C1 + C2) ...(10)
Daher steigt das Potential V1a am Knoten N1 folgendermaßen an: "(Vφ - VTH1 - VTH2) x C1/(C1 + C2)".
Wenn daraufhin der Taktimpuls φc mit dem Potential -Vφ absinkt, so beginnt das Potential am Knoten N2 abzusinken, infolge der kapazitiven Kopplung des MOS-Kondensators C1. Wenn jedoch ein Potential am Knoten N2 niedriger wird als eine Spannung "V2c = V1b - VTH1", also eine Spannung, die niedriger ist als die Gate-Spannung des MOS-Transistors Q1 oder die Spannung V1b am Knoten N1, um die Schwellenspannung VTH1 des MOS-Transistors Q1, so wird der MOS-Transistor Q1 eingeschaltet, wodurch das Aufladen des Knotens N2 erneut begonnen wird. Daher steigt das Potential am Knoten N2 auf folgendes Potential an: "V2c = V1b - VTH1", was dazu führen kann, daß der MOS-Transistor Q1 ausgeschaltet wird. Zu diesem Zeitpunkt wird das Potential V1b am Knoten N1 konstant gehalten, da die Gatespannung V2c des MOS-Transistors Q2 verringert ist, und der MOS-Transistor Q2 in dem ausgeschalteten Zustand gehalten wird.
Aus der voranstehenden Beschreibung wird unmmittelbar deutlich, daß das Potential V1 am Knoten N1 in einem Ausmaß erhöht wird, welches durch "(Vφ - VTH1 - VTH2) x C1/(C1 + C2) bestimmt ist, und zwar jedesmal dann, wenn der Taktimpuls φc ansteigt. Um die Booster-Nebenschaltung 12 am wirksamsten zu betreiben, sollte daher darauf geachtet werden, daß die nachstehenden Bedingungen (a) bis (d) erfüllt sind.
(a) Die Anstiegszeit des Taktimpulses φc sollte so eingestellt sein, daß sie kurz ist.
(b) Der Wert des Lastkondensators C2 sollte so eingestellt sein, daß er klein ist, oder der Koppel-MOS-Kondensator C1 sollte so gewählt sein, daß seine Kapazität relativ größer ist als die Lastkondensators C2, damit "C1/(C1 + C2)" so nahe an "1" liegt wie möglich.
(c) Der Eingangsspannungspegel Vφ des Taktimpulses φc sollte so eingestellt sein, daß er hoch ist.
(d) Die Schwellenspannungen VTH1 und VTH2 der MOS- Transistoren Q1 und Q2 sollten so eingestellt sein, daß sie niedrig sind.
In der integrierten MOS-Halbleiterschaltung werden jedoch die Bedingungen (a) bis (c) durch andere Faktoren festgelegt, und es ist häufig unmöglich, diese Bedingungen zu erfüllen. Damit die Bedingung (d) erfüllt ist, ist es erforderlich, den MOS- Transistor Q2 in dem gesperrten Zustand zu halten, zu dem Zeitpunkt, an welchem der Taktimpuls φc absinkt. Die Abschaltbedingung des MOS-Transistors Q2 kann folgendermaßen ausgedrückt werden:
VGS2 - VTH2 < 0 ...(11)
VGS2 bezeichnet die Potentialdifferenz zwischen dem Gate und der Source des MOS-Transistors Q2.
Da die Gatespannung VG des MOS-Transistors Q2 gegeben ist durch "V1a - VTH1", und die Sourcespannung VS durch "V1a", läßt sich der Ausdruck (11) folgendermaßen umschreiben:
V1a - VTH1 - V1a - VTH2 = -VTH1 - VTH2 < 0 ...(12)
Da VTH2 positiv ist, läßt sich der folgende Ausdruck erhalten:
VTH1 < VTH2 ...(13)
Es kann daher eine Booster-Schaltung mit einem hohem Erhöhungswirkungsgrad dadurch erhalten werden, daß die Bedingung für die Schwellenspannung erfüllt wird. Wenn die Bedingung (d) erfüllt ist, so kann darüber hinaus eine Booster-Schaltung entworfen werden, die eine hohe erhöhte Spannung liefern kann, während die Verringerung der Ausgangsspannung infolge der Schwellenspannung der MOS- Transistoren Q1 und Q2 auf ein Minimum unterdrückt werden kann. Bei der ersten Ausführungsform wird dies dadurch erzielt, daß ein Eigenleitungs-MOS-Transistor verwendet wird, als MOS-Transistor Q1, der eine Schwellenspannung von im wesentlichen 0 Volt aufweist, und daß ein Anreicherungs-MOS- Transistor als MOS-Transistor Q2 verwendet wird, der eine positive Schwellenspannung aufweist.
Figur 3 zeigt eine Booster-Nebenschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, sowie deren Peripherieschaltungen. Abschnitte in Figur 3, welche entsprechenden Abschnitten in Figur 1 entsprechen, sind durch die gleichen Bezugszeichen bezeichnet, und daher wird auf deren Beschreibung verzichtet. Verarmungs-N-Kanal-MOS- Transistor Q4, dessen Gate an Masse angeschlossen ist, ist zwischen die Ausgangsklemme der Auswahlschaltung 14 und den Knoten N1 der Booster-Nebenschaltung 12 geschaltet. Wie in Figur 4 gezeigt ist, weist die Booster-Nebenschaltung 14 beispielsweise ein NAND-Gate (oder ein NOR-Gate) 16 und einen CMOS-Inverter 17 auf. Eingangsklemmen des NAND-Gates 16 sind so angeschlossen, daß sie Auswahlsignale SS1 bis SSn empfangen (welche durch Adressensignale im Falle eines Speichers ersetzt werden können), die zur Auswahl der Booster-Nebenschaltung 12 verwendet werden. Wenn die Booster- Nebenschaltung 12 ausgewählt wird, so wird ein Ausgangspotential des CMOS-Inverters 17 auf einen Pegel Vcc gesetzt (beispielsweise 5 Volt), und wenn die Booster- Nebenschaltung 12 nicht ausgewählt wird, so wird das Ausgangspotential auf 0 Volt gesetzt.
Der MOS-Transistor Q4 wird ausgeschaltet, wenn das Potential am Knoten N1 erhöht wird, wodurch verhindert wird, daß die Ladung vom Knoten N1 entladen wird. Wenn die Booster- Nebenschaltung 12 ausgewählt wird, so wird darüber hinaus das Potential am Knoten N1 auf einen Potentialpegel von (-VTH4) gsetzt, der durch Subtrahieren der Schwellenspannung VTH4 des MOS-Transistors Q4 von der Gatespannung des MOS-Transistors Q4 erhalten wird. Wenn das Potential am Knoten N1 auf (-VTH4) eingestellt wird, so wird der MOS-Transistor Q1 eingeschaltet. Daher kann das zu diesem Zeitpunkt am Knoten N2 auftauchende Potential folgermaßen ausgedrückt werden, auf der Grundlage der Gleichung (1) ("V2a = V1a - VTH1=):
V2a = -VTH4 - VTH1 ...(14)
Um den Spannungserhöhungsbetrieb mit Hilfe der Booster- Nebenschaltung 12 zu erreichen, ist es erforderlich, das Potential am Knoten N2 höher einzustellen als die Schwellenspannung VTHC des MOS-Kondensators C1, um so eine Inversionsschicht unter dem Gate auszubilden, wodurch ein Koppelkondensator ausgebildet wird. Aus diesem Grund ist es erforderlich, daß das Potential V2a am Knoten N2 höher eingestellt ist als die Schwellenspannung VTHC des MOS- Kondensators C1, zu dem Zeitpunkt an welchem die Schaltung 12 ausgewählt wird. Wegen V2a > VTH1 kann man folgenden Ausdruck erhalten:
-VTH4 - VTH1 > VTHC ...(15)
Aus Gleichung (15) wird unmittelbar deutlich, daß dann, wenn die Schwellenspannung VTH1 des MOS-Transistors Q1 so niedrig wie möglich eingestellt ist, die durch Ausdruck (15) gesetzte Bedingung einfacher erfüllt werden kann, und daher läßt sich eine hohe Toleranz bezüglich Schwankungen der Schwellenspannungen, die beim Herstellungsvorgang integrierter MOS-Halbleiterschaltungen auftreten, erzielen.
Bei der Schaltung von Figur 3 ist der MOS-Kondensator C1 so ausgebildet, daß er denselben Aufbau aufweist wie der Anreicherungs-MOS-Transistor Q2, so daß er eine Schwellenspannung VTHO von beispielsweise 1 Volt aufweist, der MOS-Transistor Q1 ist so ausgebildet, daß er eine Schwellenspannung VTH1 von 0 Volt aufweist, und der MOS- Transistor Q4 ist ebenso aufgebaut wie ein Verarmungstyp, so da er eine Schwellenspannung VTH4 von beispielsweise -3 Volt aufweist.
Wie voranstehend erläutert ist es nur erforderlich, daß die erfindungsgemäße Schaltung die Bedingung erfüllt, die durch den Ausdruck " VTH1 < VTH2" gegeben ist. Wenn daher VTH2 auf 1 Volt eingestellt ist, so kann der wirksamste Erhöhungsvorgang dadurch erzielt werden, daß VTH1 auf -0,9 Volt eingestellt wird. Da die Schwellenspannung des MOS- Kondensators C1 so eingestellt ist, daß sie gleich jener des MOS-Transistors Q2 ist, wird V2 auf 0,9 Volt eingestellt, wenn die Booster-Nebenschaltung 12 nicht ausgewählt wird, also zum Zeitpunkt V1 = 0 Volt. Daher wird in diesem Fall keine Inversionsschicht in dem MOS-Kondensator C1 ausgebildet, und kann der MOS-Kondensator im wesentlichen vernachlässigt werden. Zu diesem Zeitpunkt ändert sich das Potential am Knoten N2 nicht, selbst wenn sich der Pegel des Taktimpulses φc geändert hat.
Wie voranstehend erläutert kann gemäß der vorliegenden Erfindung eine Booster-Nebenschaltung zur Verfügung gestellt werden, welche eine Ausgangsspannung einer Booster- Hauptschaltung mit einem hohen Erhöhungswirkungsgrad erhöhen kann.

Claims

1. Booster-Nebenschaltung zur Erhöhung einer Ausgangsspannung (Vpu) einer Booster-Hauptschaltung (11) und zum Liefern einer erhöhten Spannung an eine Zielschaltung (13), mit:

einer ersten Schalteinrichtung (Q1), welche ein erstes Ende aufweist, das zum Empfang der Ausgangsspannung (Vpu) der Booster-Hauptschaltung (11) angeschlossen ist, eine Steuerklemme, die an eine Eingangsklemme der Zielschaltung (13) angeschlossen ist, und ein zweites Ende; einer zweiten Schalteinrichtung (Q2), die ein erstes Ende und eine Steuerklemme aufweist, die an das zweite Ende der ersten Schalteinrichtung (Q1) angeschlossen sind, sowie ein zweites Ende, das an die Eingangsklemme der Zielschaltung (13) angeschlossen ist; und einer kapazitiven Einrichtung (C1), die eine erste Elektrode aufweist, die an einen Verbindungsknoten (N2) zwischen der ersten und zweiten Schalteinrichtung (Q1, Q2) angeschlossen ist, sowie eine zweite Elektrode, die zum Empfang eines Taktimpulssignals (φc) angeschlossen ist; wobei sowohl die erste als auch zweite Schalteinrichtung (Q1, Q2) eingeschaltet wird, wenn eine Potentialdifferenz zwischen ihrer Steuerklemme und ihrem zweiten Ende höher ist als eine vorbestimmte Spannung (VTH1 für Q1, und VTH2 für Q2); wobei eine vorbestimmte Spannung (VTH2) für die zweite Schalteinrichtung (Q2) größer eingestellt ist als der Absolutwert der vorbestimmten Spannung (VTH1) der ersten Schalteinrichtung (Q1) ; und wobei die kapazitive Einrichtung (C1) als Kondensator arbeitet, wenn eine Potentialdifferenz zwischen ihrer ersten und zweiten Elektrode im wesentlichen gleich der oder höher als die Potentialdifferenz ist, welche die zweite Schalteinrichtung (Q2) einschaltet, und keine Kapazitätseigenschaften zeigt, wenn die Potentialdifferenz zwischen ihrer ersten und zweiten Elektrode niedriger ist als die Potentialdifferenz, welche die zweite Schalteinrichtung (Q2) einschaltet.

2. Booster-Nebenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schalteinrichtung einen Eigenleitungs-N-Kanal-MOS- Transistor (Q1) aufweist, und daß die zweite Schalteinrichtung einen Anreicherungs-N-Kanal-MOS- Transistor (Q2) aufweist.

3. Booster-Nebenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die kapazitive Einrichtung einen MOS-Kondensator (C1) aufweist.

4. Booster-Nebenschaltung nach Anpsruch 1, dadurch gekennzeichnet, daß weiterhin eine Auswahlschaltung (14) vorgesehen ist, um zu ermitteln, ob eine Ausgangsspannung der Booster- Nebenschaltung (12) der Zielschaltung (13) zugeführt wurde oder nicht.

5. Booster-Nebenschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Auswahlschaltung (14) ein NAND-Gate (16) aufweist, welches so angeschlossen ist, daß es Auswahlsignale (SS1 bis SSn) empfängt, sowie einen CMOS-Inverter (17), der mit einer Eingangsklemme versehen ist, die zum Empfang eines Ausgangssignals des NAND-Gates (16) angeschlossen ist, sowie eine Ausgangsklemme, die mit der Eingangsklemme der Zielschaltung (13) verbunden ist.

6. Booster-Nebenschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Auswahlschaltung (14) ein NAND-Gate (16) aufweist, welches zum Empfang von Auswahlsignalen (SS1 bis SSn) angeschlossen ist, einen CMOS-Inverter (17), der zum Empfang eines Ausgangssignals des NAND-Gates (16) angeschlossen ist, sowie einen Verarmungs-MOS-Transistor (Q4), der ein an Masse gelegtes Gate und einen Strompfad aufweist, der zwischen eine Ausgangsklemme des CMOS- Inverters (17) und die Eingangsklemme der Zielschaltung (13) geschaltet ist.

7. Kombination aus einer Zielschaltung (13) und einer Booster-Nebenschaltung nach Anspruch 1, wobei die Zielschaltung (13) einen MOS-Transistor (Q3) aufweist, der mit einem Drain versehen ist, der an die Ausgangsklemme der Booster-Hauptschaltung (11) angeschlossen ist, sowie in Gate, das mit dem zweiten Ende der zweiten Schalteinrichtung (Q2) verbunden ist.

8. Booster-Nebenschaltung zum Liefern einer erhöhten Spannung an eine Zielschaltung (13), mit einem ersten MOS-Transistor (Q1), der einen Drain aufweist, der an die Ausgangsklemme einer Booster-Hauptschaltung (11) angeschlossen ist, sowie ein Gate, das mit einer Eingangsklemme der Zielschaltung (13) verbunden ist; einem zweiten MOS-Transistor (Q2), der einen Drain und ein Gate aufweist, die an die Source des ersten MOS- Transistors (Q1) angeschlossen sind, sowie eine Source, die mit der Eingangsklemme der Zielschaltung (13) verbunden ist; und einem MOS-Kondensator (C1), der eine erste Elektrode aufweist, die an einen Verbindungsknoten (N2) zwischen dem ersten und zweiten MOS-Transistor (Q1 und Q2) angeschlossen ist, sowie eine zweite Elektrode, die zum Empfang eines Taktimpulssignals φc angeschlossen ist, wobei die Schwellenspannung des zweiten MOS- Transistors (Q2) größer gewählt ist als der Absolutwert der Schwellenspannung des ersten MOS-Transistors (Q1) wobei der MOS-Kondensator (C1) im wesentlichen dieselbe Schwellenspannung aufweist wie der zweite MOS-Transistor (Q2), so daß die Ausgangsspannung (Vpu) der Booster- Hauptschaltung (11) erhöht wird.

9. Booster-Nebenschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der erste MOS-Transistor (Q1) ein Eigenleitungs-N-Kanal-MOS- Transistor ist, und daß der zweite MOS-Transistor (Q2) ein Anreicherungs-N-Kanal-MOS-Transistor ist.

10. Booster-Nebenschaltung nach Anspruch 8, dadurch gekennzeichnet, daß weiterhin eine Auswahlschaltung (14) vorgesehen ist, um zu ermitteln, ob eine Ausgangsspannung der Booster- Nebenschaltung (12) der Zielschaltung (13) zugeführt wurde oder nicht.

11. Booster-Nebenschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Auswahlschaltung (14) ein NAND-Gate (16) aufweist, welches zum Empfang von Auswahlsignalen (SS1 bis SSn) angeschlossen ist, sowie einen CMOS-Inverter (17), der eine Eingangsklemme aufweist, die zum Empfang eines Ausgangssignals des NAND-Gates (16) angeschlossen ist, und eine Ausgangsklemme, die mit der Eingangsklemme der Zielschaltung (13) verbunden ist.

12. Booster-Nebenschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Auswahlschaltung (14) ein NAND-Gate (16) aufweist, welches zum Empfang von Auswahlsignalen (SS1 bis SSn) angeschlossen ist, einen CMOS-Inverter (17) , der zum Empfang eines Ausgangssignals des NAND-Gates (16) angeschlossen ist, und einen Verarmungs-MOS-Transistor (Q4), welcher ein an Masse gelegtes Gate und einen Strompfad aufweist, der zwischen eine Ausgangsklemme des CMOS-Inverters (17) und die Eingangsklemme der Zielschaltung (13) geschaltet ist.

13. Booster-Nebenschaltung zum Erhöhen einer Ausgangsspannung (Vpu) einer Booster-Hauptschaltung (11) und zum Liefern einer erhöhten Spannung an eine Zielschaltung (13), welche durch eine Auswahlschaltung (14) ausgewählt wird, mit:

einem ersten MOS-Transistor (Q1), der einen Drain aufweist, der an die Ausgangsklemme der Booster- Hauptschaltung (11) angeschlossen ist, sowie ein Gate, das mit einer Eingangsklemme der Objektschaltung (13) verbunden ist; einem zweiten MOS-Transistor (Q2), der einen Drain und ein Gate aufweist, die an die Source des ersten MOS-Transistors (Q1) angeschlossen sind, sowie eine Source, die mit der Eingangsklemme der Zielschaltung (13) verbunden ist; einem MOS-Kondensator (C1), der eine erste Elektrode aufweist, die an einen Verbindungsknoten (N2) zwischen dem ersten und zweiten MOS-Transistor angeschlossen ist, um ein Taktimpulssignal (φc) zu empfangen; und einem dritten MOS-Transistor (Q4) des Verarmungstyps, der einen Drain aufweist, der mit der Eingangsklemme der Zielschaltung (13) verbunden ist, eine Source, die an die Ausgangsklemme der Auswahlschaltung (14) angeschlossen ist, und ein an Masse gelegtes Gate; wobei eine Schwellenspannung des zweiten MOS-Transistors (Q2) größer ist als der Absolutwert einer Schwellenspannung des ersten MOS-Transistors (Q1), und der MOS-Kondensator (C1) im wesentlichen dieselbe Schwellenspannung aufweist wie der zweite MOS-Transistor (Q2)

14. Booster-Nebenschaltung nach Anspruch 13, dadurch gekennzeichnet, daß der erste MOS-Transistor (Q1) ein Eigenleitungs-N-Kanal-MOS- Transistor ist, und der zweite MOS-Transistor (Q2) ein Anreicherungs-N-Kanal-MOS-Transistor ist.

15. Booster-Nebenschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Auswahlschaltung (14) ein NAND-Gate (16) aufweist, welches zum Empfang der Auswahlsignale angeschlossen ist, sowie einen CMOS-Inverter (17), der eine Eingangsklemme aufweist, die zum Empfang eines Ausgangssignals des NAND-Gates (16) angeschlossen ist, und eine Ausgangsklemme, die mit der Eingangsklemme der Zielschaltung (13) verbunden ist.

16. Kombination einer Zielschaltung (13) und einer Booster- Nebenschaltung nach Anspruch 13, wobei die Zielschaltung (13) einen MOS-Transistor (Q3) aufweist, der einen Drain aufweist, der mit der Ausgangsklemme der Haupt-Boosterschaltung (11) verbunden ist, sowie ein Gate, das an die Source des zweiten MOS- Transistors (Q2) angeschlossen ist.