DE19749602C2 - Substratspannungs-Generatorschaltung - Google Patents

Description

Die vorliegende Erfindung betrifft eine verbesserte Sub­ stratspannungs-Generatorschaltung, die in der Lage ist, eine Steigerung des elektrischen Substratpotentials in wirksamer Weise zu verhindern, indem die Ansteuerung der Sub­ stratspannungs-Generatorschaltung gemäß eines erkannten elek­ trischen Eingangspotentials an einem Daten-Ein/Ausgangsan­ schluß variiert wird.

Fig. 1 zeigt ein Blockschaltbild einer herkömmlichen Sub­ stratspannungs-Generatorschaltung. Wie daraus ersichtlich ist, enthält die herkömmliche Substratspannungs-Generator­ schaltung einen Substrat-Spannungssensor 10 zum Erkennen ei­ ner Spannung eines Substrats 40, einen Oszillator 20, der vom Substrat-Spannungssensor 10 und einem externen Zeilenadreß- Strobesignal (RASB) gesteuert wird, und eine Ladungspumpe 30 zum Pumpen einer elektrischen Ladung entsprechend einem Ausgang des Oszillators 20 und zum Liefern der elektrischen Ladung an das Substrat 40.

Fig. 2 zeigt ein Schaltschema der herkömmlichen Substratspan­ nungs-Generatorschaltung. Wie daraus ersichtlich ist, enthält der Substrat-Spannungssensor 10 einen PMOS-Transistor 11 und NMOS-Transistoren 12 und 13, die zwischen der Versorgungs­ spannung Vcc und der Substratspannung VBB in Reihe geschaltet sind, und einen Inverter 14 zum Invertieren des Ausgangs vom gemeinsamen Verbindungsknoten "a" zwischen dem Drain des PMOS-Transistors 11 und dem NMOS-Transistor 12. Die Source- und Substratzonen des PMOS-Transistors 11 sind ebenso wie Gate und Drain des NMOS-Transistors 13 gemeinsam verbunden.

Die Gates des PMOS-Transistors 11 und des NMOS-Transistors 12 sind gemeinsam mit der Massespannung Vss verbunden.

Der Oszillator 20 enthält ein NAND-Gatter 21 zum Durchführen einer NAND-Operation mit dem extern angelegten Signal RASB und dem Ausgang des Inverters 14 des Substrat-Spannungssen­ sors 10, miteinander kaskadiert geschaltete NAND-Gatter 22, 23 und 24, von denen ein jedes den Ausgang des NAND-Gatters 21 erhält, und in Reihe geschaltete Inverter 25 und 26 zum sequentiellen Invertieren des Ausgangs des NAND-Gatters 24, der außerdem an den anderen Eingang des NAND-Gatters 22 rück­ gekoppelt wird.

Die Ladungspumpe 30 enthält einen als PMOS-Transistor ausgebil­ deten Pumpkondensator 31, dessen Substrat mit Vcc und dessen Source und Drain gemeinsam mit dem Ausgang des Inverters 26 im Oszillator 20 am Knoten "b" verbunden sind, um gemäß einem Taktsignal vom Inverter 26 im Oszillator 20 auf Vcc oder -Vcc zu pumpen, einen als Diode konfigurierten NMOS-Transistor 32 zum Entladen des Ausgangs vom Gate des als PMOS-Transistor ausgebildeten Pumpkondensators 31 an einen Vss-Knoten und ei­ nen NMOS-Transistor 33 zum Übertragen der gepumpten elektri­ schen Ladung an einen Substratspannungsknoten VBB.

Die Funktion der Substratspannungs-Generatorschaltung wird nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen er­ läutert.

Zunächst wird das elektrische Potential am Ausgangsknoten "a" des Substrat-Spannungssensors 10 entsprechend der Änderung der Spannung VBB des Substrats wie folgt bestimmt.

Wenn Vss < VBB + 2Vtn (wobei VBB die Substratspannung und Vtn die Schwellenspannung eines NMOS-Transistors ist), werden die NMOS-Transistoren 12 und 13 eingeschaltet, wodurch sie einen Strom I1 durchlassen, so daß das elektrische Potential am Ausgangsknoten "a" auf den logischen Schwellenpunkt des In­ verters 14 abfällt und der Ausgang des Inverters 14 zu einem hohen Pegel wird.

Wenn Vss < VBB + 2Vtn, wird das elektrische Potential am Aus­ gangsknoten "a" auf Vcc heraufgezogen, und der Ausgang des Inverters 14 wird zu einem niedrigen Pegel.

Wie in Fig. 3C dargestellt, wird bei einer Substratspannung VBB von 0 V das elektrische Potential am Ausgangsknoten "a" auf Vcc heraufgezogen, wie in Fig. 3B dargestellt, und der Ausgang des Inverters 14 wird zu einem niedrigen Pegel.

Der Oszillator 20 wird aktiviert, wenn ein Signal RASB mit einem niedrigen Pegel extern angelegt wird oder die Substrat­ spannung VBB ansteigt, d. h. wenn ein Signal mit einem niedri­ gen Pegel vom Substrat-Spannungssensors 10 ausgegeben wird. Der Oszillator 20 gibt deshalb ein Impulssignal "b" mit einer vorgegebenen Periode aus, wie in Fig. 3A dargestellt.

Die Ladungspumpe 30 pumpt eine elektrische Ladung entsprechend dem Taktsignal vom Knoten "b" im Oszillator 20 und gibt die so gepumpte elektrische Ladung an den Substratspannungsknoten VBB, wodurch die erhöhte Substratspannung VBB abfällt.

Wird ein Taktsignal mit Vcc-Pegel vom Knoten "b" eingegeben, pumpt der Pumpkondensator 31 der Ladungspumpe 30 das elektrische Potential am Knoten "c" bis auf den Pegel von Vcc. Da Drain und Gate des NMOS-Transistors 32 miteinander verbunden sind, wird der NMOS-Transistor 32 entsprechend der gepumpten Span­ nung Vcc eingeschaltet.

Das elektrische Potential am Knoten "c", das auf Vcc gepumpt worden ist, wird deshalb an den Knoten Vss entladen, bis des­ sen elektrisches Potential die Schwellenspannung Vt1 des NMOS-Transistors 32 erreicht.

Liegt das Taktsignal vom Knoten "b" im Oszillator 20 auf ei­ nem niedrigen Pegel, pumpt der Pumpkondensator 31 das elek­ trische Potential am Knoten "c" auf -Vcc. Zunächst fällt das elektrische Potential am NMOS-Transistor 32 um die Schwellen­ spannung Vt1 auf -Vcc + Vt1 ab und steigt bis zur Schwellen­ spannung Vt2 am NMOS-Transistors 33 an, wodurch es zu -Vt2 wird. Zu diesem Zeitpunkt beträgt die Spannung VBB am Substrat 0 V.

Die Ladungspumpe 30 führt die Pumpoperation entsprechend dem Taktsignal vom Oszillator 20 wiederholt durch. Wird das elek­ trische Potential am Knoten "c" -Vcc + Vt1 + Vt2, gilt Vss < VBB + Vt1 + Vt2, und die NMOS-Transistoren 12 und 13 werden eingeschaltet. Der Oszillator 20 wird von einem Signal mit einem hohen Pegel vom Substrat-Spannungssensor 10 nicht akti­ viert, und die Pumpoperation wird beendet.

Fig. 4 zeigt einen herkömmlichen Daten-Eingangs/Ausgangsanschluß.

Wie daraus ersichtlich ist, enthält der herkömmliche Daten- Eingangs/Ausgangsanschluß NAND-Gatter 34 und 35, von denen jeweils ein Eingang ein Freigabesignal EN erhält und deren andere Eingänge Ausgangsdaten DO bzw. DOB erhalten, Inverter 36 und 37 zum Invertieren der Ausgänge von den NAND-Gattern 34 bzw. 35 und NMOS-Transistoren 38 und 39, die zwischen der Versorgungsspannung Vcc und der Massespannung Vss in Reihe geschaltet sind und deren Gates die Ausgänge der Inverter 36 bzw. 37 erhalten.

Die Substratzonen der NMOS-Transistoren 38 und 39 sind mit der Substratspannung VBB verbunden.

Wird während des Betriebs des Daten-Eingangs/Ausgangsan­ schlusses im Datenschreibmodus eine in den Daten-Eingangs/­ Ausgangsanschluß eingegebene auf einem niedrigen Pegel lie­ gende Spannung bedingt durch Störungen etc. unter -Vtn verringert, wird der NMOS-Transistor 38 eingeschaltet, und ein Strom Ids fließt von Vcc an den Daten-Eingangs/Ausgangsan­ schluß I/O.

Aus diesem Grund wird ein Substratstrom Isub erzeugt und be­ dingt durch den Strom Ids an das Substrat über den Sperr­ schichtabschnitt der Substratzone geliefert, wodurch die Sub­ stratspannung erhöht wird.

Bei der herkömmlichen Substratspannungs-Generatorschaltung verhält sich diese jedoch entsprechend dem Substrat-Span­ nungssensorsignal oder dem extern angelegten Signal RASB, worauf eine elektrische Ladung an das Substrat geliefert wird. Wird die Ansteuerung der Substratspannungs- Generatorschaltung auf Basis des Stroms Isub am Daten-Ein­ gangs/Ausgangsanschluß erhöht, kann diese im normalen Be­ triebsbereich übermäßig erhöht werden, und der Stromverbrauch nimmt eventuell zu.

Aus DE 197 27 817 A1 ist eine Schaltung bekannt, die unter Verwendung einer Substratspannungs-Steuereinheit eine Sub­ stratspannung steuern kann. Im Gegensatz zu der oben be­ schriebenen Substratspannungs-Generatorschaltung wird die Substratspannung hier nicht über eine von einer Ladepumpe zugeführten Spannung gesteuert, sondern indem in Abhängigkeit der Betriebszustände des Substrats entweder die Substratspan­ nungs-Steuereinheit aktiviert wird, um einen Strom von dem Substrat herauszupumpen, oder die Substratspannungs-Steuer­ einheit deaktiviert wird, um über eine Masse einen Strom dem Substrat zuzuführen.

Desweiteren ist aus DE 40 34 668 A1 ein Substratspannungs- Generator bekannt, der die die oben beschriebene Substrat­ spannungs-Generatorschaltung einen Substrat-Spannungssensor, einen Oszillator und eine Ladepumpe aufweist. Zusätzlich um­ faßt der Substratspannungs-Generator einen Spannungspumptreiber, der Taktsignale von dem Oszillator empfängt und in Ab­ hängigkeit von diesem verzögerte Taktsignale an die Ladepumpe abgibt, um diese zu steuern. Außerdem wird ein oszillierender Treiber zur Steuerung des Oszillators verwendet, der in Ab­ hängigkeit von Signalen des Substrat-Spannungssensors den Os­ zillator einschaltet bzw. ausschaltet. Auf diese Weise wird erreicht, daß der Oszillator Taktsignale einer vorbestimmten, nicht variablen Periode abgibt oder nicht. Die Verwendung ei­ nes externen Zeilenadreß-Strobesignals zur Steuerung des Os­ zillators wird in DE 40 34 668 A1 nicht beschrieben. Auch hier können die oben beschriebenen Probleme beim Betrieb ei­ nes Daten-Eingangs/Ausgangsanschlusses auftreten.

Darüber hinaus ist die Substratspannungs-Generatorschaltung hinsichtlich einer Schwankung der Substratspannung auf Basis der Stromschwankung am Daten-Eingangs/Ausgangsanschluß nicht stabil.

Es ist demnach die Aufgabe der vorliegenden Erfindung, eine verbesserte Substratspannungs-Generatorschaltung bereitzu­ stellen die in der Lage ist, eine Steigerung des elektrischen Potentials des Substrats in wirk­ samer Weise zu verhindern, indem die Ansteuerung der Substratspannungs-Generatorschaltung gemäß eines erkannten elektrischen Eingangspotentials eines Daten-Ein/Ausgangs­ anschluß variiert wird.

Die Aufgabe der Erfindung wird mit einer Substratspannungs- Generatorschaltung gemäß Anspruch 1 gelöst. Vorteilhafte wei­ tere Ausführungsformen der Erfindung ergeben sich aus den Unteransprüchen.

Weitere Vorteile und Merkmale der vorliegenden Erfindung er­ geben sich aus der nachfolgenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen; es zeigen:

Fig. 1 ein Blockschaltbild einer herkömmlichen Substratspan­ nungs-Generatorschaltung;

Fig. 2 ein detailliertes Schaltschema der Substratspannungs- Generatorschaltung;

Fig. 3A bis 3C Wellenformen- bzw. Impulsdiagramme der Span­ nungen in der Schaltung von Fig. 2;

Fig. 4 ein Schaltschema eines herkömmlichen Daten-Eingangs/­ Ausgangsanschlusses;

Fig. 5 ein Blockschaltbild einer Substratspannungs-Generator­ schaltung gemäß der vorliegenden Erfindung;

Fig. 6 ein detailliertes Schaltschema der Daten-Eingangs/Aus­ gangsspannungs-Detektoreinheit in der Schaltung von Fig. 5; und

Fig. 7 ein detailliertes Schaltschema des Oszillators zur Ausgabe eines Steuersignals mit variabler Periode in der Schaltung von Fig. 5.

Fig. 5 stellt einen Eingangs/Ausgangsspannungsdetektor für eine Substratspannungs-Generatorschaltung gemäß der vorlie­ genden Erfindung dar.

Bei der vorliegenden Erfindung sind zusätzlich zum Substrat- Spannungssensor 10 und der Ladungspumpe 30 der herkömmlichen Schaltung gemäß Fig. 1 eine Daten-Eingangs/Ausgangs-Detektor­ einheit 100 zum Erkennen einer Spannung eines Daten-Eingangs/­ Ausgangsanschlusses und ein Oszillator 200 zur Ausgabe eines Takt- oder Steuersignals mit variabler Periode zum Erhalt des extern angelegten Signals RASB und der Ausgänge der Daten- Eingangs/Ausgangs-Detektoreinheit 100 sowie des Substrat- Spannungssensors 10 und zum Variieren der Periode des Taktsignals vorgesehen.

Die in Fig. 6 dargestellte Daten-Eingangs/Ausgangs-Detektor­ einheit 100 enthält einen PMOS-Transistor 49, dessen Source mit der Massespannung Vss, dessen Gate mit einem Daten-E/A- Anschluß und dessen Drain mit seiner Substratzone verbunden ist, einen ersten CMOS-Inverter, der aus einem PMOS-Transi­ stor 51 und einem NMOS-Transistor 52 aufgebaut ist, zum Er­ halt der Drainspannung vom PMOS-Transistor 49 über einen Kno­ ten "d", einen zweiten CMOS-Inverter, der aus einem PMOS- Transistor 54 und einem NMOS-Transistor 55 aufgebaut ist, zum Erhalt des Ausgangs des ersten aus 51, 52 aufgebauten CMOS- Inverters und einen dritten CMOS-Inverter 56 und 57 zum Er­ halt der Ausgänge des zweiten CMOS-Inverters 54, 55 und zum Ausgeben eines Detektorsignals SE.

Wie aus Fig. 7 ersichtlich ist, enthält der Oszillator 200 ein erstes und ein zweites Übertragungsgatter 61 und 62, die entsprechend dem Detektorsignal SE von der Daten-E/A-Span­ nungsdetektoreinheit 100 und dem invertierten Detektorsignal vom Inverter 69 aktivierbar sind, ein NAND-Gatter 63 zum Durchführen einer NAND-Operation mit dem Ausgangssignal des Substrat-Spannungssensors 10 und dem extern eingegebenen Si­ gnal RASB, einen vierten CMOS-Inverter 64 zum Invertieren des Signalpegels eines Steuersignals DRV, das über das erste Übertragungsgatter 61 eingegeben wird, einen fünften und sechsten CMOS-Inverter 65 und 66, die von dem Ausgangssignal des NAND-Gatters 63 angesteuert werden, um das Ausgangssignal vom CMOS-Inverter 64 sequentiell zu invertieren und ein neues Steuersignal DRV auszugeben, einen siebten CMOS-Inverter 67 zum Invertieren des Signalpegels des Steuersignals DRV und einen achten CMOS-Inverter 68 zum Invertieren des Ausgangs­ signals des siebten CMOS-Inverters 67 und zum Übertragen des invertierten Ausgangssignals über das zweite Übertragungsgat­ ter 62 an den vierten CMOS-Inverter 64 als Eingangssignal.

Der vierte, siebte und achte CMOS-Inverter 64, 67 und 68 sind jeweils aus einem PMOS-Transistor und einem NMOS-Transistor aufgebaut, die zwischen der Versorgungsspannung Vcc und der Massespannung Vss in Reihe geschaltet sind, und deren Gate- Anschlüsse gemeinsam verbunden sind. Der fünfte und sechste CMOS-Inverter 65 und 66 enthalten jeweils zwei PMOS-Transi­ storen, deren jeweilige Gate-Anschlüsse zum Erhalt des Aus­ gangssignals des NAND-Gatters 63 bzw. des Ausgangssignals des CMOS-Inverters der vorigen Stufe geschaltet sind, und deren Drain-Anschlüsse gemeinsam verbunden sind, sowie zwei NMOS- Transistoren, die zwischen den Drains der PMOS-Transistoren und der Massespannung Vss in Reihe geschaltet sind, und deren Gate-Anschlüsse jeweils so geschaltet sind, daß sie das Aus­ gangssignal des NAND-Gatters 63 bzw. das Ausgangssignal des CMOS-Inverters der vorigen Stufe erhalten.

Nunmehr wird die Funktion der Substratspannungs-Generator­ schaltung gemäß der vorliegenden Erfindung erläutert.

Zunächst gibt die Daten-E/A-Spannungsdetektoreinheit 100 ein Detektorsignal SE mit einem hohen Pegel aus, wenn das elek­ trische Potential des Daten-E/A-Anschlusses unter einen vor­ gegebenen Pegel abfällt, und ein Detektorsignal SE mit einem niedrigen Pegel, wenn das elektrische Potential des Daten- E/A-Anschlusses einen vorgegebenen Pegel überschreitet und der Substrat-Spannungssensor 10 die Substratspannung VBB erkennt.

Der Oszillator 200 wird deshalb vom Ausgangssignal des Sub­ strat-Spannungssensors 10 angesteuert und verlängert oder verkürzt die Periode des Steuersignals DRV an die Ladungspumpe 30 entsprechend dem Ausgangspegel der Daten-E/A-Spannungs­ detektoreinheit 100, um auf diese Weise das Pumpen der Ladungs­ pumpe 30 zu steuern, so daß es möglich ist, eine Erhöhung der Substratspannung innerhalb kurzer Zeit zu verhindern.

Fällt nämlich das elektrische Potential am Daten-E/A-Anschluß (Fig. 6) auf -Vtp (Vtp ist die Schwellenspannung des PMOS- Transistors 49), wird der PMOS-Transistor 49 eingeschaltet, wodurch der Strom I2 fließt. Zu diesem Zeitpunkt bleiben die NMOS-Transistoren 42, 43 und 48 sowie die PMOS-Transistoren 41, 44, 45, 46 und 47 eingeschaltet.

Fällt das elektrische Potential am Knoten d ab und wird der PMOS-Transistor 51 eingeschaltet, werden der NMOS-Transistor 55 und der PMOS-Transistor 56 nacheinander eingeschaltet, und ein Detektorsignal SE auf einem hohen Pegel mit dem hohen Pegel der Versorgungsspannung Vcc wird über den Ausgangsan­ schluß ausgegeben.

Außerdem wird ein Detektorsignal SE auf einem niedrigen Pegel über den Ausgangsanschluß ausgegeben, wenn das elektrische Potential am Daten-E/A-Anschluß -Vtp überschreitet.

Fällt das elektrische Potential am Daten-E/A-Anschluß auf -Vtp ab und wird ein Detektorsignal SE mit einem hohen Pegel von der Daten-E/A-Spannungsdetektoreinheit 100 ausgegeben, so wird, wie in Fig. 7 dargestellt, das erste Übertragungsgatter 61 eingeschaltet, und ein elektrischer Pfad zur Bestimmung der Periode des Steuersignals DRV vom Oszillator 200 wird mit einer dreistufigen Struktur, nämlich durch den vierten, fünf­ ten und sechsten CMOS-Inverter 64, 65 und 66, gebildet, so daß die Ansteuerung der Substratspannungs-Generator­ schaltung erhöht wird.

Wird des weiteren ein Signal RASB mit einem niedrigen Pegel eingegeben oder die Substratspannung VBB erhöht, d. h. wird ein Signal mit einem niedrigen Pegel vom Substrat-Spannungs­ sensor 10 ausgegeben, gibt das NAND-Gatter 63 ein Signal mit einem hohen Pegel aus, wodurch der fünfte und sechste CMOS- Inverter 65 und 66 angesteuert werden.

Das Steuersignal DRV, das einen hohen oder niedrigen Pegel beibehält, wird deshalb sequentiell vom vierten, fünften und sechsten CMOS-Inverter 64, 65 und 66 über das erste Übertragungsgatter 61 invertiert und dann ausgegeben, so daß die Periode des Steuersignals DRV verkürzt wird.

Überschreitet dagegen des elektrische Potential am Daten-E/A- Anschluß -Vtp und wird von der Daten-E/A-Spannungsdetektor­ einheit 100 ein Detektorsignal SE auf einem niedrigen Pegel ausgegeben, wird das zweite Übertragungsgatter 62 eingeschal­ tet, und der elektrische Pfad zur Bestimmung der Periode des Steuersignals DRV vom Oszillator 200 mit variabler Periode wird mit einer fünfstufigen Struktur, d. h. durch den vierten, fünften, sechsten, siebten und achten CMOS-Inverter 64, 65, 66, 67 und 68, ausgebildet.

Das Steuersignal DRV, das einen hohen oder niedrigen Pegel beibehält, wird deshalb sequentiell vom vierten, fünften, sechsten, siebten und achten CMOS-Inverter 64, 65, 66, 67 und 68 über das zweite Übertragungsgatter 62 invertiert und dann ausgegeben, so daß die Periode des Steuersignals DRV verlän­ gert wird.

Danach erhöht die Ladepumpe 30 die Anzahl der Ladungspumpopera­ tionen, wenn die Periode des Steuersignals DRV entsprechend des Steuersignals DRV vom Oszillator 200 kürzer ist, und ver­ ringert die Anzahl der Pumpoperationen, wenn die Periode län­ ger ist.

Schließlich wird die Periode des Steuersignals DRV vom Oszil­ lator 200 verkürzt, wenn die Substratspannung beginnt, anzu­ steigen, wodurch die Anzahl der Ladungspumpoperationen innerhalb einer Zeiteinheit zunimmt, wodurch ein Anstieg der Substrat­ spannung verhindert werden kann.

Wie oben beschrieben, wird die Schaltung bei der vorliegenden Erfindung gemäß dem extern angelegten Signal RASB oder dem Detektorsignal der Substratspannung VBB gesteuert, und die steuernde Fähigkeit der Spannungsgeneratorschaltung wird nur dann erhöht, wenn das elektrische Potential am Daten-E/A-An­ schluß abfällt, wodurch die Schaltung wirksamer zur Verrin­ gerung des Stromverbrauchs beiträgt.

Außerdem ist es aufgrund der elektrischen Schwankung am Daten-E/A-Anschluß möglich, Schwankungen der Substratspannung rascher auszugleichen und die erhöhte Substratspannung zu stabilisieren, indem das elektrische Potential am Daten-E/A- Anschluß direkt erkannt und die Anzahl der Ladepumpoperatio­ nen gemäß dem variierten Steuersignal geregelt wird.

Claims (9)

1. Substratspannungs-Generatorschaltung, mit
einem Oszillator (200) zum Empfang eine in Abhängigkeit einer Substratspannung erzeugten ersten Signals (VBB) und eines zweiten Signals (RASB) und zur Ausgabe eines Steuersignals (DRV), und
einer Ladungspumpe (30) zum Empfang des Steuersignals (DRV) und zur Erzeugung der Substratspannung,
dadurch gekennzeichnet, daß
der Oszillator (200) zum Empfang eines dritten Signals (SE) geeignet ist, und
das Steuersignal (DRV) eine Periodendauer aufweist, die in Abhängigkeit von den ersten, zweiten und dritten Signalen (VBB, RASB, SE) von dem Oszillator (200) variierbar ist.

2. Schaltung nach Anspruch 1, bei der
das zweite Signal (RASB) ein Zeilenadress-Strobesignal ist, und
das dritte Signal (SE) ein Detektorsignal ist, das angibt, ob eine Spannung an einem Daten-Ein/Ausgang anliegt.

3. Schaltung nach Anspruch 1, bei der der Oszillator (200) das Steuersignal (DRV) abgibt, wenn das erste und zweite Signal (VBB, RASB) einen niedrigen Pegel hat.

4. Schaltung nach Anspruch 1, bei der der Oszillator (200) die Periode des Steuersignals (DRV) entsprechend dem dritten Signal (SE) variiert.

5. Schaltung nach Anspruch 4, bei der die Periode des Steuersignals (DRV) verkürzt wird, wenn das dritte Signal (SE) einen hohen Pegel hat.

6. Schaltung nach Anspruch 5, bei der das Steuersignal (DRV)
über eine fünfstufige Struktur mit fünf, in Reihe geschalteten CMOS-Invertern (64, 65, 66, 67, 68) ausgegeben wird, wenn das dritte Signal (SE) einen niedrigen Pegel hat, wobei die fünfstufige Struktur einen elektrischen Pfad zur Bestimmung der Periode des Steuersignals (DRV) bildet, und
über eine dreistufige Struktur mit drei, in Reihe geschalteten CMOS-Invertern (64, 65, 66) ausgegeben wird, wenn das dritte Signal (SE) einen hohen Pegel hat, wobei die dreistufige Struktur einen elektrischen Pfad zur Bestimmung der Periode des Steuersignals (DRV) bildet.

7. Schaltung nach Anspruch 2, bei der das dritte Signal (SE)
ein Detektorsignal mit einem hohen Pegel ist, wenn eine Spannung an dem Daten-Ein/Ausgang detektiert wird, die niedriger ist als eine negative Schwellenspannung (-Vtp) eines PMOS-Transistors (49), und
ein Detektorsignal mit einem niedrigen Pegel ist, wenn eine Spannung an dem Daten-Ein/Ausgang detektiert wird, die höher ist als die negative Schwellenspannung (-Vtp) des PMOS- Transistors (49).

8. Schaltung nach Anspruch 2, bei der das dritte Signal (SE) von einer Gruppe ausgegeben wird, die aufweist:
einen PMOS-Transistor (49), dessen Source-Anschluß mit der Massespannung (Vss), dessen Gate-Anschluß mit einer Spannung an dem Daten-Ein/Ausgang und dessen Drain-Anschluß mit dem Substrat verbunden ist,
einen ersten CMOS-Inverter (51, 52) zum Empfang eines elektrischen Potentials des Drains-Anschlusses des PMOS- Transistors (49),
einen zweiten CMOS-Inverter (54, 55) zum Empfang einer Ausgabe des ersten CMOS-Inverters (51, 52) und
einen dritten CMOS-Inverter (56, 57) zum Empfang einer Ausgabe des zweiten CMOS-Inverters (54, 55).

9. Schaltung nach Anspruch 2, bei der der Oszillator (200) aufweist:
ein NAND-Gatter (63) zum Empfang des ersten und zweiten Signals (VBB, RASB),
ein erstes und zweites Übertragungsgatter (61, 62), die entsprechend dem dritten Signal (SE) und dem invertierten dritten Signal von einem Inverter (69) aktivierbar sind,
einen vierten CMOS-Inverter (64) zum Empfang von Ausgaben der ersten und zweiten Übertragungsgatter (61, 62),
einen fünften CMOS-Inverter (65) zum Invertieren einer Ausgabe des vierten CMOS-Inverters (64) entsprechend einem Steuersignal des NAND-Gatters (63),
einen sechsten CMOS-Inverter (66) zum Invertieren einer Ausgabe des fünften CMOS-Inverters (65) entsprechend einem Steuersignal des NAND-Gatters (63),
einen siebten CMOS-Inverter (67) zum Empfang einer Ausgabe des sechsten CMOS-Inverters (66), und
einen achten CMOS-Inverter (68) zum Empfang einer Ausgabe des siebten CMOS-Inverters (67), wobei Ausgänge der sechsten und achten CMOS-Inverter (66, 68) mit Eingängen der ersten und zwei ten Übertragungsgatter (61, 62) verbunden sind und die Ausgabe des sechsten CMOS-Inverter (66) das Steuersignal (DRV) ist.