DE19727817A1 - Schaltung zur Steuerung der Schwellenspannung in einer Halbleitervorrichtung - Google Patents
Schaltung zur Steuerung der Schwellenspannung in einer HalbleitervorrichtungInfo
- Publication number
- DE19727817A1 DE19727817A1 DE19727817A DE19727817A DE19727817A1 DE 19727817 A1 DE19727817 A1 DE 19727817A1 DE 19727817 A DE19727817 A DE 19727817A DE 19727817 A DE19727817 A DE 19727817A DE 19727817 A1 DE19727817 A1 DE 19727817A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate bias
- voltage
- substrate
- stand
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine Schaltung zur Steue
rung der Schwellenspannung in einer Halbleitervorrichtung,
und insbesondere betrifft sie eine Schaltung zum Erhöhen der
Schwellenspannung nur dann, wenn eine Halbleitervorrichtung
im Stand-by-Modus ist, wodurch eine Erhöhung des Leckstroms
unterhalb der Schwelle, der bei Verwendung einer niedrigen
Schwellenspannung für einen Hochgeschwindigkeitsbetrieb der
Halbleitervorrichtung erzeugt wird, verhindert wird.
In letzter Zeit wurden mit der Gewichtsverringerung und Mi
niaturisierung von elektronischen Vorrichtungen Halbleiter
vorrichtungen mit Hochgeschwindigkeitsbetrieb und geringem
Leistungsverbrauch notwendig. Weiter wurde es notwendig, daß
die Halbleitervorrichtungen insbesondere bei Verwendung einer
Batterie so entworfen sein sollten, daß ihr Leistungsver
brauch verringert wird, während sie im Stand-by-Betrieb ist.
Im allgemeinen führt die Absenkung einer Versorgungsleistung
zu einem geringeren Leistungsverbrauch der Halbleitervorrich
tungen, und ein Absenken der Schwellenspannung ermöglicht,
daß die Halbleitervorrichtungen bei einer hohen Geschwindig
keit arbeiten.
In dem Stand-by-Modus ruft jedoch eine Absenkung der Schwel
lenspannung eine Erhöhung des Leckstroms unterhalb der
Schwelle hervor, wodurch die erwartete Lebensdauer der Batte
rie bei einem Hochgeschwindigkeitsbetrieb der Halbleitervor
richtungen verringert wird.
Deshalb ist es eine Aufgabe der vorliegenden Erfindung, eine
Schaltung zu schaffen, mit der die Schwellenspannung in einer
Halbleitervorrichtung steuerbar ist zum Minimieren des Leck
stroms unterhalb der Schwelle, der eine Folge des Leistungs
verbrauchs bei einer niedrigen Schwellenspannung ist, durch
Erhöhen der Schwellenspannung in ihrem Stand-by-Modus, und
durch Verringern der Schwellenspannung in ihrem Betriebsmo
dus.
Gemäß einem Aspekt der vorliegenden Erfindung wird eine
Schaltung geschaffen zum Steuern der Schwellenspannung in ei
ner Halbleitervorrichtung mit einer Substratvorspannungs
meßeinheit, die ein Abfallen der Substratvorspannung unter
einen vorbestimmten Wert verhindert; und einer Substratvor
spannungssteuerungseinheit zum Steuern der Schwellenspannung
in Erwiderung auf die Ausgabe von der Substratvorspannungs
meßeinheit und ein Stand-by/Betriebsmodussteuersignal.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird
eine Substratvorspannungssteuereinheit geschaffen mit einem
Oszillatormittel zur Ausgabe einer Oszillationsfrequenz in
Erwiderung auf die Ausgabe von der Substratvorspannungssteue
rungseinheit und das Stand-by/Betriebsmodussteuersignal; ei
nem Pumpmittel zum Pumpen von Substratladungen in Erwiderung
auf die Oszillationsfrequenz zur Absenkung der Substratvor
spannung; und einer Strombereitstellungsvorrichtung zur Be
reitstellung von Strom, der in das Substrat fließt, um die
Stubstratvorspannung zu erhöhen, in Erwiderung auf das Stand
by/Betriebsmodussteuersignal.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird
eine Substratvorspannungsmeßeinheit geschaffen mit einem
Spannungsteiler mit einer Vielzahl von PMOS-Transistoren, die
in Reihe aneinandergekoppelt sind zwischen einer Leistungs
versorgung und der Substratvorspannung, wobei eine erste Ver
bindung zwischen jedem von ihnen mit dem Substrat und eine
zweite Verbindung mit dem Gate gekoppelt ist; und mit einem
Latch, auf das die Spannung der ersten Verbindung eines der
PMOS-Transistoren und die invertierte Spannung der zweiten
Verbindung angewendet wird.
Die vorliegende Erfindung wird nachfolgend beispielhaft für
eine in der Zeichnung dargestellte Ausführungsform näher er
läutert und beschrieben. In den begleitenden Zeichnungen zei
gen:
Fig. 1 ein schematisches Blockdiagramm, das eine Schwellen
spannungsteuerungsschaltung gemäß einer Ausführungs
form der vorliegenden Erfindung veranschaulicht;
Fig. 2 ein schematisches Blockdiagramm, das eine Substrat
vorspannungssteuerungseinheit in Fig. 1 veranschau
licht;
Fig. 3A Spannungskurven, die die Spannungsveränderung der
Substratvorspannungssteuerungseinheit in Fig. 2 ver
anschaulichen, wenn der Betriebsmodus in den Stand
by-Modus übergeführt wird;
Fig. 3B Spannungskurven, die die Spannungsveränderung der
Substratvorspannungssteuerungseinheit in Fig. 2 ver
anschaulichen, wenn ein Stand-by-Modus in einen Be
triebsmodus übergeführt wird; und
Fig. 4 ein schematisches Blockdiagramm, das die Substratvor
spannungsmeßeinheit in Fig. 1 veranschaulicht.
Wie in Fig. 1 gezeigt ist, gibt im Falle einer Steuerung der
Schwellenspannung Vth-n von NMOS-Transistoren eine Substrat
vorspannungsmeßeinheit 11 anfänglich ein Signal mit hohem Pe
gel aus. Wenn eine Halbleitervorrichtung in dem Stand-by-
Modus ist, ist das Stand-by-Betriebsmodussteuersignal SLEEP
auf einem hohen Pegel. Die Substratvorspannungssteuerungsein
heit 12 wird aktiviert und pumpt dann ungefähr 100 µA Strom
von dem Substrat heraus, bis die Substratvorspannung
VBB-p-sub, die der Differenz der Massespannung und der
Substratspannung entspricht, ungefähr -2 V ist. Als Ergebnis
davon wird die Schwellenspannung von 0,3 V auf 0,7 V angeho
ben, entsprechend der Absenkung der Substratspannung VBB-p-sub
von 0 V auf -2 V. Wenn die Substratvorspannung VBB-p-sub unter
einen vorbestimmten Wert abgesenkt wird, gibt die Substrat
vorspannungsmeßeinheit 11 ein Signal mit niedrigem Pegel aus
und die Substratvorspannungssteuereinheit 12 wird deakti
viert.
Wenn andererseits eine Halbleitervorrichtung in dem Betriebs
zustand ist, befindet sich das Stand-by-Betriebsmodussteuer
signal SLEEP auf einem niedrigen Pegel. Die Substratvorspan
nungsteuerungseinheit 12 wird deaktiviert, und dann fließt
Strom von den MOS-(Metalloxidhalbleiter)-Transistoren MN1 in
das Substrat. Als Folge davon wird die Schwellenspannung von
0,7 V auf 0,3 V abgesenkt gemäß der Anhebung der Substratvor
spannung VBB-p-sub von -2 V auf 0 V.
Die Steuerung der Schwellenspannung Vth-p in PMOS-Transisto
ren wird nach einem Prinzip durchgeführt, das dem oben er
wähnten ähnlich ist. Dabei wird die Steuerung der Schwellen
spannung Vth-p in dem Bereich von -0,3 V bis -0,7 V durchge
führt durch Steuerung der Substratvorspannung VBB-n-well, die
der Differenz zwischen der Substratspannung und der Versor
gungsspannung VDDL entspricht.
Als Folge davon werden Änderungen der Schwellenspannung der
Halbleitervorrichtung durchgeführt durch Steuerung der
Substratvorspannung, die auf NMOS- und PMOS-Transistoren an
gewendet wird. Im Falle von NMOS-Transistoren bleibt in dem
Betriebsmodus (die Substratvorspannung ist 0 V) die Schwel
lenspannung bei 0,3 V. Andererseits wird in dem Stand-by-
Modus (die Rückwärtsvorspannung ist nun -2 V) die Schwellen
spannung auf 0,7 V angehoben.
Wie in Fig. 2 zu sehen ist, in der ein Beispiel der Substrat
vorspannungssteuerungseinheit zur Steuerung der Schwellen
spannung Vth-n des NMOS-Transistors in Fig. 1 gezeigt ist,
umfaßt die Substratvorspannungssteuerungseinheit nach einer
erfindungsgemäßen Ausführungsform einen Oszillator 21 zum
Ausgeben einer Oszillationsfrequenz zum Treiben einer La
dungspumpe in Erwiderung auf das Substratvorspannungsaktivie
rungssignal SSBEN, sowie eine erste und eine zweite Ladungs
pumpe 22 und 23 zum Pumpen der Substratladungen zum Absenken
der Substratvorspannung VBB-p-sub in Erwiderung auf die Oszil
lationsfrequenz.
Zum Erhöhen der Substratvorspannung VBB-p-sub umfaßt die Sub
statvorspannungssteuerungseinheit einen NMOS-Transistor M1,
um Strom in das Substrat fließen zu lassen, und einen NMOS-
Transistor M2 zur Steuerung des NMOS-Transistors Ml in Erwi
derung auf das Stand-by/Betriebsmodussteuersignal/SLEEP.
Weiter umfaßt die Substratvorspannungssteuerungseinheit eine
Diode D1 zur elektrischen Verbindung des Substrats mit der
ersten Ladungspumpe 22 nur dann, wenn die Substratvorspan
nungssteuerungseinheit sich im Stand-by-Modus befindet, eine
Spannungsblockierschaltung 24, um Schaden an dem Gateoxid des
NMOS-Transistors M1 zu verhindern, einen PMOS-Transistor M4,
der das Substrat mit der Blockierschaltung 24 verbindet, um
den Gatestrom des NMOS-Transistors M1 zu begrenzen, und einen
PMOS-Transistor M3, um die Spannung am Knoten N2 höher als
die Massespannung für den normalen Betrieb des NMOS-
Transistors M2 zu halten.
Weiter enthält die Spannungsblockierschaltung 24 Dioden D2,
D3 und D4, die in Reihe verbunden sind, durch die die Gate
spannung Vg des NMOS-Transistors M1 nicht höher ist als die
Summe aus 2,4 V und der Substratvorspannung VBB-p-sub.
In dem Stand-by-Modus ist das Stand-by/Betriebsmodussteuer
signal/SLEEP auf einem niedrigen Pegel und dann muß die Gate
spannung Vg niedriger sein als die Substratvorspannung
VBB-p-sub, um den NMOS-Transistor M1 zu schließen. Da die pa
rasitäre Kapazität am Knoten N1 wesentlich niedriger ist als
die an dem Substrat, wird die Spannung am Knoten N1 schneller
abgesenkt als die Substratvorspannung VBB-p-sub, während jede
der Ladungspumpen 22 und 23 in Betrieb ist. Daher wird die
Gatespannung Vg zu VBB-p-sub - 0,8 V und der NMOS-Transistor
M1 wird geschlossen.
In dem Betriebsmodus ist das Stand-by/Betriebsmodussteuer
signal/SLEEP auf einem hohen Pegel, und die ersten und zwei
ten Ladungspumpen 22 und 23 beenden ihren Betrieb, und dann
wird der NMOS-Transistor M2 geöffnet, wodurch der NMOS-
Transistor M1 geöffnet wird gemäß dem Anstieg der Gatespan
nung Vg. Es fließt ein großer Strom in das Substrat und dann
ändert sich die Substratvorspannung VBB-p-sub von -2 V auf 0
V.
Das Obenerwähnte kann durch die Fig. 3A und 3B veranschau
licht werden.
Fig. 3A zeigt eine Spannungskurve, die die Spannungsverände
rung an den Knoten N1 und N2 und die Substratvorspannung
VBB-p-sub in der Substratvorspannungssteuerungseinheit in Fig.
2 veranschaulicht, wenn der Betriebsmodus in den Stand-by-
Modus übergeführt wird.
Fig. 3B zeigt eine Spannungskurve, die die Spannungsverände
rung an den Knoten N1 und N2 und die Substratvorspannung
VBB-p-sub in der Substratvorspannungssteuerungseinheit in Fig.
2 veranschaulicht, wenn der Stand-by-Modus in den Betriebsmo
dus übergeführt wird.
Wie in Fig. 4 gezeigt ist, umfaßt der Spannungsteiler 42 eine
Reihe von PMOS-Transistoren P1, Pk, Pk+1, Pn, die jeweils di
odenverbunden sind, und die Gatespannung eines jeden von ih
nen ist in einem Bereich, der nicht größer ist als die
Schwellenspannung, wodurch ein kleiner Drainstrom erzeugt
wird. Dann wird durch jeden von ihnen in gleiche Spannungs
werte geteilt. Die Latch 41, die mit dem Spannungsteiler 42
verbunden ist (genauer gesagt mit den Übergängen des PMOS-
Transistors Pk+1), und die Schaltung sind unempfindlich ge
genüber Rauschen durch Einführung einer Hystereseeigenschaft
für die DC-Eigenschaften. Daher gibt es nur geringe herstel
lungs- oder temperaturbedingte Veränderungen der Schwellen
spannung.
Wie oben erwähnt wurde, ist die vorliegende Erfindung vom
Stand der Technik unterschieden, der eine fixierte Schwellen
spannung vorsieht, und die Schaltung zur Steuerung der
Schwellenspannung der Halbleitervorrichtung nach der vorlie
genden Erfindung belegt ein sehr kleines Gebiet im Vergleich
mit dem gesamten Chip.
Erfindungsgemäß kann ein sehr kleiner Leckstrom unterhalb der
Schwelle durch eine hohe Schwellenspannung im Stand-by-Modus
aufrechterhalten werden, und ein geringer Leistungsverbrauch
und ein Betrieb bei hoher Geschwindigkeit kann durch Absen
kung der Schwellenspannung zusammen mit der niedrigen Versor
gungsleistung im Betriebsmodus erzielt werden.
Die Erfindung wurde im einzelnen insbesondere in bezug auf
die derzeit bevorzugte Ausführungsform beschrieben. Es ist
jedoch klar, daß Veränderungen und Abwandlungen durchführbar
sind, die innerhalb des Bereichs der beiliegenden Ansprüche
liegen.
Claims (5)
1. Schaltung zur Steuerung der Schwellenspannung in einer
Halbleitervorrichtung mit:
einer Substratvorspannungsmeßeinheit (11), die ein Abfal len der Substratvorspannung unter einen vorbestimmten Wert verhindert; und
einer Substratvorspannungssteuerungseinheit (12) zum Steuern der Schwellenspannung in Erwiderung auf die Aus gabe von der Substratvorspannungsmeßeinheit und ein Stand-by/Betriebsmodussteuersignal.
einer Substratvorspannungsmeßeinheit (11), die ein Abfal len der Substratvorspannung unter einen vorbestimmten Wert verhindert; und
einer Substratvorspannungssteuerungseinheit (12) zum Steuern der Schwellenspannung in Erwiderung auf die Aus gabe von der Substratvorspannungsmeßeinheit und ein Stand-by/Betriebsmodussteuersignal.
2. Schaltung gemäß Anspruch 1, wobei die Substratvorspan
nungssteuerungseinheit umfaßt:
ein Oszillatormittel (21) zur Ausgabe einer Oszillations frequenz in Erwiderung auf die Ausgabe von der Substrat vorspannungssteuerungseinheit und das Stand-by/Betriebs modussteuersignal;
ein Pumpmittel zum Pumpen von Substratladungen in Erwide rung auf die Oszillationsfrequenz zur Absenkung der Substratvorspannung; und
eine Strombereitstellungsvorrichtung zur Bereitstellung von Strom, der in das Substrat fließt, um die Stubstrat vorspannung zu erhöhen, in Erwiderung auf das Stand-by/ Betriebsmodussteuersignal.
ein Oszillatormittel (21) zur Ausgabe einer Oszillations frequenz in Erwiderung auf die Ausgabe von der Substrat vorspannungssteuerungseinheit und das Stand-by/Betriebs modussteuersignal;
ein Pumpmittel zum Pumpen von Substratladungen in Erwide rung auf die Oszillationsfrequenz zur Absenkung der Substratvorspannung; und
eine Strombereitstellungsvorrichtung zur Bereitstellung von Strom, der in das Substrat fließt, um die Stubstrat vorspannung zu erhöhen, in Erwiderung auf das Stand-by/ Betriebsmodussteuersignal.
3. Schaltung gemäß Anspruch 1, wobei die Substratvorspan
nungsmeßeinheit umfaßt:
einen Spannungsteiler mit einer Vielzahl von PMOS-Tran sistoren (P1, Pk, Pk+1, Pn), die in Reihe aneinanderge koppelt sind zwischen einer Leistungsversorgung und der Substratvorspannung, wobei eine erste Verbindung zwischen jedem von ihnen mit dem Substrat und eine zweite Verbin dung mit dem Gate gekoppelt ist; und
ein Latch, auf das die Spannung der ersten Verbindung ei nes der PMOS-Transistoren und die invertierte Spannung der zweiten Verbindung angewendet wird.
einen Spannungsteiler mit einer Vielzahl von PMOS-Tran sistoren (P1, Pk, Pk+1, Pn), die in Reihe aneinanderge koppelt sind zwischen einer Leistungsversorgung und der Substratvorspannung, wobei eine erste Verbindung zwischen jedem von ihnen mit dem Substrat und eine zweite Verbin dung mit dem Gate gekoppelt ist; und
ein Latch, auf das die Spannung der ersten Verbindung ei nes der PMOS-Transistoren und die invertierte Spannung der zweiten Verbindung angewendet wird.
4. Schaltung gemäß Anspruch 2, wobei die Substratvorspan
nungssteuereinheit weiter ein Blockiermittel umfaßt, um
zu verhindern, daß eine Überspannung an der Strombereit
stellungsvorrichtung auftritt.
5. Schaltung gemäß Anspruch 2, wobei das Stromversorgungs
mittel einen NMOS-Transistor umfaßt, der das Substrat und
die Massespannung koppelt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026542A KR100223770B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 장치의 문턱전압 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19727817A1 true DE19727817A1 (de) | 1998-01-29 |
DE19727817C2 DE19727817C2 (de) | 2001-05-23 |
Family
ID=19465209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19727817A Expired - Lifetime DE19727817C2 (de) | 1996-06-29 | 1997-06-30 | Schaltung zur Steuerung der Schwellenspannung in einer Halbleitervorrichtung für den Stand-by-Betrieb mit niedrigem Energieverbrauch |
Country Status (4)
Country | Link |
---|---|
US (1) | US5909140A (de) |
JP (1) | JP3405658B2 (de) |
KR (1) | KR100223770B1 (de) |
DE (1) | DE19727817C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19950543C1 (de) * | 1999-10-20 | 2000-11-23 | Infineon Technologies Ag | Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren |
DE19749602C2 (de) * | 1997-04-22 | 2003-02-27 | Lg Semicon Co Ltd | Substratspannungs-Generatorschaltung |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064250A (en) * | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
US6166584A (en) * | 1997-06-20 | 2000-12-26 | Intel Corporation | Forward biased MOS circuits |
US6411156B1 (en) * | 1997-06-20 | 2002-06-25 | Intel Corporation | Employing transistor body bias in controlling chip parameters |
JP4109340B2 (ja) * | 1997-12-26 | 2008-07-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
KR100294695B1 (ko) * | 1998-01-13 | 2001-07-12 | 김영환 | 저전력씨모스회로 |
US6252452B1 (en) * | 1998-08-25 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
TW453032B (en) * | 1998-09-09 | 2001-09-01 | Hitachi Ltd | Semiconductor integrated circuit apparatus |
JP4384759B2 (ja) * | 1998-09-14 | 2009-12-16 | テキサス インスツルメンツ インコーポレイテツド | Mos集積回路の特性を改良するためのボディ電圧のパルス動作 |
US6222387B1 (en) * | 1998-10-26 | 2001-04-24 | Cypress Semiconductor Corporation | Overvoltage tolerant integrated circuit input/output interface |
US6272666B1 (en) | 1998-12-30 | 2001-08-07 | Intel Corporation | Transistor group mismatch detection and reduction |
US6484265B2 (en) * | 1998-12-30 | 2002-11-19 | Intel Corporation | Software control of transistor body bias in controlling chip parameters |
US6448840B2 (en) * | 1999-11-30 | 2002-09-10 | Intel Corporation | Adaptive body biasing circuit and method |
US6611918B1 (en) * | 1999-12-21 | 2003-08-26 | Intel Corporation | Method and apparatus for changing bias levels to reduce CMOS leakage of a real time clock when switching to a battery mode of operation |
JP3609003B2 (ja) * | 2000-05-02 | 2005-01-12 | シャープ株式会社 | Cmos半導体集積回路 |
JP2002064150A (ja) * | 2000-06-05 | 2002-02-28 | Mitsubishi Electric Corp | 半導体装置 |
TW501278B (en) * | 2000-06-12 | 2002-09-01 | Intel Corp | Apparatus and circuit having reduced leakage current and method therefor |
JP2002074956A (ja) * | 2000-09-04 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
US6687883B2 (en) | 2000-12-28 | 2004-02-03 | International Business Machines Corporation | System and method for inserting leakage reduction control in logic circuits |
US6483375B1 (en) * | 2001-06-28 | 2002-11-19 | Intel Corporation | Low power operation mechanism and method |
KR100465065B1 (ko) * | 2002-05-17 | 2005-01-06 | 주식회사 하이닉스반도체 | 클램핑 회로 및 이를 이용한 불휘발성 메모리 소자 |
KR100667956B1 (ko) | 2005-07-25 | 2007-01-16 | 한국과학기술원 | 저전력 고속 반도체 소자 |
US7548484B2 (en) | 2005-09-29 | 2009-06-16 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
US7276957B2 (en) * | 2005-09-30 | 2007-10-02 | Agere Systems Inc. | Floating well circuit having enhanced latch-up performance |
KR100776749B1 (ko) * | 2006-05-19 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR100757934B1 (ko) | 2006-08-11 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 테스트 모드 버퍼 |
KR100809071B1 (ko) * | 2006-09-25 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
KR100809072B1 (ko) * | 2006-09-28 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
KR100857435B1 (ko) * | 2007-01-11 | 2008-09-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100997208B1 (ko) * | 2008-09-29 | 2010-11-29 | 충북대학교 산학협력단 | 저전압 연산 증폭기 |
US9088280B2 (en) * | 2013-10-30 | 2015-07-21 | Freescale Semiconductor, Inc. | Body bias control circuit |
CN109741775A (zh) * | 2018-12-29 | 2019-05-10 | 西安紫光国芯半导体有限公司 | Dram输出驱动电路及其减小漏电的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
KR0133933B1 (ko) * | 1988-11-09 | 1998-04-25 | 고스기 노부미쓰 | 기판바이어스 발생회로 |
KR910004737B1 (ko) * | 1988-12-19 | 1991-07-10 | 삼성전자 주식회사 | 백바이어스전압 발생회로 |
US5003197A (en) * | 1989-01-19 | 1991-03-26 | Xicor, Inc. | Substrate bias voltage generating and regulating apparatus |
JPH04274084A (ja) * | 1991-02-27 | 1992-09-30 | Toshiba Corp | 基板電位調整装置 |
US5461338A (en) * | 1992-04-17 | 1995-10-24 | Nec Corporation | Semiconductor integrated circuit incorporated with substrate bias control circuit |
US5394026A (en) * | 1993-02-02 | 1995-02-28 | Motorola Inc. | Substrate bias generating circuit |
KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
KR0142967B1 (ko) * | 1995-04-26 | 1998-08-17 | 김광호 | 반도체 메모리장치의 기판 전압 제어회로 |
-
1996
- 1996-06-29 KR KR1019960026542A patent/KR100223770B1/ko not_active IP Right Cessation
-
1997
- 1997-06-27 US US08/884,347 patent/US5909140A/en not_active Expired - Lifetime
- 1997-06-30 DE DE19727817A patent/DE19727817C2/de not_active Expired - Lifetime
- 1997-06-30 JP JP17374897A patent/JP3405658B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19749602C2 (de) * | 1997-04-22 | 2003-02-27 | Lg Semicon Co Ltd | Substratspannungs-Generatorschaltung |
DE19950543C1 (de) * | 1999-10-20 | 2000-11-23 | Infineon Technologies Ag | Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren |
US6353357B1 (en) | 1999-10-20 | 2002-03-05 | Infineon Technologies Ag | Controlling transistor threshold potentials using substrate potentials |
Also Published As
Publication number | Publication date |
---|---|
US5909140A (en) | 1999-06-01 |
KR980004940A (ko) | 1998-03-30 |
JP3405658B2 (ja) | 2003-05-12 |
DE19727817C2 (de) | 2001-05-23 |
JPH1079662A (ja) | 1998-03-24 |
KR100223770B1 (ko) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19727817A1 (de) | Schaltung zur Steuerung der Schwellenspannung in einer Halbleitervorrichtung | |
DE112011104353B4 (de) | Schaltung zur Steuerung eines Schaltreglers | |
DE69434903T2 (de) | Elektronisches System zum Abschluss von Busleitungen | |
EP1493070B1 (de) | Schaltungsanordnung zur spannungsregelung | |
DE69216918T2 (de) | Digitale Kalibriervorrichtung | |
DE69824972T2 (de) | Integrierter halbleiterschaltkreis | |
DE102007021975B4 (de) | Leistungsverwaltungsvorrichtung | |
DE4039524A1 (de) | Substratspannungserzeuger und verfahren fuer diesen in einer halbleitereinrichtung mit intern abgestufter versorgungsspannung | |
DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
DE112005001698T5 (de) | Vielschichtige Leistungszufuhr-Clamp-Schaltung zum elektrostatischen Entladungsschutz | |
DE19637444C2 (de) | Eingabeschaltung | |
DE10106407A1 (de) | Schaltung zur Erzeugung einer internen Spannung | |
DE4124732A1 (de) | Vorspannungsgenerator fuer ein niedrigstrom-substrat | |
DE4437757A1 (de) | Referenzspannungserzeugungsschaltung | |
DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
DE112018000425T5 (de) | Schaltungen zur ableitung von versorgungsspannung von einer anordnung in einem abgeschaltetem zustand | |
DE19725459B4 (de) | Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor | |
DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
DE19630913B4 (de) | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung | |
DE60309675T2 (de) | Leistungsschaltkreis mit gesteuertem Sperrstrom | |
DE19521730C2 (de) | Halbleitervorrichtung mit Programmierspannungserzeugung | |
DE19619923C2 (de) | Spannungserhöhungsschaltung für eine Halbleiterspeichervorrichtung sowie Wortleitungstreiber für eine Halbleiterspeichervorrichtung mit einer Spannungserhöhungsschaltung | |
DE4033950C2 (de) | ||
EP0635838B1 (de) | Spannungserzeugungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right |