KR100667956B1

KR100667956B1 - 저전력 고속 반도체 소자

Info

Publication number: KR100667956B1
Application number: KR1020050067138A
Authority: KR
Inventors: 강용훈; 홍성철
Original assignee: 한국과학기술원
Priority date: 2005-07-25
Filing date: 2005-07-25
Publication date: 2007-01-16

Abstract

본 발명은 저전력 고속 반도체 소자에 관한 것으로서, 서브쓰레숄드(subthreshold)에서 동작하는 반도체 소자에서 소자의 몸체전압을 슬립모드(sleep-mode) 구조로 조절하여 소자의 문턱전압(threshold voltage)을 조절함으로써 보통은 높은 문턱전압 상태에 있다가 버스트모드(burst mode) 동작 시 문턱전압을 낮추어 서브쓰레숄드 드레인 전류를 지수 함수적으로 증가시켜 에너지 소모를 증가시키지 않고 높은 속도를 얻을 수 있는 이점이 있다.

초저전력, 고속, 몸체전압, 문턱전압, threshold, 슬립모드, 버스트모드, subthreshold, sleep mode, bust mode, ultra low power,

Description

저전력 고속 반도체 소자{LOW POWER HIGH SPEED SEMICONDUCTOR DEVICE}

도 1은 본 발명에 의한 저전력 고속 반도체 소자의 실시예로써 인버터회로를 나타낸 회로구성도이다.

도 2는 본 발명에 의한 저전력 고속 반도체 소자의 다른 실시예로써 래치회로를 나타낸 회로구성도이다.

도 3은 본 발명에 의한 저전력 고속 반도체 소자의 다른 실시예로써 전달 게이트 회로를 나타낸 회로구성도이다.

도 4는 본 발명에 의한 저전력 고속 반도체 소자의 다른 실시예로써 논리회로를 나타낸 회로구성도이다.

본 발명은 저전력 고속 반도체 소자에 관한 것으로서, 보다 상세하게는 서브쓰레숄드(subthreshold)에서 동작하는 반도체 소자에서 소자의 몸체전압을 슬립모드(sleep-mode) 구조로 조절하여 소자의 문턱전압(threshold voltage)을 조절함으로써 보통은 높은 문턱전압 상태에 있다가 버스트모드(burst mode) 동작 시 문턱전 압을 낮추어 서브쓰레숄드 드레인 전류를 지수 함수적으로 증가시켜 에너지 소모를 증가시키지 않고 높은 속도를 얻을 수 있도록 한 저전력 고속 반도체 소자에 관한 것이다.

최근에, 저전력 고속 반도체소자의 요구가 급증함에 따라 서브쓰레숄드(subthreshold) 소자로써 동적으로 문턱전압을 조절하여 소자의 전류구동력을 증가시킨 동적 문턱전압 트랜지스터(Dynamic Threshold voltage Metal Oxide Semiconductor; 이하 DTMOS라 약칭함)와 같은 새로운 구조(참고: F. Assaderaghi, D. Sinitsky, S. A. Parke, J. Bokor, P. K. Ko, and C. Hu, "Dynamic Threshold-Voltage MOSFET (DTMOS) for Ultra-Low Voltage VLSI," IEEE Trans. Electron Devices, vol. 44, pp. 414-422, Mar. 1997)를 제안하여 동작속도를 증가시켜 왔다.

이와 같은 DTMOS는 MOSFET의 문턱 전압(Threshold voltage; Vt)을 동적으로 변화시키는데 MOSFET의 몸체(Body)가 사용되어 게이트전극과 반도체기판을 동시에 전기적으로 접속시켜 게이트전압이 증가하게 되면, 반도체기판에 순방향 바이어스(Forward bias)가 걸리도록 하여, 반도체기판의 문턱전압(Vt)이 낮아지게 되어 전류구동력이 증가하게 되므로 인해 소자의 속도는 향상되며, 반대로 게이트전압이 감소하게 되면 원래의 문턱전압으로 복원되어 누설전류(Leakage current)를 방지한다.

이러한 DTMOS는 통상의 NMOS에 비해 게이트전압이 증가함에 따라 증가하는 이동도가 더 크고, 반도체기판을 게이트전극에 접속시킨 경우, 종래 반도체기판이 접지된 경우에 비해 드레인전류가 증가되어 전류구동력이 증가하고 소자의 속도가 향상된다.

또한, 기존에 문턱전압 보다 높은 전압에서 동작하는 온-스테이트(On-state) 디지털회로의 경우 저 전력을 위해 복수 문턱전압(Multi Threshold CMOS ; MTCMOS)에 슬립모드 구조(sleep-mode architecture)를 사용하여 정상동작 모드(normal operation mode)시에는 낮은 문턱전압소자를 켜주어 빠른 동작속도를 갖게 하고 슬립모드(sleep mode)시에는 동작하지 않는 낮은 문턱전압소자를 꺼주어 누설전류(leakage)를 줄이는 방법을 사용하였다 (참고 : J. T. Kao and A. P. Chandrakasan, "Dual-Threshold Voltage Techniques for Low-Power Digital Circuits," IEEE J. Solid-State Circuits, vol. 35, pp. 1009-1018, July 2000.).

이렇게 MTCMOS의 경우 슬립모드 구조는 사용하지 않는 소자를 꺼주는 역할만 하게 되는 것이다.

이와 같이 서브쓰레숄드 회로는 초저전력특성을 가지기 때문에 저 전력소모를 요구하는 회로로 쓰일 수 있지만 낮은 동작속도의 단점 때문에 그 응용범위가 제한되어 왔다.

따라서, DTMOS와 같은 구조를 통해 동작속도를 향상시키고 있으나, DTMOS의 경우 서브쓰레숄드 디지털 회로의 동작속도를 높이기 위해 많은 에너지 소모가 생기게 되어 초저전력회로의 이점이 감소하게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 서브쓰레숄드(subthreshold)에서 동작하는 반도체 소자에서 소자의 몸체전압을 슬립모드(sleep-mode) 구조로 조절하여 소자의 문턱전압(threshold voltage)을 조절함으로써 보통은 높은 문턱전압 상태에 있다가 버스트모드(burst mode) 동작 시 문턱전압을 낮추어 서브쓰레숄드 드레인 전류를 지수 함수적으로 증가시켜 에너지 소모를 증가시키지 않고 높은 속도를 얻을 수 있도록 한 저전력 고속 반도체 소자를 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 서브쓰레숄드에서 동작하는 전원전압과 반도체소자의 몸체전압을 직접 연결하고 슬립모드 신호를 통해 상기 전원전압을 선택적으로 인가하여 상기 몸체전압이 슬립모드 구조로 온/오프 조절되도록 구성함으로써 문턱전압을 조절하고 상기 슬립모드 신호에 의해 버스트 모드 동작을 수행하는 것을 특징으로 한다.

본 발명에서, 몸체전압은 접지전압(GND)과 전원전압(Vdd) 사이에서 스윙되는 것을 특징으로 한다.

이와 같이 이루어진 본 발명은 서브쓰레숄드에서 동작하는 반도체 소자의 몸체전압을 슬립모드 구조를 통해 슬립모드 신호에 의해 문턱전압을 조절할 뿐만 아니라 슬립모드 신호를 버스트 모드 동작 신호로 사용하여 낮은 에너지 소모와 빠른 동작이 가능하도록 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도 1은 본 발명에 의한 저전력 고속 반도체 소자의 실시예로써 인버터 회로를 나타낸 회로구성도이다.

여기에 도시된 바와 같이 인버터를 이루는 pMOSFET와 nMOSFET의 몸체전압으로 슬립모드 신호(SLEEP)를 통해 전원전압(VDD)을 선택적으로 인가하여 몸체전압을 조절함으로써 pMOSFET와 nMOSFET의 문턱전압을 조절함과 동시에 슬립모드 신호(SLEEP)를 버스트모드 동작 신호로 사용하여 서브쓰레숄드 영역에서 동작하는 초저전력 인버터의 속도를 향상시키게 된다.

즉, 서브쓰레숄드 영역의 드레인(drain) 전류는 문턱전압이 감소할 때 지수 함수적으로 증가하기 때문에 에너지 소모를 증가시키지 않고 높은 동작속도를 얻을 수 있다.

이때, 슬립모드 신호(SLEEP)에 의해 조절되는 nMOSFET과 pMOSFET 소자의 몸체전압은 접지전압(GND) 와 전원전압(Vdd) 사이에서 스윙하는 신호를 인가하여 각 소자의 문턱전압을 작동하지 않을 시에는 높게, 버스트모드(burst-mode) 동작 시에는 낮게 조절한다. 즉, 버스트모드 동작을 필요로 하는 서브쓰레숄드 회로를 설계한 이후, 슬립모드 구조를 함께 회로설계 하여 nMOSFET과 pMOSFET 소자의 몸체와 연결될 수 있도록 레이아웃이 되어야 한다.

또한, 일반적으로 서브쓰레숄드 회로의 경우 0.5 V 이하에서 동작하기 때문 에 몸체와 소오스 사이의 다이오드(diode)에 순방향 바이어스(forward bias) 전압에 의한 누설은 큰 문제가 되지 않는다.

여기에 도시된 바와 같이 서브쓰레숄드 영역에서 동작하는 래치(latch)로로써 도 1에 도시된 것과 마찬가지로 슬립모드 신호(SLEEP)를 사용하여 버스트 동작을 하도록 구성하였으며, 슬립모드 신호(SLEET)를 통해 pMOSFET와 nMOSFET의 몸체전압을 조절하여 문턱전압을 조절함으로써 동작속도를 향상시키고 있다.

이와 같은 회로는 일반적인 순차회로(sequential)의 마스터(master) 와 슬래이브(slave) 래치로 사용된다.

여기에 도시된 바와 같이 서브쓰레숄드 영역에서 동작하는 전달 게이트 회로로써 도 1에 도시된 것과 마찬가지로 슬립모드 신호(SLEEP)를 사용하여 버스트 동작을 하도록 구성하였으며, 슬립모드 신호(SLEEP)를 통해 pMOSFET와 nMOSFET의 몸체전압을 조절하여 문턱전압을 조절함으로써 동작속도를 향상시키고 있다.

도 4는 본 발명에 의한 저전력 고속 반도체 소자의 다른 실시예로써 논리회 로를 나타낸 회로구성도이다.

여기에 도시된 바와 같이 서브쓰레숄드 영역에서 동작하는 static 논리회로 및 dynamic 논리회로로써 슬립모드 신호(SLEEP)를 사용하여 버스트모드 동작을 하도록 구성하였으며, 슬립모드 신호(SLEEP)를 통해 각 소자(PUN, PDN, NMOS Network, pMOSFET, nMOSFET)의 몸체전압을 조절하여 문턱전압을 조절함으로써 동작속도를 향상시키고 있다.

위에 도시된 도 1내지 도 4의 실시예들과 같이 모든 서브쓰레숄드 영역에서 동작하는 소자에 대해 슬립모드 신호(SLEEP)를 사용하여 버스트모드 동작을 하도록 구성하고, 슬립모드 신호(SLEEP)를 통해 nMOSFET 및 pMOSFET의 몸체전압을 조절하여 문턱전압을 조절함으로써 종래의 DTMOS나 MTCOMS 소자보다 낮은 에너지 소모로 훨씬 더 빠른 동작을 하도록 구현할 수 있다.

이와 같이 서브쓰레숄드 보다 높은 온-스테이트(on-state)에서 동작하는 종래의 슬립모드 구조를 서브쓰레숄드 회로에 적용하고 버스트모드로 동작할 수 있도록 구성함으로써 고속의 서브쓰레숄드 회로인 DTMOS 보다 빠르고 에너지 소모는 더 작은 서브쓰레숄드 회로를 구성할 수 있다.

또한, 온-스테이트(on-state)에서 동작하는 기존의 슬립모드 구조를 소자의 동작속도를 높이기 위한 목적을 위해 사용될 수 없었으나 서브쓰레숄드 회로에 적용하여 동작속도를 높이는 버스모드 구조로 사용될 수 있으며, 특히 서브쓰레숄드 영역에서 드레인(drain) 전류는 문턱전압에 지수적으로 변하는 함수로 인해 버스트모드 구조의 동작속도를 크게 향상시키게 된다.

상기한 바와 같이 본 발명은 서브쓰레숄드(subthreshold)에서 동작하는 반도체 소자에서 소자의 몸체전압을 슬립모드(sleep-mode) 구조로 조절하여 소자의 문턱전압(threshold voltage)을 조절함으로써 보통은 높은 문턱전압 상태에 있다가 버스트모드(burst mode) 동작 시 문턱전압을 낮추어 서브쓰레숄드 드레인 전류를 지수 함수적으로 증가시켜 에너지 소모를 증가시키지 않고 높은 속도를 얻을 수 있는 이점이 있다.

Claims

서브쓰레숄드에서 동작하는 전원전압과 반도체소자의 몸체전압을 직접 연결하고 슬립모드 신호를 통해 상기 전원전압을 선택적으로 인가하여 상기 몸체전압이 슬립모드 구조로 온/오프 조절되도록 구성함으로써 문턱전압을 조절하고 상기 슬립모드 신호에 의해 버스트 모드 동작을 수행하는 것을 특징으로 하는 저전력 고속 반도체 소자.
제 1항에 있어서, 몸체전압은 접지전압과 전원전압 사이에서 스윙하는 신호인 것을 특징으로 하는 저전력 고속 반도체 소자.