KR20000043211A - 반도체 메모리장치 및 그 구동방법 - Google Patents

반도체 메모리장치 및 그 구동방법 Download PDF

Info

Publication number
KR20000043211A
KR20000043211A KR1019980059561A KR19980059561A KR20000043211A KR 20000043211 A KR20000043211 A KR 20000043211A KR 1019980059561 A KR1019980059561 A KR 1019980059561A KR 19980059561 A KR19980059561 A KR 19980059561A KR 20000043211 A KR20000043211 A KR 20000043211A
Authority
KR
South Korea
Prior art keywords
refresh
signal
power supply
cell
generating
Prior art date
Application number
KR1019980059561A
Other languages
English (en)
Other versions
KR100381966B1 (ko
Inventor
김용기
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1998-0059561A priority Critical patent/KR100381966B1/ko
Priority to JP11370076A priority patent/JP2000195257A/ja
Priority to US09/472,982 priority patent/US6137743A/en
Publication of KR20000043211A publication Critical patent/KR20000043211A/ko
Application granted granted Critical
Publication of KR100381966B1 publication Critical patent/KR100381966B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리장치 및 그 구동방법에 관한 것으로, 셀프리프레시 기간중에서 대부분을 차지하는 대기 상태에서 전원 장치들이 불필요하게 사용하는 감지 전류와 각종 오실레이션 및 펌핑 전류를 제어함으로써 전체적으로 저전력 동작을 구현한 기술에 관한 것이다.
이를 구현하기 위한, 본 발명은 셀프 리프레시 동작시 일정 주기의 펄스를 발생시켜 기준시간을 만들어내는 링 오실레이터와, 상기 링 오실레이터의 기준시간신호를 입력하여 리프레시 동작 주기로 사용할 다양한 시간 신호들을 발생시키는 주파수 분배수단과, 상기 주파수 분배수단의 출력 신호를 입력하여 한 사이클의 라스 동작을 이끌어내는 신호를 발생하는 리프레시개시수단과, 상기 리프레시개시수단에 의해 한 사이클의 리프레시 동작을 프리차지시키는 셀프 프리차지 제어수단과, 상기 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기 상태를 감지하여 이 감지된 대기상태 신호를 발생시키는 셀프리프레시대기모드 감지수단과, 상기 셀프리프레시대기모드 감지수단의 신호에 의해 상기 반도체 메모리 소자의 주요 전원공급수단의 동작을 제어하는 스위칭 수단을 구비하여 이루어진 것을 특징으로 한다.

Description

반도체 메모리장치 및 그 구동방법
본 발명은 반도체 메모리장치 및 그 구동방법에 관한 것으로, 보다 상세하게는 셀프리프레시 기간중에서 대부분을 차지하는 대기 상태에서 전원 장치들이 불필요하게 사용하는 감지 전류와 각종 오실레이션 및 펌핑 전류의 사용을 제어하여 전체적으로 저전력 동작을 구현한 반도체 메모리장치 및 그 구동방법에 관한 것이다.
컴퓨터 시스템은 크게 구분하면 중앙처리장치인 CPU와 주변 입출력 장치 그리고 기억장치로 구성된다.
그중에서 기억장치는 주기억 장치와 임시 기억 장치인 고속 캐시 기억 장치로 구성되며 이들은 주로 반도체 메모리 소자로 구성되어 있다. 주기억 장치의 요구 조건은 비트당 가격이 저렴해야하며 빠른 씨피유(CPU)의 고속동작에 적절하게 대응하여야하며 또한 높은 집적도를 갖추어 전체 시스템의 용적 부담을 줄여 주어야 한다.
따라서, 현재 컴퓨터 주기억 장치의 주요 공급원은 동기식 디램(싱크 디램 : Synchronous Dynamic Access Memory)이다. 싱크 디램은 컴퓨터의 CPU 및 주변 칩셋에서 이용하는 주클락의 엣지에 동기하여 입/출력 동작을 수행한다.
일반적으로, 디램의 기억 단위는 한 개의 트랜지스터와 한 개의 정전용량체로 구성된 단위셀들이 매트릭스 구조를 갖추어 이들은 복수개의 로우와 복수개의 칼럼으로 배열된다. 따라서 이들 로우와 칼럼을 지정하는 어드레스가 존재하고 이들 어드레스와 더불어 개별 셀 단위에 읽기/쓰기 동작을 수행하는 명령이 필요하다.
디램의 셀은 전하의 형태로 데이터를 셀에 저장하기 때문에 셀을 제조하는 실리콘의 물질적 특성 때문에 저장된 데이터는 시간에 자유롭지 못하다. 즉, 한 번 저장된 셀 데이터는 주기적으로 재충전을 하지 않으면 기억된 데이터를 상실하는 특성을 갖는다. 이와같은 재충전 동작을 리프레시(refresh)라고 한다.
리프레시 동작은 디램셀의 데이터를 읽어내어 증폭한 다음 다시 재저장하는 과정에 있다. 이러한 역할을 수행하는 장치가 비트라인 센스앰프이고 이들은 메모리 셀 어레이에 근접한 영역에 자리를 잡는다.
리프레시 동작의 순서는 다음과 같다. 먼저 리프레시 명령이 인가되면 그 명령이 인가될 당시에 주어지는 로우 어드레스에 근거하여 단위 셀 어레이 안에 있는 복수개의 로우중에서 한 개를 선택하고 선택된 로우는 워드선이 일정한 전위로 충전되면서 선택된 로우에 접속된 모든 셀들이 활성화되고 활성화된 셀을 통하여 데이터가 비트라인에 이동되고 비트라인 센스앰프의 동작으로 데이터는 증폭되어 다시 선택된 셀안으로 저장된다.
싱크 디램에서 가장 대표적인 리프레시 방법으로 오토 리프레시와 셀프 리프레시가 있다. 오토 리프레시는 상기 리프레시 동작을 일정한 시간에 준하여 싱크디램 칩의 외부 단자를 통하여 인가된다. 그러나 셀프 리프레시 방법은 첫 번째 리프레시 할 때만 명령이 주어지면 이어지는 리프레시는 칩내부에 구비된 타이머의 지시에 따라 자동으로 리프레시를 수행하도록 되어있다.
싱크디램에서 셀프리프레시 모드로 진입하는 방법은 클락에 대하여 동기하도록 규정되어 있다. 즉, 클락의 포지티브 엣지에서 라스바 신호(RAS#), 카스바 신호(CAS#), 칼럼선택 신호(CS#), 클럭인에이블 신호(CKE) 등 외부에서 주어지는 신호에 의하여 진입 모드가 결정된다. 그러나 셀프 리프레시 진행 모드 동안 일정한 내부 주기에 기준하여 개별 리프레시를 수행한 이후 혹은 개별 리프레시를 진행중 언제든지 셀프 리프레시를 탈출할 수 있는 조건을 갖추어야한다. 즉, 셀프 리프레시 모드 동안에는 칩 내부의 동작은 비동기적으로 동작하고 또한 외부에서 인가하는 클락의 지배를 받지 않는다. 이러한 동작의 근거는 클럭인에이블신호(CKE) 핀이 비활성화 됨으로서 성립된다. 따라서 셀프 리프레시에서 탈출하는 동작 또한 비동기적으로 발생하게 된다. 구체적으로 탈출하는 방법은 CKE 신호가 다시 활성화 됨으로서 성립된다. 즉, CKE 핀이 활성화되면서 다시 외부 클락 신호가 칩 내부에 전달되고 다시 칩의 동작에 영향을 미치게되며 탈출 이후 여유 시간을 지낸 이후 다른 동작으로 연결된다.
상기 기술된 상황에 근거하여 셀프리프레시 모드의 동작을 구분하면 다음과 같다. 먼저 클락동기 진입 동작, 그리고 비동기적으로 내부 개별 리프레시 동작, 그리고 비동기적인 탈출 동작으로 나눌 수 있다.
셀프 리프레시 동작을 구현하기 위하여 싱크 디램 및 기타 다른 디램들은 도 1에 도시된 다음과 같은 장치들을 칩 내부에 갖추어야 한다.
도 1은 종래의 일반적인 셀프리프레시 동작을 위한 디램의 블록 구성도이다.
상기 도면에서, 스테이트 머신부(10)는 디램의 동작을 규정하는 외부 핀에서 인가된 명령 및 어드레스 그리고 데이터들을 처리하는 로직을 규정한다. 예컨데 라스 액티브 명령이 인가되면 명령 디코더에서 디코딩이 되고 'eractive' 신호를 발생시켜 라스 액티브 사이클을 진행시킨다.
그리고 셀프리프레시 상태제어부(12)는 셀프리프레시에 진입 또는 탈출을 감지하고 또한 상태를 유지하는 역할을 한다. 즉, 상기 스테이트 머신부(10)에서 셀프리프레시 명령이 접수되었음을 알리는 신호(selfcom)가 발생하면 셀프 리프레시 상태를 유지하도록 하는 'selfref' 신호를 발생시킨다.
링오실레이터부(14)는 기준시간을 만들어 내는 것으로, 셀프리프레시 상태에 진입되면 상기 링오실레이터부(14)가 동작을 개시하면서 기준이 되는 출력신호를 규칙적인 시간에 맞추어 토클링한다. 이때 대략 1㎲ 정도의 시간이 사용된다.
주파수분배부(16)는 셀프리프레시로 진입한 이후 기준시간을 제공하는 상기 링오실레이터(14)와 개별 리프레시 주기를 결정한다. 즉, 상기 링오실레이터부(14)에서 발생하는 기준 시간 신호에 반응하여 주기를 두배씩 증가시키는 로직에 의해 리프레시 동작 주기로서 사용할 다양한 시간 신호를 발생시킨다.
셀프리프레시 요구제어부(18)는 상기 주파수분배부(16)의 주기신호를 입력으로하여 개별적 내부 리프레시 동작을 진행시키는 역할을 한다. 즉, 상기 주파수분배부(16)에서 발생하는 다양한 시간 신호중에 어느 하나를 선택하여 그 신호의 어느 엣지 동작을 기준으로 'srefreq' 신호를 발생시켜 이 신호를 리프레시 동작의 기준 신호로 사용한다.
내부 로우 액티브 제어부(20)는 셀프리프레시 요구 신호(srefreq)가 입력되면 'iractive' 신호가 발생하고 이 신호는 리프레시가 작용될 어드레스를 선정하여 디코딩하고 로오 패스를 출발시킨다.
내부 로우 어드레스 카운터부(22)는 로우 어드레스를 발생시켜 리프레시 순서를 결정하는 역할을 한다. 즉, 리프레시에만 사용되는 로우 어드레스를 저장하고 다음 리프레시를 위하여 다음 어드레스를 증가시켜 저장하는 장치이다.
신호 조정부(24)는 리프레시가 시작됨을 알리는 신호인 'iractive' 신호를 입력으로 하여 상기 내부 로우 어드레스 카운터부(22)에서 만들어진 내부 어드레스를 선정하고 이것을 로우 경로에 제공하는 역할을 수행한다. 여기서 제공된 어드레스가 결국 메모리 셀 어레이에 근접해 있는 로우 디코어에 제공되고 임의의 한 그룹의 로우가 선정되어 리프레시가 수행된다.
로우경로제어부(26)는 상기 'iractive' 신호에 의하여 시작된 리프레시 동작의 기본 목적인 라스 액티브(로우 경로 액티브)를 수행하는 로직이다. 이것은 로우 어드레스를 로우 디코더에 전달하고 메모리 셀어레이의 임의의 한 그룹의 로우(워드선)을 선정하여 비트라인에 데이터를 활성화시키며 비트라인 센스앰프를 동작시켜 데이터를 증폭하고 다시 셀에 재저장하는 역할을 수행한다.
셀프 프리차지 제어부(28)는 로우 액태브 형태로 진행되는 리프레시를 프리차지 시켜주는 역할을 한다. 즉, 여기서는 상기 로우경로제어부(26)에서 발생한 임의의 기준신호를 입력으로하여 일정시간을 감지하는 딜레이 로직을 경유하여 활성화된 'sensdly' 신호에 의해 로우 경로를 프리차지 시킨다.
메모리 셀 어레이 및 블록 센스앰프 어레이(30)는 디램의 메모리 셀을 위치시킨 코아 로직 부분을 포함한다. 비트라인 센스앰프는 셀에서 활성화된 미세한 데이터 신호를 비트라인과 연결된 비트라인 센스앰프에서 증폭하여 다시 셀에 재저장함으로써 리프레시 동작이 완결된다.
디램의 리프레시 동작은 데이터 입출력 관계만 생략되어있을 뿐이지 완전한 조건을 갖춘 하나의 동작 사이클이다. 보통 tRC 라고 부르는 라스 사이클로서 디램에 장치된 모든 전원 장치들이 모두 동작에 기여한다. 일반적으로 워드선을 활성화 시키는데 사용되는 고전압 장치인 VPP 전원, 셀 어레이의 벌크 전압으로 사용되는 VBB 전원 장치, 라스 사이클이 완성된 이후 비트라인을 프리차지 시키는 VBLP 그리고 만일 내부 전압 강하를 위하여 내부 전압을 사용한다면 VINT 전원 장치등이 완전한 동작을 유지 해야한다.
다음은 셀프 리프레시 동작을 도 2a 내지 도 2c를 참조하여 설명하기로 한다.
도 2a는 종래의 일반적인 셀프리프레시 동작을 나타낸 타이밍도이고, 도 2b는 종래 디램의 셀프리프레시 동작중 디램 셀과 비트라인 센스앰프의 동작을 나타낸 타이밍도이고, 도 2c는 종래 디램의 셀프리프레시 동작이 완료되는 것을 나타낸 타이밍도이다.
먼저 클럭인에이블신호(CKE) 핀이 로우 상태로 전이한 그 클락에서 자동 리프레시 명령이 인가되면 'aref' 펄스가 발생되면서 상태 신호인 'selfref' 신호가 활성화 됨녀서 링오실레이터부(14)와 주파수 분배부(16)가 동작을 시작한다. 최초의 리프레시는 'aref'에 의하여 활성화되고 'sensdly' 신호에 의하여 프리차지되며 두 번째 이후 리프레시는 주파수 분배부(16)의 출력에 따라서 'srefreq' 신호펄스가 리프레시 동작을 활성화 시키며 'sensedly' 신호가 프리차지 시킨다. 즉, 'srefreq' 신호와 'sensdly' 신호 사이의 구간에서 디램의 셀과 비트라인 센스앰프는 활성화된 상태를 유지하며 재충전을 실시한다.
상기 도면에서는 리프레시 주기를 16㎲로 설정하였다. 즉, 매 16㎲마다 리프레시 동작이 반복되는데 이 주기를 최대한 크게 만들수록 디램의 셀프리프레시 전류는 줄어들게된다.
그러나, 이와 같이 구성된 종래의 반도체 메모리 소자의 디램에 있어서는, 디램의 동작중 데이터의 입출력을 수반하는 보통 동작 및 리프레시만을 목적으로 진행되는 리프레시 동작에서 거의 동일한 전원 장치 제어 방법을 가지고 있었다. 한편, 내부에서 제어하는 리프레시 주기는 설계자가 다양하게 설정할 수 있는데, 만일 100㎲마다 한번씩 리프레시 동작이 수행된다면 실제로 라스 사이클이 진행되는 시간은 100㎱ 이내의 짧은 시간으로 거의 대부분이 대기 시간이다. 즉, 대부분의 시간을 차지하는 대기시간동안 전원 상태를 유지하기 위하여 대기 전류를 소모하고 있다. 이는 셀프 리프레시 기간동안 소모하는 전류가 대략 500㎂라면 이중에서 대략 200㎂가 전원 장치가 소모하는 대기 전류이다. 따라서 종래 디램의 경우 셀프리프레시 동작시 대기모드에도 전원장치를 동작시킴으로써 불필요하게 많은 전력을 소모하는 문제점이 있었다.
이에, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 그 목적으로 하는 바는 셀프리프레시 동작중 대기상태 동안에는 전원장치를 오프 상태로 설정하여 이들 전원장치들이 소모하는 대기 전류를 절감시킨 반도체 메모리장치 및 그 구동방법을 제공하는데 있다.
도 1은 종래의 일반적인 셀프리프레시 동작을 위한 디램의 블록 구성도
도 2a는 종래의 일반적인 셀프리프레시 동작을 나타낸 타이밍도
도 2b는 종래 디램의 셀프리프레시 동작중 디램 셀과 비트라인 센스앰프의 동작을 나타낸 타이밍도
도 2c는 종래 디램의 셀프리프레시 동작이 완료되는 것을 나타낸 타이밍도
도 3은 본 발명에 의한 셀프리프레시 동작을 위한 디램의 블록 구성도
도 4는 본 발명에 의한 셀프리프레시 동작을 나타낸 타이밍도
도 5a는 디램의 셀프리프레시 대기 모드를 감지하기 위한 도 3에 도시된 본 발명의 직류전원 제어회로부(40)의 회로도
도 5b는 도 5a에서 발생된 리프레시 대기모드 감지신호에 의해 디램의 각종 전원장치를 제어하기 위한 본 발명의 스위칭 회로도
< 도면의 주요부분에 대한 부호의 설명 >
10 : 스테이트 머신부 12 : 셀프 리프레시 상태제어부
14 : 링 오실레이터부 16 : 주파수 분배부
18 : 셀프 리프레시 요구 제어부 20 : 내부 로우 액티브 제어부
22 : 내부 로우 어드레스 카운터부 24 : 신호 조정부
26 : 로우 경로 제어부 28 : 셀프 프리차지 제어부
30 : 메모리 셀 어레이 및 블록 센스앰프 어레이
32 : 직류전원 발생부 40 : 직류전원제어회로부
50 : 전압 발생기 100, 200 : 셀프리프레시 제어장치부
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 메모리장치는,
동작전원 공급부를 갖는 반도체 메모리장치에 있어서,
리프레쉬 기간중의 대기모드 감지신호를 출력하는 수단과;
상기 동작전원 공급부와 내부 동작회로 사이에 연결되며, 상기 수단의 출력신호에 응답하여 동작하는 스위치를 구비함을 특징으로 한다.
그리고, 본 발명에 따른 반도체 메모리장치는,
셀프 리프레시 동작시 일정 주기의 펄스를 발생시켜 기준시간을 만들어내는 링 오실레이터와;
상기 링 오실레이터의 기준시간신호를 입력하여 리프레시 동작 주기로 사용할 다양한 시간 신호들을 발생시키는 주파수 분배수단과;
상기 주파수 분배수단의 출력 신호를 입력하여 한 사이클의 라스 동작을 이끌어내는 신호를 발생하는 리프레시개시수단과;
상기 리프레시개시수단에 의해 한 사이클의 리프레시 동작을 프리차지시키는 셀프 프리차지 제어수단과;
상기 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기 상태를 감지하여 이 감지된 대기상태 신호를 발생시키는 셀프리프레시대기모드 감지수단과;
상기 셀프리프레시대기모드 감지수단의 신호에 응답하여 상기 반도체 메모리 소자의 주요 전원공급수단의 출력을 제어하는 스위칭 수단을 구비함을 특징으로 한다.
여기서, 상기 리프레시개시수단은 상기 주파수분배수단에서 발생시키는 시간 신호를 이용하여 리프레시 출발 신호를 발생시키는 셀프리프레시요구제어부와, 상기 리프레시 출발 신호에 의해 리프레시가 작용될 어드레스를 선정하여 디코딩하고 로오 경로를 시작시키는 내부로오액티브제어부와, 상기 리프레시에만 사용되는 로우 어드레스를 저장하고 다음 리프레시를 위하여 다음 어드레스를 증가시키는 로우 어드레스 카운터부로 구성된다.
그리고, 상기 셀프리프레시대기모드 감지수단은 상기 주파수 분배수단의 출력을 입력하여 다음 라스 사이클이 진행되기 이전 일정한 시간부터 상기 대기상태 신호를 비활성화시켜 대기상태동안 오프 상태였던 상기 전원공급수단을 정상 동작하도록 제어하는 것이 바람직하다.
또한, 상기 전원공급수단은 워드선을 활성화시키는 전원인 고전압을 발생시키는 전압강하회로(Voltage Down Converter), 또는 메모리 셀이 위치한 웰의 벌크에 인가되는 벌크 전압인 저전압을 발생시키는 전압강하회로, 상기 전원공급수단은 메모리 칩의 외부에서 인가되는 외부 전압을 일정 수준으로 하강시킨 내부 전압을 발생시키는 전압강하회로, 또는 메모리 셀의 비트라인을 프리차지하는 전압을 발생시키는 전압강하회로를 사용할 수 있다.
그리고, 상기 스위칭수단은 적어도 1개의 인버터 및 모스 트랜지스터로 구성되며, 여기서 모스 트랜지스터는 NMOS인 것이 바람직하다.
또한, 상기 구성에 의한 본 발명에 따른 반도체 메모리장치의 구동방법은,
셀프 리프레시 동작시 링 오실레이터에서 일정 주기의 펄스를 발생시켜 기준시간을 만드는 과정과;
상기 과정으로부터 발생된 기준시간신호를 입력하여 리프레시 동작 주기로 사용할 다양한 시간 신호들을 발생시키는 주파수 분배과정과;
상기 주파수 분배과정의 출력신호를 입력받아 한 사이클의 라스 동작을 이끌어내는 신호를 발생하는 리프레시개시과정과;
상기 리프레시개시과정에 의해 한 사이클의 리프레시 동작을 프리차지시키는 셀프 프리차지 제어과정과;
상기 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기 상태를 감지하여 이 감지된 대기상태 신호를 발생시키는 셀프리프레시대기모드 감지과정과;
상기 셀프리프레시대기모드 감지과정에서 발생된 신호에 응답하여 주요 전원공급수단의 출력을 제어하는 스위칭과정을 구비하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 3은 본 발명에 의한 셀프리프레시 동작을 위한 디램의 블록 구성도로서, 디램의 동작을 규정하는 외부 핀에서 인가된 명령 및 어드레스 그리고 데이터들을 처리하는 스테이트 머신부(state mashin: 10)와, 셀프리프레시에 진입 또는 탈출을 감지하고 또한 상태를 유지하는 셀프리프레시 상태제어부(12)와, 기준시간을 만들어 내는 링오실레이터부(14)와, 셀프리프레시로 진입한 이후 기준시간을 제공하는 상기 링오실레이터(14)와 개별 리프레시 주기를 결정하는 주파수분배부(16)와, 상기 주파수분배부(16)의 주기신호를 입력으로하여 개별적 내부 리프레시 동작을 진행시키는 셀프리프레시 요구제어부(18)와, 셀프리프레시 요구 신호(srefreq)가 입력되면 'iractive' 신호를 발생시키고 리프레시가 작용될 어드레스를 선정하여 디코딩하고 로오 패스를 출발시키는 내부 로우 액티브 제어부(20)와, 로우 어드레스를 발생시켜 리프레시 순서를 결정하는 내부 로우 어드레스 카운터부(22)와, 리프레시가 시작됨을 알리는 신호인 'iractive' 신호를 입력으로 하여 상기 내부 로우 어드레스 카운터부(22)에서 만들어진 내부 어드레스를 선정하고 이것을 로우 경로에 제공하는 신호 조정부(24)와, 상기 'iractive' 신호에 의하여 시작된 리프레시 동작의 기본 목적인 라스 액티브(로우 경로 액티브)를 수행하는 로우경로제어부(26)와, 로우 액태브 형태로 진행되는 리프레시를 프리차지 시켜주는 셀프 프리차지 제어부(28)와, 메모리 셀 어레이 및 블록 센스앰프 어레이(30)와, 디램의 동작을 위한 각종 전원을 발생시키는 직류전원 발생부(32)와, 상기 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기동작 상태를 감지하여 이 대기 동작시에는 반도체 메모리 소자의 주요 전원공급의 동작을 제어하는 직류전원제어회로부(40)로 구성된다.
상기 구성에서, 직류전원제어회로부(40)는 종래의 디램 구성에서 추가로 구성한 것으로, 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기 동작시 동작이 되지 않는 곳으로 계속 전류가 공급됨으로써 전력이 소모되는 것을 방지시켜 주기 위해 상기 직류전원제어회로부(40)는 셀프 리프레시 동작시 대기 모드를 감지하여 이 대기 모드시에는 디램의 주요 전원공급원을 스위칭 동작에 의해 제어하도록 하였다.
도 5a는 디램의 셀프리프레시 대기 모드를 감지하기 위한 본 발명의 직류전원 제어회로부(40)의 회로도이고, 도 5b는 도 5a에서 발생된 리프레시 대기모드 감지신호에 의해 디램의 각종 전원장치를 제어하기 위한 본 발명의 스위칭 회로도이다.
여기서, 8㎲와 16㎲는 주파수 분배부(16)에서 만들어지는 일정한 주기를 가진 시간 신호이다. 이들 신호의 이름에서 표현되듯이 한 주기와 반주기를 가진 두 개의 신호를 입력으로 하여 두 신호가 모두 하이 상태로 활성화 될 경우에 'dcoff'신호가 오프되어(이것은 직류전원이 온(on)된다는 것을 의미함) 모든 전원 장치들은 정상 모드를 되찾는다.
'sdly' 신호는 셀프 지연 회로에서 만들어지는 라스사이클 프리차지를 실현하는 펄스 신호로서 이 신호가 진입하면 오프 시키고자 원하는 모든 전원 장치들은 다시 오프 상태로 진입한다.('dcoff' 신호의 활성화)
도 5b에 도시된 전압 발생기(50)는 'dcoff' 신호가 해당 전원 장치의 스위치로직을 제어하는 모습을 나타낸 것이다. 즉, 'dcoff' 신호가 활성화되면 오프 시키고자 원하는 전원 장치의 스위치 로직을 제어하여 그 전원 장치의 동작을 중단시켜 상기 전원 발생기(50)에서 소모하는 전류를 억제하여 저전력을 실현하는 구조이다.
도 5a 및 도 5b의 도면을 참조하여 다시 간단히 설명하면 다음과 같다.
먼저, 라스 사이클이 완료되면 'sdly pulse' 신호가 발생하고 이때 오프 시키기를 원하는 모든 전원 장치를 오프시키는 신호인 'dcoff' 신호를 '하이' 상태로 활성화 시킨다. 이 신호는 오프 시키고자 원하는 전원 장치의 스위치 신호에 작용하여 오프 상태로 전환된다.
상기 동작에 의하여 대기 상태가 진행되다가 다시 시간 신호인 8㎲와 16㎲ 신호가 동시에 '하이' 상태인 구간에 접어들면 'dcoff' 신호가 로우 상태로 전이하면서 대기 구간동안 오프되었던 모든 전원 장치의 스위치를 온(on) 시킴으로서 모든 전원 장치들이 다시 정상 모드를 되찾게 된다.
도 4는 본 발명에 의한 셀프리프레시 동작을 나타낸 타이밍도이다.
CKE'L' + Auro Refresh 에 의하여 셀프리프레시 모드에 진입한 디램은 첫 번째 라스사이클(리프레시)을 aref pulse 신호에 의하여 맞이한다. 이것은 도 2의 보충 그림에서 보여지듯이 복수개의 셀에서 유기된 작은 전압을 가진 데이터 신호를 비트라인 센스앰프에서 센싱, 증폭 그리고 재충전을 실현하면서 동시에 재충전이 충분히 완성되었다고 인정되는 시간이 지난 후에 발생하는 프리차지 신호인 sdly 신호에 의하여 라스 사이클은 프리차지된다. 결국 프리차지 된 이후에는 디램 동작에 필요한 대부분의 전원 장치들은 디램의 대기 상태동안 정교한 동작이 필요없어진다. 워드선 활성화 전원(Vpp 고전압), 셀 어레이 벌크 전압(VBB저전압), 비트라인 프리차지 전원 및 셀 플레이트 전원(VBLP& VCP)등 이들 전원들은 디램이 대기 상태에 있는 동안에 추가로 소모되는 전류는 누설 전류 및 감지기 전류가 거의 대부분이며 그 총량도 많지 않다. 이런 정도의 전하량은 다음 라스 사이클 출발 이전 일정 시간동안 다시 회복시켜주면 동작 사이클을 정상적으로 이끌 수가 있다.
본 발명에서는 16㎲을 리프레시 주기로 도입하였다. 즉, 매 16㎲마다 리프레시가 진행된다. 16㎲라는 시간을 결정하기 위해서는 1㎲짜리 기본 타이머의 출력에서 두배씩 주기를 증가시키는 로직을 통하여 결국 목적하는 리프레시 주기인 16㎲를 달성한다. 16㎲ 리프레시 주기를 만드는 직전시간 신호는 8㎲ 신호이다. 이들 두 개의 신호가 모두 하이가 되는 시점부터 다시 전원 장치들을 도악시키면 진행되는 라스 사이클은 정상적인 전원 공급을 통하여 재충전을 실시할 수가 있게 된다. 만일, 대기 상태 시간인 dcoff 온(on) 시간을 증가시키고 싶다면 16㎲, 8㎲ 그리고 4㎲의 시간 신호들이 모두 하이 상태로 전이하는 시점으로 단속 시간을 증가시키면 된다. 이런 식으로 시간 신호의 추가하면 단속 신호의 증가를 지속적으로 실현 시킬 수 있다. 물론 dcoff 신호가 하이 상태인 활성화 상태 시간이 증가하면 라스 사이클이전 전원장치가 다시 회복되어 모든 전원을 정상 상태로 회복시키는 시간이 줄어든다. 이것은 디램 칩에 적용된 전원 장치들의 출력 능력에 따라 droff 신호의 영역을 결정할 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 메모리장치 및 그 구동방법에 의하면, 셀프리프레시 기간중에서 대부분을 차지하는 대기 상태에서 전원 장치들이 사용하는 감지 전류 및 각종 오실레이션 및 펌핑 전류의 사용을 제한함으로써 불필요한 전력 소모를 줄일 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

  1. 동작전원 공급부을 갖는 반도체 메모리장치에 있어서,
    리프레쉬 기간중의 대기모드 감지신호를 출력하는 수단과;
    상기 동작전원 공급부와 내부 동작회로 사이에 연결되며, 상기 수단의 출력신호에 응답하여 동작하는 스위치를 구비함을 특징으로 하는 반도체 메모리장치.
  2. 셀프 리프레시 동작시 일정 주기의 펄스를 발생시켜 기준시간을 만들어내는 링 오실레이터와;
    상기 링 오실레이터의 기준시간신호를 입력하여 리프레시 동작 주기로 사용할 다양한 시간 신호들을 발생시키는 주파수 분배수단과;
    상기 주파수 분배수단의 출력 신호를 입력하여 한 사이클의 라스 동작을 이끌어내는 신호를 발생하는 리프레시개시수단과;
    상기 리프레시개시수단에 의해 한 사이클의 리프레시 동작을 프리차지시키는 셀프 프리차지 제어수단과;
    상기 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기 상태를 감지하여 이 감지된 대기상태 신호를 발생시키는 셀프리프레시대기모드 감지수단과;
    상기 셀프리프레시대기모드 감지수단의 신호에 응답하여 상기 반도체 메모리 소자의 주요 전원공급수단의 출력을 제어하는 스위칭 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 메모리장치.
  3. 제 2항에 있어서,
    상기 리프레시개시수단은,
    상기 주파수분배수단에서 발생시키는 시간 신호를 이용하여 리프레시 출발 신호를 발생시키는 셀프리프레시요구제어부와,
    상기 리프레시 출발 신호에 의해 리프레시가 작용될 어드레스를 선정하여 디코딩하고 로오 경로를 시작시키는 내부로오액티브제어부와,
    상기 리프레시에만 사용되는 로우 어드레스를 저장하고 다음 리프레시를 위하여 다음 어드레스를 증가시키는 로우 어드레스 카운터부로 구성된 것을 특징으로 하는 반도체 메모리장치.
  4. 제 2항에 있어서,
    상기 셀프리프레시대기모드 감지수단은,
    상기 주파수 분배수단의 출력을 입력하여 다음 라스 사이클이 진행되기 이전 일정한 시간부터 상기 대기상태 신호를 비활성화시켜 대기상태동안 오프 상태였던 상기 전원공급수단을 정상 동작하도록 제어하는 것을 특징으로 하는 반도체 메모리장치.
  5. 제 2항에 있어서,
    상기 전원공급수단은 워드선을 활성화시키는 전원인 고전압을 발생시키는 펌프 회로인 것을 특징으로 하는 반도체 메모리장치.
  6. 제 2항에 있어서,
    상기 전원공급수단은 메모리 셀이 위치한 웰의 벌크에 인가되는 벌크 전압인 저전압을 발생시키는 펌프 회로인 것을 특징으로 하는 반도체 메모리장치.
  7. 제 2항에 있어서,
    상기 전원공급수단은 메모리 칩의 외부에서 인가되는 외부 전압을 일정 수준으로 하강시킨 내부 전압을 발생시키는 전압강하회로인 것을 특징으로 하는 반도체 메모리장치.
  8. 제 2항에 있어서,
    상기 전원공급수단은 메모리 셀의 비트라인을 프리차지하는 전압을 발생시키는 펌프 회로인 것을 특징으로 하는 반도체 메모리장치.
  9. 제 2항에 있어서,
    상기 스위칭 수단은 적어도 1개의 인버터 및 모스 트랜지스터로 구성된 것을 특징으로 하는 반도체 메모리장치.
  10. 제 9항에 있어서,
    상기 모스 트랜지스터는 NMOS인 것을 특징으로 하는 반도체 메모리장치.
  11. 제 9항에 있어서,
    상기 모스 트랜지스터는 PMOS인 것을 특징으로 하는 반도체 메모리장치.
  12. 셀프 리프레시 동작시 링 오실레이터로부터 일정 주기의 펄스를 발생시켜 기준시간을 만드는 과정과;
    상기 기준시간신호를 입력하여 리프레시 동작 주기로 사용할 다양한 시간 신호들을 발생시키기 위해 주파수를 분배하는 주파수 분배과정과;
    상기 주파수 분배과정의 출력 신호를 입력하여 한 사이클의 라스 동작을 이끌어내는 신호를 발생하는 리프레시 개시과정과;
    상기 리프레시 개시과정에 의해 한 사이클의 리프레시 동작을 프리차지시키는 셀프 프리차지 제어과정과;
    상기 셀프 리프레시 동작시 직접 리프레시를 실시하는 라스 사이클 이외의 대기 상태를 감지하여 이 감지된 대기상태 신호를 발생시키는 셀프리프레시대기모드 감지과정과;
    상기 셀프리프레시대기모드 감지과정의 신호에 응답하여 주 전원공급수단의 출력을 제어하는 스위칭과정을 구비하여 이루어진 것을 특징으로 하는 반도체 메모리장치의 구동방법.
KR10-1998-0059561A 1998-12-28 1998-12-28 반도체메모리장치및그구동방법 KR100381966B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1998-0059561A KR100381966B1 (ko) 1998-12-28 1998-12-28 반도체메모리장치및그구동방법
JP11370076A JP2000195257A (ja) 1998-12-28 1999-12-27 リフレッシュモ―ドでの待機電流を減少させる半導体メモリ装置
US09/472,982 US6137743A (en) 1998-12-28 1999-12-28 Semiconductor memory device with reduced consumption of standby current in refresh mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0059561A KR100381966B1 (ko) 1998-12-28 1998-12-28 반도체메모리장치및그구동방법

Publications (2)

Publication Number Publication Date
KR20000043211A true KR20000043211A (ko) 2000-07-15
KR100381966B1 KR100381966B1 (ko) 2004-03-22

Family

ID=19566466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0059561A KR100381966B1 (ko) 1998-12-28 1998-12-28 반도체메모리장치및그구동방법

Country Status (3)

Country Link
US (1) US6137743A (ko)
JP (1) JP2000195257A (ko)
KR (1) KR100381966B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476891B1 (ko) * 2002-04-18 2005-03-17 삼성전자주식회사 반도체 메모리 장치의 동작 모드에 따라 가변적인리스토어 시간을 갖는 리프레쉬 회로 및 그 리프레쉬 방법
KR100492102B1 (ko) * 2001-08-27 2005-06-01 가부시끼가이샤 히다치 세이사꾸쇼 반도체 기억 장치의 전력 제어 방법 및 이를 이용하는반도체 기억 장치
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
KR100541132B1 (ko) * 2001-09-03 2006-01-10 엘피다 메모리, 아이엔씨. 반도체 기억 장치의 제어방법 및 반도체 기억 장치
KR100667956B1 (ko) * 2005-07-25 2007-01-16 한국과학기술원 저전력 고속 반도체 소자
KR100700329B1 (ko) * 2001-04-24 2007-03-29 주식회사 하이닉스반도체 자동프리차지 수행 회로
US7260013B2 (en) 2003-12-03 2007-08-21 Samsung Electronics Co., Ltd. Power supply device in semiconductor memory
KR100776737B1 (ko) * 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355226B1 (ko) * 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
JP4201490B2 (ja) * 2000-04-28 2008-12-24 富士通マイクロエレクトロニクス株式会社 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置
US6327209B1 (en) * 2000-08-30 2001-12-04 Micron Technology, Inc. Multi stage refresh control of a memory device
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
JP2002352579A (ja) 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
JP2003022672A (ja) * 2001-07-10 2003-01-24 Sharp Corp 半導体記憶装置、携帯電子機器及び着脱式記憶装置
US6693837B2 (en) * 2002-04-23 2004-02-17 Micron Technology, Inc. System and method for quick self-refresh exit with transitional refresh
US7200711B2 (en) * 2002-08-15 2007-04-03 Network Appliance, Inc. Apparatus and method for placing memory into self-refresh state
US6711093B1 (en) * 2002-08-29 2004-03-23 Micron Technology, Inc. Reducing digit equilibrate current during self-refresh mode
JP2004103081A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置
US6894917B2 (en) * 2003-01-17 2005-05-17 Etron Technology, Inc. DRAM refresh scheme with flexible frequency for active and standby mode
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
KR100640780B1 (ko) * 2003-12-29 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자
KR100591760B1 (ko) * 2004-01-09 2006-06-22 삼성전자주식회사 가변 가능한 메모리 사이즈를 갖는 반도체 메모리 장치
US7099234B2 (en) * 2004-06-28 2006-08-29 United Memories, Inc. Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM
JP2006146992A (ja) * 2004-11-16 2006-06-08 Elpida Memory Inc 半導体メモリ装置
KR100586555B1 (ko) * 2005-01-17 2006-06-08 주식회사 하이닉스반도체 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로
KR100571646B1 (ko) 2005-03-31 2006-04-17 주식회사 하이닉스반도체 파워 다운 모드 반도체 소자
US7205829B2 (en) * 2005-07-22 2007-04-17 Infineon Technologies Ag Clocked standby mode with maximum clock frequency
KR100788980B1 (ko) * 2006-02-03 2007-12-27 엠텍비젼 주식회사 휴대형 장치 및 공유 메모리의 저전력 모드 제어 방법
KR100718046B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
JP4951786B2 (ja) * 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100937939B1 (ko) * 2008-04-24 2010-01-21 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성회로
JP2010146627A (ja) * 2008-12-18 2010-07-01 Elpida Memory Inc ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法
JP2010170596A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
KR102050474B1 (ko) * 2012-09-26 2019-11-29 삼성전자주식회사 휘발성 메모리 장치 및 메모리 컨트롤러
KR102035612B1 (ko) 2012-12-21 2019-10-24 에스케이하이닉스 주식회사 셀프 리프레쉬 제어 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
JP2856598B2 (ja) * 1992-06-04 1999-02-10 三菱電機株式会社 ダイナミックランダムアクセスメモリ装置
US5499213A (en) * 1992-06-29 1996-03-12 Fujitsu Limited Semiconductor memory device having self-refresh function
US5392251A (en) * 1993-07-13 1995-02-21 Micron Semiconductor, Inc. Controlling dynamic memory refresh cycle time
KR0171930B1 (ko) * 1993-12-15 1999-03-30 모리시다 요이치 반도체 메모리, 동화기억 메모리, 동화기억장치, 동화표시장치, 정지화기억 메모리 및 전자노트
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
JP3714696B2 (ja) * 1994-10-21 2005-11-09 富士通株式会社 半導体記憶装置
JPH09147553A (ja) * 1995-11-22 1997-06-06 Fujitsu Ltd 半導体記憶装置
JP4000206B2 (ja) * 1996-08-29 2007-10-31 富士通株式会社 半導体記憶装置
JPH10228768A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 半導体記憶装置
JPH1186548A (ja) * 1997-09-16 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700329B1 (ko) * 2001-04-24 2007-03-29 주식회사 하이닉스반도체 자동프리차지 수행 회로
KR100492102B1 (ko) * 2001-08-27 2005-06-01 가부시끼가이샤 히다치 세이사꾸쇼 반도체 기억 장치의 전력 제어 방법 및 이를 이용하는반도체 기억 장치
KR100541132B1 (ko) * 2001-09-03 2006-01-10 엘피다 메모리, 아이엔씨. 반도체 기억 장치의 제어방법 및 반도체 기억 장치
US6990031B2 (en) 2001-09-03 2006-01-24 Elpida Memory, Inc. Semiconductor memory device control method and semiconductor memory device
KR100476891B1 (ko) * 2002-04-18 2005-03-17 삼성전자주식회사 반도체 메모리 장치의 동작 모드에 따라 가변적인리스토어 시간을 갖는 리프레쉬 회로 및 그 리프레쉬 방법
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US7260013B2 (en) 2003-12-03 2007-08-21 Samsung Electronics Co., Ltd. Power supply device in semiconductor memory
KR100667956B1 (ko) * 2005-07-25 2007-01-16 한국과학기술원 저전력 고속 반도체 소자
KR100776737B1 (ko) * 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US7515495B2 (en) 2006-02-10 2009-04-07 Hynix Semiconductor Inc. Active cycle control circuit and method for semiconductor memory apparatus
US8149641B2 (en) 2006-02-10 2012-04-03 Hynix Semiconductor Inc. Active cycle control circuit for semiconductor memory apparatus
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법

Also Published As

Publication number Publication date
JP2000195257A (ja) 2000-07-14
US6137743A (en) 2000-10-24
KR100381966B1 (ko) 2004-03-22

Similar Documents

Publication Publication Date Title
KR100381966B1 (ko) 반도체메모리장치및그구동방법
KR100355226B1 (ko) 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
KR100266118B1 (ko) 반도체 기억장치
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
KR100257047B1 (ko) 다이나믹램 버스트 리프레쉬 모드 회로 및 방법
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
US7548468B2 (en) Semiconductor memory and operation method for same
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
JP2001052476A (ja) 半導体装置
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US10339995B2 (en) Memory device for controlling refreshing operation
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
JPH1173767A (ja) セルフ−リフレッシュモードを備えたｄｒａｍ装置
US7260013B2 (en) Power supply device in semiconductor memory
US6298000B1 (en) Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof
US5774405A (en) Dynamic random access memory having an internal circuit using a boosted potential
US5150329A (en) Dynamic memory with a refresh control circuit
JP4804609B2 (ja) セルアレイ電源の上昇を防止したメモリ回路
JP2000222878A (ja) ダイナミックアクセスメモリ
JP3135681B2 (ja) 半導体記憶装置
KR100313094B1 (ko) 반도체장치의 전류소모 방지형 내부전압 발생기
KR100636915B1 (ko) 반도체 메모리 소자의 워드라인 부스팅신호 제공방법 및 장치
KR100317319B1 (ko) 메모리 소자의 저전력 구동 회로
JP2006048845A (ja) セルフリフレッシュ制御回路
JPH11120772A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee