JP2002352579A - 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム - Google Patents
情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラムInfo
- Publication number
- JP2002352579A JP2002352579A JP2001156737A JP2001156737A JP2002352579A JP 2002352579 A JP2002352579 A JP 2002352579A JP 2001156737 A JP2001156737 A JP 2001156737A JP 2001156737 A JP2001156737 A JP 2001156737A JP 2002352579 A JP2002352579 A JP 2002352579A
- Authority
- JP
- Japan
- Prior art keywords
- command
- cell group
- charge
- output
- operation state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Abstract
(57)【要約】
【課題】 DRAMの消費電力を低減させ、読み出し遅延を
確率的に低減できるようにする。 【解決手段】 セルフリフレッシュタイミング発生器７
１は、DRAMコントローラ１３の制御信号発生器１３ａよ
りメモリバンク５５に出力される読み出し信号の有無を
検出し、所定時間内に読み出し信号が検出されない場
合、リフレッシュ信号を発生し、リフレッシュ抑止レジ
スタ７２に出力する。リフレッシュ抑止レジスタ７２
は、制御信号発生部１３ａより予めオンまたはオフに設
定され、オンに設定されているとき、入力されたリフレ
ッシュ信号を抑止して、メモリバンク５５に出力しな
い。リフレッシュ抑止レジスタ７２がオフに設定されて
いるとき、リフレッシュ抑止レジスタ７２は、入力され
たリフレッシュ信号をメモリバンクの所定のページに出
力する。
確率的に低減できるようにする。 【解決手段】 セルフリフレッシュタイミング発生器７
１は、DRAMコントローラ１３の制御信号発生器１３ａよ
りメモリバンク５５に出力される読み出し信号の有無を
検出し、所定時間内に読み出し信号が検出されない場
合、リフレッシュ信号を発生し、リフレッシュ抑止レジ
スタ７２に出力する。リフレッシュ抑止レジスタ７２
は、制御信号発生部１３ａより予めオンまたはオフに設
定され、オンに設定されているとき、入力されたリフレ
ッシュ信号を抑止して、メモリバンク５５に出力しな
い。リフレッシュ抑止レジスタ７２がオフに設定されて
いるとき、リフレッシュ抑止レジスタ７２は、入力され
たリフレッシュ信号をメモリバンクの所定のページに出
力する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報記憶装置およ
び方法、記録媒体、並びにプログラムに関し、特に、DR
AM（Dynamic Random Access Memory）の消費電力を低減
させ、DRAMの読み出し処理の高速化を実現させるように
した情報記憶装置および方法、記録媒体、並びにプログ
ラムに関する。
び方法、記録媒体、並びにプログラムに関し、特に、DR
AM（Dynamic Random Access Memory）の消費電力を低減
させ、DRAMの読み出し処理の高速化を実現させるように
した情報記憶装置および方法、記録媒体、並びにプログ
ラムに関する。
【０００２】
【従来の技術】大容量のデータを一時的に記憶し、読み
出す代表的なメモリである、いわゆるDRAMに関する技術
が一般に普及しつつある。
出す代表的なメモリである、いわゆるDRAMに関する技術
が一般に普及しつつある。
【０００３】DRAMの記憶の原理は、コンデンサと同様の
構成で電荷を蓄える複数のセルからなるメモリバンクの
各セルにデジタルデータに対応させて電荷を充電させて
電荷の有無のパターンによりデータを記憶させるという
ものである。また、DRAMのデータの読み出し動作の原理
は、所定のセルに充電された電荷を読み出し、増幅器に
より増幅した後、データとして読み出すというものであ
る。
構成で電荷を蓄える複数のセルからなるメモリバンクの
各セルにデジタルデータに対応させて電荷を充電させて
電荷の有無のパターンによりデータを記憶させるという
ものである。また、DRAMのデータの読み出し動作の原理
は、所定のセルに充電された電荷を読み出し、増幅器に
より増幅した後、データとして読み出すというものであ
る。
【０００４】ところで、上述のセルに蓄えられる電荷
は、そのままアクセスされない状態（読み出されない状
態）で放置される状態が続くと放電してしまい、結果と
して、データが破壊されてしまう。そこで、全てのセル
に対して、所定の時間間隔で、ページ（マトリクス状に
構成されたセルの1列分をページという）毎に充電電荷
を増幅器に読み出して増幅し、元のセルに戻すと言う、
いわゆる、リフレッシュ処理が必要となっている。DRAM
は、このリフレッシュ処理を所定の時間間隔で繰り返す
ことによりデータを記憶し続けることができる。
は、そのままアクセスされない状態（読み出されない状
態）で放置される状態が続くと放電してしまい、結果と
して、データが破壊されてしまう。そこで、全てのセル
に対して、所定の時間間隔で、ページ（マトリクス状に
構成されたセルの1列分をページという）毎に充電電荷
を増幅器に読み出して増幅し、元のセルに戻すと言う、
いわゆる、リフレッシュ処理が必要となっている。DRAM
は、このリフレッシュ処理を所定の時間間隔で繰り返す
ことによりデータを記憶し続けることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
リフレッシュ動作は、全てのセルに対して、一定の時間
間隔で繰り返し充電処理を実行する動作であるので、そ
の処理に大きな電力が消費されてしまうという課題があ
った。
リフレッシュ動作は、全てのセルに対して、一定の時間
間隔で繰り返し充電処理を実行する動作であるので、そ
の処理に大きな電力が消費されてしまうという課題があ
った。
【０００６】また、上述のリフレッシュ動作が行われて
いるとき、読み出し用の増幅器は、所定の時間間隔でリ
フレッシュ処理をするためのセルの電荷を再充電する状
態となるため、データの読み出し処理を実行することが
できない状態となることがあり、結果として、DRAMに記
憶されたデータの読み出し処理が妨害されて、処理が遅
れてしまうことがあると言う課題があった。
いるとき、読み出し用の増幅器は、所定の時間間隔でリ
フレッシュ処理をするためのセルの電荷を再充電する状
態となるため、データの読み出し処理を実行することが
できない状態となることがあり、結果として、DRAMに記
憶されたデータの読み出し処理が妨害されて、処理が遅
れてしまうことがあると言う課題があった。
【０００７】これらの課題に対応すべく、特開平９−３
０６１６４では、各ページにタイマを設けて、ページ単
位でアクセスしていない時間が一定時間以上になる場合
にのみ、ページ単位でリフレッシュ処理を実行させる方
法が開示されている。このようにすることにより、所定
の時間間隔の間に読み出されたページには、リフレッシ
ュ処理が施されないことになるので、その分だけリフレ
ッシュ処理による、読み出し処理ができない状態の発生
を抑止させることができる。
０６１６４では、各ページにタイマを設けて、ページ単
位でアクセスしていない時間が一定時間以上になる場合
にのみ、ページ単位でリフレッシュ処理を実行させる方
法が開示されている。このようにすることにより、所定
の時間間隔の間に読み出されたページには、リフレッシ
ュ処理が施されないことになるので、その分だけリフレ
ッシュ処理による、読み出し処理ができない状態の発生
を抑止させることができる。
【０００８】しかしながら、上述のいずれの方法も、DR
AMで保持される全てのセルをリフレッシュ処理すること
が目的とされたものであり、例えば、セルの中でも、デ
ータの記録に寄与していない、いわゆる、未使用のセル
に対しても、一定の時間間隔でリフレッシュ処理を実行
することが前提となっているので、本来、リフレッシュ
処理そのものを必要としないセルまでもリフレッシュ処
理させることにより、無駄な電力が消費されてしまうと
言う課題があった。
AMで保持される全てのセルをリフレッシュ処理すること
が目的とされたものであり、例えば、セルの中でも、デ
ータの記録に寄与していない、いわゆる、未使用のセル
に対しても、一定の時間間隔でリフレッシュ処理を実行
することが前提となっているので、本来、リフレッシュ
処理そのものを必要としないセルまでもリフレッシュ処
理させることにより、無駄な電力が消費されてしまうと
言う課題があった。
【０００９】本発明はこのような状況に鑑みてなされた
ものであり、DRAMの消費電力を低減させ、DRAMがリフレ
ッシュ処理に占有される時間を減らすことによりDRAMの
読み出し速度を向上させるようにするものである。
ものであり、DRAMの消費電力を低減させ、DRAMがリフレ
ッシュ処理に占有される時間を減らすことによりDRAMの
読み出し速度を向上させるようにするものである。
【００１０】
【課題を解決するための手段】本発明の情報記憶装置
は、複数のセルのうちの所定のセル群に対して、所定の
時間間隔で充電された電荷の再充電の指令を出力する電
荷再充電指令出力手段と、セル群の動作状態を監視する
動作状態監視手段と、動作状態監視手段により監視され
るセル群の動作状態に応じて、電荷再充電指令手段によ
り出力されるセル群に対しての電荷の再充電の指令を抑
止する指令抑止手段とを備えることを特徴とする。
は、複数のセルのうちの所定のセル群に対して、所定の
時間間隔で充電された電荷の再充電の指令を出力する電
荷再充電指令出力手段と、セル群の動作状態を監視する
動作状態監視手段と、動作状態監視手段により監視され
るセル群の動作状態に応じて、電荷再充電指令手段によ
り出力されるセル群に対しての電荷の再充電の指令を抑
止する指令抑止手段とを備えることを特徴とする。
【００１１】前記セル群は、メモリバンクの少なくとも
１ページ分のセル群とするようにさせることができる。
１ページ分のセル群とするようにさせることができる。
【００１２】前記メモリバンクが複数の場合、セル群
は、少なくともメモリバンク１個分のセル群とするよう
にさせることができる。
は、少なくともメモリバンク１個分のセル群とするよう
にさせることができる。
【００１３】前記セル群の動作状態には、データが記憶
されている状態、データが記憶されていない状態、セル
群が開放されている状態、または、セル群が確保されて
いる状態を含ませるようにすることができる。
されている状態、データが記憶されていない状態、セル
群が開放されている状態、または、セル群が確保されて
いる状態を含ませるようにすることができる。
【００１４】前記指令抑止手段には、動作状態監視手段
により監視されるセル群の動作状態が、データが記憶さ
れていない状態、または、セル群が開放されている状態
のとき、電荷再充電指令手段により出力されるセル群に
対しての電荷の再充電の指令を抑止させるようにするこ
とができる。
により監視されるセル群の動作状態が、データが記憶さ
れていない状態、または、セル群が開放されている状態
のとき、電荷再充電指令手段により出力されるセル群に
対しての電荷の再充電の指令を抑止させるようにするこ
とができる。
【００１５】前記セルに記憶された電荷の読み出しの指
令を出力する読み出し指令出力手段をさらに設けるよう
にさせることができ、電荷再充電指令出力手段には、読
み出し指令出力手段により出力される読み出し指令が、
所定の時間間隔で出力されないとき、複数のセルのうち
の所定のセル群に対して、所定の時間間隔で充電された
電荷の再充電の指令を出力させるようにすることができ
る。
令を出力する読み出し指令出力手段をさらに設けるよう
にさせることができ、電荷再充電指令出力手段には、読
み出し指令出力手段により出力される読み出し指令が、
所定の時間間隔で出力されないとき、複数のセルのうち
の所定のセル群に対して、所定の時間間隔で充電された
電荷の再充電の指令を出力させるようにすることができ
る。
【００１６】本発明の情報記憶方法は、複数のセルのう
ちの所定のセル群に対して、所定の時間間隔で充電され
た電荷の再充電の指令を出力する電荷再充電指令出力ス
テップと、セル群の動作状態を監視する動作状態監視ス
テップと、動作状態監視ステップの処理で監視されるセ
ル群の動作状態に応じて、電荷再充電指令ステップの処
理で出力されるセル群に対しての電荷の再充電の指令を
抑止する指令抑止ステップとを含むことを特徴とする。
ちの所定のセル群に対して、所定の時間間隔で充電され
た電荷の再充電の指令を出力する電荷再充電指令出力ス
テップと、セル群の動作状態を監視する動作状態監視ス
テップと、動作状態監視ステップの処理で監視されるセ
ル群の動作状態に応じて、電荷再充電指令ステップの処
理で出力されるセル群に対しての電荷の再充電の指令を
抑止する指令抑止ステップとを含むことを特徴とする。
【００１７】本発明の記録媒体のプログラムは、複数の
セルのうちの所定のセル群に対して、所定の時間間隔で
充電された電荷の再充電の指令の出力を制御する電荷再
充電指令出力制御ステップと、セル群の動作状態の監視
を制御する動作状態監視制御ステップと、動作状態監視
制御ステップの処理で監視されるセル群の動作状態に応
じて、電荷再充電指令制御ステップの処理で出力される
セル群に対しての電荷の再充電の指令の抑止を制御する
指令抑止制御ステップとを含むことを特徴とする。
セルのうちの所定のセル群に対して、所定の時間間隔で
充電された電荷の再充電の指令の出力を制御する電荷再
充電指令出力制御ステップと、セル群の動作状態の監視
を制御する動作状態監視制御ステップと、動作状態監視
制御ステップの処理で監視されるセル群の動作状態に応
じて、電荷再充電指令制御ステップの処理で出力される
セル群に対しての電荷の再充電の指令の抑止を制御する
指令抑止制御ステップとを含むことを特徴とする。
【００１８】本発明のプログラムは、複数のセルのうち
の所定のセル群に対して、所定の時間間隔で充電された
電荷の再充電の指令の出力を制御する電荷再充電指令出
力制御ステップと、セル群の動作状態の監視を制御する
動作状態監視制御ステップと、動作状態監視制御ステッ
プの処理で監視されるセル群の動作状態に応じて、電荷
再充電指令制御ステップの処理で出力されるセル群に対
しての電荷の再充電の指令の抑止を制御する指令抑止制
御ステップとを実行させることを特徴とする。
の所定のセル群に対して、所定の時間間隔で充電された
電荷の再充電の指令の出力を制御する電荷再充電指令出
力制御ステップと、セル群の動作状態の監視を制御する
動作状態監視制御ステップと、動作状態監視制御ステッ
プの処理で監視されるセル群の動作状態に応じて、電荷
再充電指令制御ステップの処理で出力されるセル群に対
しての電荷の再充電の指令の抑止を制御する指令抑止制
御ステップとを実行させることを特徴とする。
【００１９】本発明の情報記憶装置および方法、並びに
プログラムにおいては、複数のセルのうちの所定のセル
群に対して、所定の時間間隔で充電された電荷の再充電
の指令が出力され、セル群の動作状態が監視され、監視
されるセル群の動作状態に応じて、セル群に対しての電
荷の再充電の指令が抑止される。
プログラムにおいては、複数のセルのうちの所定のセル
群に対して、所定の時間間隔で充電された電荷の再充電
の指令が出力され、セル群の動作状態が監視され、監視
されるセル群の動作状態に応じて、セル群に対しての電
荷の再充電の指令が抑止される。
【００２０】
【発明の実施の形態】図１は、本発明に係るパーソナル
コンピュータ１の一実施の形態の構成を示す図である。
コンピュータ１の一実施の形態の構成を示す図である。
【００２１】CPU（Central Processing Unit）１１は、
HDD（Hard Disc Drive）２１に記憶された各種アプリケ
ーションプログラムや、OS（Operating System）を実際
に実行する。ROM（Read-only Memory）１２は、一般的
には、CPU１１が使用するプログラムや演算用のパラメ
ータのうちの基本的に固定のデータを格納する。DRAMコ
ントローラ１３は、CPU１１の指令に基づいて、DRAM１
４を制御する。より具体的には、DRAMコントローラ１３
の制御信号発生部１３ａがDRAM１４を制御する制御信号
を発生し、DRAM１４にCPU１１の実行において使用する
プログラムや、その実行において適宜変化するパラメー
タを格納させる。DRAM１４については、詳細を後述す
る。これらは図示せぬCPUバスなどから構成され、ま
た、CPU１１、ROM１２、および、DRAM１４は、図示せぬ
ホストバスにより接続され、ブリッジ１５を介して、PC
I(Peripheral Component Interconnect/Interface)バス
などの外部バス１６に接続されている。
HDD（Hard Disc Drive）２１に記憶された各種アプリケ
ーションプログラムや、OS（Operating System）を実際
に実行する。ROM（Read-only Memory）１２は、一般的
には、CPU１１が使用するプログラムや演算用のパラメ
ータのうちの基本的に固定のデータを格納する。DRAMコ
ントローラ１３は、CPU１１の指令に基づいて、DRAM１
４を制御する。より具体的には、DRAMコントローラ１３
の制御信号発生部１３ａがDRAM１４を制御する制御信号
を発生し、DRAM１４にCPU１１の実行において使用する
プログラムや、その実行において適宜変化するパラメー
タを格納させる。DRAM１４については、詳細を後述す
る。これらは図示せぬCPUバスなどから構成され、ま
た、CPU１１、ROM１２、および、DRAM１４は、図示せぬ
ホストバスにより接続され、ブリッジ１５を介して、PC
I(Peripheral Component Interconnect/Interface)バス
などの外部バス１６に接続されている。
【００２２】キーボード１８は、CPU１１に各種の指令
を入力するとき、ユーザにより操作される。マウス１９
は、ディスプレイ２０の画面上のポイントの指示や選択
を行うとき、ユーザにより操作される。ディスプレイ２
０は、液晶表示装置（LCD：Liquid Crystal Display）
またはCRT（Cathode Ray Tube）などから成り、各種情
報をテキストやイメージで表示する。HDD２１は、ハー
ドディスクを駆動し、それらにCPU１１によって実行す
るプログラムや情報を記録または再生させる。
を入力するとき、ユーザにより操作される。マウス１９
は、ディスプレイ２０の画面上のポイントの指示や選択
を行うとき、ユーザにより操作される。ディスプレイ２
０は、液晶表示装置（LCD：Liquid Crystal Display）
またはCRT（Cathode Ray Tube）などから成り、各種情
報をテキストやイメージで表示する。HDD２１は、ハー
ドディスクを駆動し、それらにCPU１１によって実行す
るプログラムや情報を記録または再生させる。
【００２３】ドライブ１０１は、装着されている磁気デ
ィスク１１１、光ディスク１１２、光磁気ディスク１１
３、または、半導体メモリ１１４に記録されているデー
タまたはプログラムを読み出して、そのデータまたはプ
ログラムを、インタフェース１７、外部バス１６、ブリ
ッジ１５、CPU１１、および、DRAMコントローラ１３を
介して接続されているDRAM１４に供給する。
ィスク１１１、光ディスク１１２、光磁気ディスク１１
３、または、半導体メモリ１１４に記録されているデー
タまたはプログラムを読み出して、そのデータまたはプ
ログラムを、インタフェース１７、外部バス１６、ブリ
ッジ１５、CPU１１、および、DRAMコントローラ１３を
介して接続されているDRAM１４に供給する。
【００２４】これらのキーボード１８乃至HDD２１は、
インタフェース１７に接続されており、インタフェース
１７は、外部バス１６、ブリッジ１５、および、ホスト
バスを介してCPU１１に接続されている。
インタフェース１７に接続されており、インタフェース
１７は、外部バス１６、ブリッジ１５、および、ホスト
バスを介してCPU１１に接続されている。
【００２５】次に、図２を参照して、DRAM１４の構成に
ついて説明する。
ついて説明する。
【００２６】DRAM１４には、メモリユニット３１−１乃
至３１−ｎ（ｎは、例えば、８個などであるが、それ以
外の数でもよい）が設けられており、CPU１１から指定
されたアドレスの情報に基づいて、DRAMコントローラ１
３から指令されるアドレス信号、RAS（Row Address Str
obe）信号、および、CAS（Column Address Strobe）信
号に基づいて、データを記録すると共に、記録されたデ
ータをDRAMコントローラ１３を介してCPU１１に読み出
す。尚、以下の説明において、メモリユニット３１−１
乃至３１−ｎを特に区別する必要がないとき、単に、メ
モリユニット３１と称する。また、その他も同様とす
る。
至３１−ｎ（ｎは、例えば、８個などであるが、それ以
外の数でもよい）が設けられており、CPU１１から指定
されたアドレスの情報に基づいて、DRAMコントローラ１
３から指令されるアドレス信号、RAS（Row Address Str
obe）信号、および、CAS（Column Address Strobe）信
号に基づいて、データを記録すると共に、記録されたデ
ータをDRAMコントローラ１３を介してCPU１１に読み出
す。尚、以下の説明において、メモリユニット３１−１
乃至３１−ｎを特に区別する必要がないとき、単に、メ
モリユニット３１と称する。また、その他も同様とす
る。
【００２７】次に、図３を参照して、メモリユニット３
１の構成について説明する。
１の構成について説明する。
【００２８】行アドレスラッチ５１は、DRAMコントロー
ラ１３の制御信号発生部１３ａより入力されるRAS信号
を受信すると、動作状態をオンにし、後述するメモリバ
ンク５５上のセル５５ａの位置を示すアドレスの行の情
報を行セレクタ５３に出力する。行セレクタ５３は、行
アドレスラッチ５１より入力された行に対応する、メモ
リバンク５５上の所定のページ５５ｂに読み出し信号を
出力する。
ラ１３の制御信号発生部１３ａより入力されるRAS信号
を受信すると、動作状態をオンにし、後述するメモリバ
ンク５５上のセル５５ａの位置を示すアドレスの行の情
報を行セレクタ５３に出力する。行セレクタ５３は、行
アドレスラッチ５１より入力された行に対応する、メモ
リバンク５５上の所定のページ５５ｂに読み出し信号を
出力する。
【００２９】リフレッシュ制御回路５４−１乃至５４−
８は、DRAMコントローラ１３からメモリバンク５５のペ
ージ５５ｂに対応する信号線の各々に設けられている。
リフレッシュ制御回路５４には、図４に示すようにセル
フリフレッシュタイミング発生器７１およびリフレッシ
ュ抑止レジスタ７２が設けられている。
８は、DRAMコントローラ１３からメモリバンク５５のペ
ージ５５ｂに対応する信号線の各々に設けられている。
リフレッシュ制御回路５４には、図４に示すようにセル
フリフレッシュタイミング発生器７１およびリフレッシ
ュ抑止レジスタ７２が設けられている。
【００３０】セルフリフレッシュタイミング発生器７１
は、DRAMコントローラ１３の制御信号発生部１３ａを介
してCPU１１より入力される基準信号に基づいて、行セ
レクタ５３より発生される読み出し信号が、所定の時間
間隔で発生されないとき、対応するページ５５ｂにセル
フリフレッシュ処理を施すタイミングを示す、リフレッ
シュ信号をリフレッシュ抑止レジスタ７２に出力する。
リフレッシュ抑止レジスタ７２は、DRAMコントローラ１
３の制御信号発生部１３ａによりリフレッシュ処理を抑
止するか否かの情報を記憶するレジスタである。より詳
細には、DRAMコントローラ１３の制御信号発生部１３ａ
は、各ページ５５ｂに対して読み出し信号を指令すると
共に、動作状態を監視しており、その動作状態により、
例えば、データが記憶されていない状態、または、記憶
領域として開放されているとき、リフレッシュ抑止レジ
スタ７２をリフレッシュ処理を抑止させるように、オン
に制御し、セルフリフレッシュタイミング発生器７１よ
り発生される所定のページのセル５５ａにセルフリフレ
ッシュ処理を施すタイミングを示すリフレッシュ信号
を、後段のメモリバンク５５の対応するページ５５ｂに
出力させない。また、データが記憶されている状態、ま
たは、記憶領域として確保されているとき、制御信号発
生部１３ａは、リフレッシュ抑止レジスタ７２をリフレ
ッシュ処理を抑止しないようにオフに制御し、セルフリ
フレッシュタイミング発生器７１より発生される対応す
るページ５５ｂのセル５５ａにセルフリフレッシュ処理
を施すタイミングを示すリフレッシュ信号を、後段のメ
モリバンク５５の対応するページ５５ｂに出力させ、セ
ルフリフレッシュ処理を実行させる。
は、DRAMコントローラ１３の制御信号発生部１３ａを介
してCPU１１より入力される基準信号に基づいて、行セ
レクタ５３より発生される読み出し信号が、所定の時間
間隔で発生されないとき、対応するページ５５ｂにセル
フリフレッシュ処理を施すタイミングを示す、リフレッ
シュ信号をリフレッシュ抑止レジスタ７２に出力する。
リフレッシュ抑止レジスタ７２は、DRAMコントローラ１
３の制御信号発生部１３ａによりリフレッシュ処理を抑
止するか否かの情報を記憶するレジスタである。より詳
細には、DRAMコントローラ１３の制御信号発生部１３ａ
は、各ページ５５ｂに対して読み出し信号を指令すると
共に、動作状態を監視しており、その動作状態により、
例えば、データが記憶されていない状態、または、記憶
領域として開放されているとき、リフレッシュ抑止レジ
スタ７２をリフレッシュ処理を抑止させるように、オン
に制御し、セルフリフレッシュタイミング発生器７１よ
り発生される所定のページのセル５５ａにセルフリフレ
ッシュ処理を施すタイミングを示すリフレッシュ信号
を、後段のメモリバンク５５の対応するページ５５ｂに
出力させない。また、データが記憶されている状態、ま
たは、記憶領域として確保されているとき、制御信号発
生部１３ａは、リフレッシュ抑止レジスタ７２をリフレ
ッシュ処理を抑止しないようにオフに制御し、セルフリ
フレッシュタイミング発生器７１より発生される対応す
るページ５５ｂのセル５５ａにセルフリフレッシュ処理
を施すタイミングを示すリフレッシュ信号を、後段のメ
モリバンク５５の対応するページ５５ｂに出力させ、セ
ルフリフレッシュ処理を実行させる。
【００３１】メモリバンク５５は、実際にデータを記憶
するものであり、複数のセル５５ａから構成されてい
る。各セル５５ａは、コンデンサ状の構成となってお
り、データに対応して、各セル５５ａを電荷が充電され
た状態とするか、または、充電されない状態とすること
により、各セル５５ａの充電状態のパターンによりデー
タを記憶するものである。今の場合、セル５５ａは、１
個のメモリバンク５５に対して８×８個設けられている
例を示しているが、当然のことながら、セル５５ａの数
は、これ以外の数であってもよい。また、メモリバンク
５５上の行毎のセル５５ａの集まりは、特にページ５５
ｂと呼ばれる。さらに、メモリバンク５５は、リフレッ
シュ制御回路５４のリフレッシュタイミング発生器７１
よりリフレッシュ信号が入力されるか、または、行セレ
クタ５３より読み出し信号が入力されると、信号が入力
された行に対応するページ５５ｂ単位で、各セル５５ａ
の電荷をセンスアンプ５６に転送する。尚、図３中、メ
モリバンク５５の縦横に表示された番号（０乃至７）
は、メモリバンク５５の各セル５５ａの垂直方向の位置
を示す行、および、水平方向の位置を示す列のそれぞれ
の番号を示している。
するものであり、複数のセル５５ａから構成されてい
る。各セル５５ａは、コンデンサ状の構成となってお
り、データに対応して、各セル５５ａを電荷が充電され
た状態とするか、または、充電されない状態とすること
により、各セル５５ａの充電状態のパターンによりデー
タを記憶するものである。今の場合、セル５５ａは、１
個のメモリバンク５５に対して８×８個設けられている
例を示しているが、当然のことながら、セル５５ａの数
は、これ以外の数であってもよい。また、メモリバンク
５５上の行毎のセル５５ａの集まりは、特にページ５５
ｂと呼ばれる。さらに、メモリバンク５５は、リフレッ
シュ制御回路５４のリフレッシュタイミング発生器７１
よりリフレッシュ信号が入力されるか、または、行セレ
クタ５３より読み出し信号が入力されると、信号が入力
された行に対応するページ５５ｂ単位で、各セル５５ａ
の電荷をセンスアンプ５６に転送する。尚、図３中、メ
モリバンク５５の縦横に表示された番号（０乃至７）
は、メモリバンク５５の各セル５５ａの垂直方向の位置
を示す行、および、水平方向の位置を示す列のそれぞれ
の番号を示している。
【００３２】センスアンプ５６は、行セレクタ５３によ
り指定されたページ５５ｂのセル５５ａのデータが転送
されてくると、それを受取り、さらに、所定の電位まで
増幅し、再び、元のページ５５ｂに転送する。このと
き、電荷が蓄積された状態で、列セレクタ５７より指定
された列のデータの読み出し信号が入力されると、セン
スアンプ５６は、指定された列のデータを読み出して、
出力アンプ５８に出力する。
り指定されたページ５５ｂのセル５５ａのデータが転送
されてくると、それを受取り、さらに、所定の電位まで
増幅し、再び、元のページ５５ｂに転送する。このと
き、電荷が蓄積された状態で、列セレクタ５７より指定
された列のデータの読み出し信号が入力されると、セン
スアンプ５６は、指定された列のデータを読み出して、
出力アンプ５８に出力する。
【００３３】尚、図中、センスアンプ５６は、１ページ
５５ｂ分のセル５５ａの電荷だけしか増幅できない構成
となっている。このため、リフレッシュ処理、または、
読み出し処理のいずれかの１ページ分の処理だけしか処
理できないので、セルフリフレッシュタイミング発生器
７１より発生されるリフレッシュ信号、または、行セレ
クタ５３より発生される読み出し信号は、これらの処理
が、いずれかの行に対して実行されるタイミングとなる
ように発生されるようにCPU１１により制御される。ま
た、センスアンプ５６は、複数のページ（行）に対し
て、リフレッシュ処理、または、読み出し処理を同時に
並列処理できるよう複数に設けるようにしても良い。
５５ｂ分のセル５５ａの電荷だけしか増幅できない構成
となっている。このため、リフレッシュ処理、または、
読み出し処理のいずれかの１ページ分の処理だけしか処
理できないので、セルフリフレッシュタイミング発生器
７１より発生されるリフレッシュ信号、または、行セレ
クタ５３より発生される読み出し信号は、これらの処理
が、いずれかの行に対して実行されるタイミングとなる
ように発生されるようにCPU１１により制御される。ま
た、センスアンプ５６は、複数のページ（行）に対し
て、リフレッシュ処理、または、読み出し処理を同時に
並列処理できるよう複数に設けるようにしても良い。
【００３４】列アドレスラッチ５２は、DRAMコントロー
ラ１３から入力されるCAS信号を受信すると、動作状態
をオンにし、メモリバンク５５上のセル５５ａの位置を
示すアドレスの列の情報を列セレクタ５７に出力する。
列セレクタ５７は、列アドレスラッチ５２より入力され
た列に対応するセンスアンプ５６上のデータの読み出し
信号をセンスアンプ５６に出力し、出力アンプ５８に読
み出させる。出力アンプ５８は、入力された電荷をさら
に増幅して、DRAMコントローラ１３を介して、CPU１１
にデータを出力する。
ラ１３から入力されるCAS信号を受信すると、動作状態
をオンにし、メモリバンク５５上のセル５５ａの位置を
示すアドレスの列の情報を列セレクタ５７に出力する。
列セレクタ５７は、列アドレスラッチ５２より入力され
た列に対応するセンスアンプ５６上のデータの読み出し
信号をセンスアンプ５６に出力し、出力アンプ５８に読
み出させる。出力アンプ５８は、入力された電荷をさら
に増幅して、DRAMコントローラ１３を介して、CPU１１
にデータを出力する。
【００３５】次に、CPU１１からの指令によりDRAMコン
トローラ１３がメモリバンク５５のセル５５ａのデータ
を読み出す動作について説明する。例えば、CPU１１か
らの指令により、DRAMコントローラ１３がDRAM１４のメ
モリバンク５５の６行４列目のセル５５ａのデータを読
み出そうとする場合、CPU１１は、DRAMコントローラ１
３に第６行第４列目のセル５５ａのデータを読み出すよ
うに指令する。DRAMコントローラ１３の制御信号発生部
１３ａは、この指令を受け取ると、RAS信号を行アドレ
スラッチ５１に出力した後、対応するアドレスの信号を
行アドレスラッチ５１、および、列アドレスラッチ５２
に出力する。行アドレスラッチ５１は、RAS信号を制御
信号発生部１３ａより受け取ると、その動作をオンに
し、続けて受信されるアドレス情報の行の情報を行セレ
クタ５３に出力する。従って、今の場合、「第６行目」
という情報が、行セレクタ５３に出力される。
トローラ１３がメモリバンク５５のセル５５ａのデータ
を読み出す動作について説明する。例えば、CPU１１か
らの指令により、DRAMコントローラ１３がDRAM１４のメ
モリバンク５５の６行４列目のセル５５ａのデータを読
み出そうとする場合、CPU１１は、DRAMコントローラ１
３に第６行第４列目のセル５５ａのデータを読み出すよ
うに指令する。DRAMコントローラ１３の制御信号発生部
１３ａは、この指令を受け取ると、RAS信号を行アドレ
スラッチ５１に出力した後、対応するアドレスの信号を
行アドレスラッチ５１、および、列アドレスラッチ５２
に出力する。行アドレスラッチ５１は、RAS信号を制御
信号発生部１３ａより受け取ると、その動作をオンに
し、続けて受信されるアドレス情報の行の情報を行セレ
クタ５３に出力する。従って、今の場合、「第６行目」
という情報が、行セレクタ５３に出力される。
【００３６】行セレクタ５３は、行アドレスラッチ５１
から入力された行の情報に基づいて、その行に対応する
ページ５５ｂのセル５５ａの電荷をセンスアンプ５６に
転送させる読み出し信号を出力する。すると、今の場
合、メモリバンク５５上の図中実線で囲まれた第６行目
のページ５５ｂのセル５５ａの電荷が、センスアンプ５
６に出力される。センスアンプ５６は、転送されてきた
電荷の電荷量を所定の値まで、増幅させる。
から入力された行の情報に基づいて、その行に対応する
ページ５５ｂのセル５５ａの電荷をセンスアンプ５６に
転送させる読み出し信号を出力する。すると、今の場
合、メモリバンク５５上の図中実線で囲まれた第６行目
のページ５５ｂのセル５５ａの電荷が、センスアンプ５
６に出力される。センスアンプ５６は、転送されてきた
電荷の電荷量を所定の値まで、増幅させる。
【００３７】このとき、制御信号発生部１３ａは、CAS
信号を列アドレスラッチ５２に出力すると共に、アドレ
ス信号を行アドレスラッチ５１、および、列アドレスラ
ッチ５２に出力する。列アドレスラッチ５２は、CAS信
号を制御信号発生部１３ａより受け取ると、その動作を
オンにし、続けて受信されるアドレス情報の列の情報を
列セレクタ５３に出力する。従って、今の場合、「第４
列目」という情報が、列セレクタ５７に出力される。
信号を列アドレスラッチ５２に出力すると共に、アドレ
ス信号を行アドレスラッチ５１、および、列アドレスラ
ッチ５２に出力する。列アドレスラッチ５２は、CAS信
号を制御信号発生部１３ａより受け取ると、その動作を
オンにし、続けて受信されるアドレス情報の列の情報を
列セレクタ５３に出力する。従って、今の場合、「第４
列目」という情報が、列セレクタ５７に出力される。
【００３８】列セレクタ５７は、入力された列の情報に
基づいて、その列に対応するセンスアンプ５６で増幅さ
れた電荷を出力アンプ５８に転送させる読み出し信号を
出力する。すなわち、今の場合、センスアンプ５６は、
この読み出し信号に基づいて、図中実線で囲まれた第４
列目のセル５５ａの電荷が、出力アンプ５８に出力され
る。出力アンプ５８は、転送されてきた電荷の電荷量を
転送に必要な所定の値まで増幅させた後、DRAMコントロ
ーラ１３を介してCPU１１にデータを出力する。尚、こ
の後、センスアンプ５６は、増幅した第６行目のページ
５５ｂの電荷を、再びメモリバンク５５上の元のセル５
５ａに戻す。従って、データの読み出しがなされた（今
の場合、第６行目の）ページ５５ｂ上の８個のセル５５
ａは、充電電荷量が元の状態（満充電状態）に戻されて
いる。
基づいて、その列に対応するセンスアンプ５６で増幅さ
れた電荷を出力アンプ５８に転送させる読み出し信号を
出力する。すなわち、今の場合、センスアンプ５６は、
この読み出し信号に基づいて、図中実線で囲まれた第４
列目のセル５５ａの電荷が、出力アンプ５８に出力され
る。出力アンプ５８は、転送されてきた電荷の電荷量を
転送に必要な所定の値まで増幅させた後、DRAMコントロ
ーラ１３を介してCPU１１にデータを出力する。尚、こ
の後、センスアンプ５６は、増幅した第６行目のページ
５５ｂの電荷を、再びメモリバンク５５上の元のセル５
５ａに戻す。従って、データの読み出しがなされた（今
の場合、第６行目の）ページ５５ｂ上の８個のセル５５
ａは、充電電荷量が元の状態（満充電状態）に戻されて
いる。
【００３９】以上のような動作により、CPU１１より指
定されたデータがDRAM１４のメモリユニット３１より読
み出される。
定されたデータがDRAM１４のメモリユニット３１より読
み出される。
【００４０】次に、図５のフローチャートを参照して、
リフレッシュ処理ついて説明する。
リフレッシュ処理ついて説明する。
【００４１】ステップＳ１において、セルフリフレッシ
ュタイミング発生器７１は、時間のカウントをリセット
して開始する。ステップＳ２において、セルフリフレッ
シュタイミング発生器７１は、読み出し信号を検出した
か否かを判定し、読み出し信号を検出した場合、その処
理は、ステップＳ１に戻り、再び、時間のカウントがリ
セットされ繰り返される。
ュタイミング発生器７１は、時間のカウントをリセット
して開始する。ステップＳ２において、セルフリフレッ
シュタイミング発生器７１は、読み出し信号を検出した
か否かを判定し、読み出し信号を検出した場合、その処
理は、ステップＳ１に戻り、再び、時間のカウントがリ
セットされ繰り返される。
【００４２】ステップＳ２において、読み出し信号が検
出されていないと判定された場合、ステップＳ３におい
て、セルフリフレッシュタイミング発生器７１は、所定
時間が経過したか否かを判定する。すなわち、ステップ
Ｓ１の処理により時間のカウントが開始されてから所定
の時間だけ読み出し信号が検出されず、対応するページ
５５ｂのセル５５ａが、センスアンプ５６に読み出され
ることのない状態のまま、所定の時間が経過したか否か
を判定する。ステップＳ３において、所定の時間が経過
していないと判定された場合、その処理は、ステップＳ
２に戻り、読み出し信号が検出されるか、または、所定
時間が経過するまで、ステップＳ２乃至Ｓ３の処理が繰
り返され、所定時間が経過したと判定された場合、その
処理は、ステップＳ４に進む。ただし、このステップＳ
２の処理は、省略可能であり、その場合、読み出し処理
にかかわらず所定時間経過すると、その処理は、ステッ
プＳ４に進むことになる。
出されていないと判定された場合、ステップＳ３におい
て、セルフリフレッシュタイミング発生器７１は、所定
時間が経過したか否かを判定する。すなわち、ステップ
Ｓ１の処理により時間のカウントが開始されてから所定
の時間だけ読み出し信号が検出されず、対応するページ
５５ｂのセル５５ａが、センスアンプ５６に読み出され
ることのない状態のまま、所定の時間が経過したか否か
を判定する。ステップＳ３において、所定の時間が経過
していないと判定された場合、その処理は、ステップＳ
２に戻り、読み出し信号が検出されるか、または、所定
時間が経過するまで、ステップＳ２乃至Ｓ３の処理が繰
り返され、所定時間が経過したと判定された場合、その
処理は、ステップＳ４に進む。ただし、このステップＳ
２の処理は、省略可能であり、その場合、読み出し処理
にかかわらず所定時間経過すると、その処理は、ステッ
プＳ４に進むことになる。
【００４３】ステップＳ４においてセルフリフレッシュ
タイミング発生器７１は、リフレッシュ信号を発生し、
リフレッシュ抑止レジスタ７２に出力する。ステップＳ
５において、リフレッシュ抑止レジスタ７２は、オンと
なっているか否かを判定し、自らがオンではない（オフ
である）、すなわち、リフレッシュ信号を抑止しない状
態であると判定した場合、ステップＳ６において、リフ
レッシュ抑止レジスタ７２は、入力されたリフレッシュ
信号を対応するページ５５ｂに出力する。
タイミング発生器７１は、リフレッシュ信号を発生し、
リフレッシュ抑止レジスタ７２に出力する。ステップＳ
５において、リフレッシュ抑止レジスタ７２は、オンと
なっているか否かを判定し、自らがオンではない（オフ
である）、すなわち、リフレッシュ信号を抑止しない状
態であると判定した場合、ステップＳ６において、リフ
レッシュ抑止レジスタ７２は、入力されたリフレッシュ
信号を対応するページ５５ｂに出力する。
【００４４】ステップＳ７において、リフレッシュ信号
が入力された所定のページ５５ｂの各セル５５ａは、電
荷をセンスアンプ５６に転送する。ステップＳ８におい
て、センスアンプ５６は、転送されてきた電荷の充電電
荷量を所定の電荷量にまで増幅し、再び、同じページ５
５ｂの各セル５５ａに電荷を戻し、その処理は、ステッ
プＳ１に戻る。
が入力された所定のページ５５ｂの各セル５５ａは、電
荷をセンスアンプ５６に転送する。ステップＳ８におい
て、センスアンプ５６は、転送されてきた電荷の充電電
荷量を所定の電荷量にまで増幅し、再び、同じページ５
５ｂの各セル５５ａに電荷を戻し、その処理は、ステッ
プＳ１に戻る。
【００４５】ステップＳ５において、リフレッシュ抑止
レジスタ７２が、オンである、すなわち、リフレッシュ
信号を抑止する状態であると判定した場合、ステップＳ
９において、入力されたリフレッシュ信号を抑止し、す
なわち、後段の所定のページ５５ｂに出力しないまま、
その処理は、ステップＳ１の処理に戻り、それ以降の処
理が繰り返される。
レジスタ７２が、オンである、すなわち、リフレッシュ
信号を抑止する状態であると判定した場合、ステップＳ
９において、入力されたリフレッシュ信号を抑止し、す
なわち、後段の所定のページ５５ｂに出力しないまま、
その処理は、ステップＳ１の処理に戻り、それ以降の処
理が繰り返される。
【００４６】このように、通常は、所定時間だけ経過し
て、読み出し信号が検出されない状態が続いた場合、セ
ルフリフレッシュタイミング発生器７１により所定の時
間間隔で発生されるリフレッシュ信号がリフレッシュ抑
止レジスタ７２により抑止されることなく、メモリバン
ク５５の所定のページに出力されて、リフレッシュ処理
が行われるが、予め、リフレッシュ抑止レジスタ７２
が、オンの状態に設定されていると、リフレッシュ信号
は、メモリバンク５５には出力されないので、リフレッ
シュ処理が実行されない。このため、利用されていない
状態のページ５５ｂ、または、記憶領域として確保され
ていないページ５５ｂに対しては、リフレッシュ抑止レ
ジスタ７２をオンに設定すると、リフレッシュ処理が実
行されないので、その分の消費電力を低減させることが
できる上、不要なリフレッシュ処理が実行されることに
よる、読み出し処理（CPU１１のアクセス処理）の妨害
を低減させることができ、処理を高速化することができ
る。
て、読み出し信号が検出されない状態が続いた場合、セ
ルフリフレッシュタイミング発生器７１により所定の時
間間隔で発生されるリフレッシュ信号がリフレッシュ抑
止レジスタ７２により抑止されることなく、メモリバン
ク５５の所定のページに出力されて、リフレッシュ処理
が行われるが、予め、リフレッシュ抑止レジスタ７２
が、オンの状態に設定されていると、リフレッシュ信号
は、メモリバンク５５には出力されないので、リフレッ
シュ処理が実行されない。このため、利用されていない
状態のページ５５ｂ、または、記憶領域として確保され
ていないページ５５ｂに対しては、リフレッシュ抑止レ
ジスタ７２をオンに設定すると、リフレッシュ処理が実
行されないので、その分の消費電力を低減させることが
できる上、不要なリフレッシュ処理が実行されることに
よる、読み出し処理（CPU１１のアクセス処理）の妨害
を低減させることができ、処理を高速化することができ
る。
【００４７】次に、図６のフローチャートを参照して、
リフレッシュ抑止レジスタ７２のオンオフの設定を制御
する処理について説明する。
リフレッシュ抑止レジスタ７２のオンオフの設定を制御
する処理について説明する。
【００４８】ステップＳ２１において、DRAMコントロー
ラ１３の制御信号発生部１３ａは、全てのリフレッシュ
抑止レジスタ７２をオフの状態、すなわち、リフレッシ
ュ信号が抑止されることなく、全てのページ５５ｂに対
して読み出し信号がないまま所定の時間が経過するとリ
フレッシュ信号が出力され、リフレッシュ処理が実行さ
れる状態にする。
ラ１３の制御信号発生部１３ａは、全てのリフレッシュ
抑止レジスタ７２をオフの状態、すなわち、リフレッシ
ュ信号が抑止されることなく、全てのページ５５ｂに対
して読み出し信号がないまま所定の時間が経過するとリ
フレッシュ信号が出力され、リフレッシュ処理が実行さ
れる状態にする。
【００４９】ステップＳ２２において、制御信号発生部
１３ａは、メモリバンク５５に使用していないページ５
５ｂ、すなわち、記憶に寄与していないページ５５ｂが
存在するか否かを判定し、例えば、全てのページが使用
されていた場合、使用されていないページがないので、
その処理は、ステップＳ２３に進む。
１３ａは、メモリバンク５５に使用していないページ５
５ｂ、すなわち、記憶に寄与していないページ５５ｂが
存在するか否かを判定し、例えば、全てのページが使用
されていた場合、使用されていないページがないので、
その処理は、ステップＳ２３に進む。
【００５０】ステップＳ２３において、制御信号発生部
１３ａは、CPU１１より所定のページ５５ｂを開放する
指令が送られてきたか否かを判定し、送られてきていな
いと判定した場合、その処理は、ステップＳ２４に進
む。
１３ａは、CPU１１より所定のページ５５ｂを開放する
指令が送られてきたか否かを判定し、送られてきていな
いと判定した場合、その処理は、ステップＳ２４に進
む。
【００５１】ステップＳ２４において、制御信号発生部
１３ａは、所定のページ５５ｂを確保する指令が送られ
てきたか否かを判定し、送られてきていないと判定する
場合、その処理は、ステップＳ２２に戻る。
１３ａは、所定のページ５５ｂを確保する指令が送られ
てきたか否かを判定し、送られてきていないと判定する
場合、その処理は、ステップＳ２２に戻る。
【００５２】ステップＳ２２において、メモリバンクに
使用していないページ５５ｂがあると判定された場合、
ステップＳ２５において、対応する使用されていないペ
ージ５５ｂに対応するリフレッシュ制御回路５４のリフ
レッシュ抑止レジスタ７２をオンに設定し、その処理
は、ステップＳ１に戻る。すなわち、例えば、図６に示
すメモリバンク５５上に実線で囲まれた第６行目のペー
ジ５５ｂが使用されていないと判定された場合、制御信
号発生部１３ａは、リフレッシュ制御回路５４−２のリ
フレッシュ抑止レジスタ７２をオンに設定し、リフレッ
シュ処理が実行されない状態にする。
使用していないページ５５ｂがあると判定された場合、
ステップＳ２５において、対応する使用されていないペ
ージ５５ｂに対応するリフレッシュ制御回路５４のリフ
レッシュ抑止レジスタ７２をオンに設定し、その処理
は、ステップＳ１に戻る。すなわち、例えば、図６に示
すメモリバンク５５上に実線で囲まれた第６行目のペー
ジ５５ｂが使用されていないと判定された場合、制御信
号発生部１３ａは、リフレッシュ制御回路５４−２のリ
フレッシュ抑止レジスタ７２をオンに設定し、リフレッ
シュ処理が実行されない状態にする。
【００５３】ステップＳ２３において、所定のページ５
５ｂを開放する指令が送られてきたと判定された、すな
わち、これまで使用されてきたページ５５ｂに記憶され
ていた情報を放出する（対応するページ５５ｂのセル５
５ａに充電されていた電荷を放出する）指令が送られて
きたと判定された場合、その処理は、ステップＳ２５に
進む。
５ｂを開放する指令が送られてきたと判定された、すな
わち、これまで使用されてきたページ５５ｂに記憶され
ていた情報を放出する（対応するページ５５ｂのセル５
５ａに充電されていた電荷を放出する）指令が送られて
きたと判定された場合、その処理は、ステップＳ２５に
進む。
【００５４】ステップＳ２４において、所定のページ５
５ｂを確保する指令が送られてきたと判定した場合、ス
テップＳ２６において、対応する使用されていないペー
ジ５５ｂに対応するリフレッシュ制御回路５４のリフレ
ッシュ抑止レジスタ７２をオフに設定し、その処理は、
ステップＳ１に戻る。すなわち、例えば、図６に示すメ
モリバンク５５上に実線で囲まれた第６行目のページ５
５ｂを確保する指令が送られてきたと判定された場合、
制御信号発生部１３ａは、リフレッシュ制御回路５４−
２のリフレッシュ抑止レジスタ７２をオフに設定する。
５ｂを確保する指令が送られてきたと判定した場合、ス
テップＳ２６において、対応する使用されていないペー
ジ５５ｂに対応するリフレッシュ制御回路５４のリフレ
ッシュ抑止レジスタ７２をオフに設定し、その処理は、
ステップＳ１に戻る。すなわち、例えば、図６に示すメ
モリバンク５５上に実線で囲まれた第６行目のページ５
５ｂを確保する指令が送られてきたと判定された場合、
制御信号発生部１３ａは、リフレッシュ制御回路５４−
２のリフレッシュ抑止レジスタ７２をオフに設定する。
【００５５】このように、メモリバンク５５のうち、利
用されていないページ５５ｂ、または、開放が指令され
たページ５５ｂのそれぞれのセル５５ａは、データ記憶
に寄与していないので、リフレッシュ処理をすることに
より、そのデータを記憶しておくためにセル５５ａの充
電電荷を維持しておく必要がないため、リフレッシュ抑
止レジスタ７２の設定をオンにしてリフレッシュ処理が
実行されない状態にして消費電力を低減させている。ま
た、所定のページ５５ｂを記憶領域として確保する必要
がある場合、リフレッシュ抑止レジスタ７２の設定がオ
フに設定され、対応するページ５５ｂのリフレッシュ処
理が所定の時間間隔で実行されるようにして、常に、デ
ータとしての充電電荷を保存しておけるようにしてい
る。
用されていないページ５５ｂ、または、開放が指令され
たページ５５ｂのそれぞれのセル５５ａは、データ記憶
に寄与していないので、リフレッシュ処理をすることに
より、そのデータを記憶しておくためにセル５５ａの充
電電荷を維持しておく必要がないため、リフレッシュ抑
止レジスタ７２の設定をオンにしてリフレッシュ処理が
実行されない状態にして消費電力を低減させている。ま
た、所定のページ５５ｂを記憶領域として確保する必要
がある場合、リフレッシュ抑止レジスタ７２の設定がオ
フに設定され、対応するページ５５ｂのリフレッシュ処
理が所定の時間間隔で実行されるようにして、常に、デ
ータとしての充電電荷を保存しておけるようにしてい
る。
【００５６】以上においては、リフレッシュ制御回路５
４をDRAM１４内のメモリユニット３１内に設けた場合の
例について説明してきたが、例えば、図７に示すよう
に、DRAMコントローラ１３に設けるようにしても良い。
４をDRAM１４内のメモリユニット３１内に設けた場合の
例について説明してきたが、例えば、図７に示すよう
に、DRAMコントローラ１３に設けるようにしても良い。
【００５７】すなわち、リフレッシュタイミング発生器
８１は、セルフリフレッシュタイミング発生器７１と、
全く同じ動作をする。また、リフレッシュ抑止レジスタ
７２は、図示せぬ信号線で各々が制御信号発生部１３ａ
と接続されており、制御信号発生部１３ａによりオンま
たはオフの制御がなされる。そして、制御信号発生部１
３ａは、読み出し信号を指定するアドレス信号、RAS信
号、および、CAS信号を行アドレスラッチ５１、およ
び、列アドレスラッチ５２に送信する際、同時に、送信
するアドレスに対応するリフレッシュタイミング発生器
８１に読み出し信号を出力する。リフレッシュタイミン
グ発生器８１は、これに基づいて、所定時間内で読み出
し信号の有無を検出し、所定時間間隔以上読み出し信号
がないとき、リフレッシュ信号をリフレッシュ抑止レジ
スタ７２に出力する。リフレッシュ抑止レジスタ７２
は、オンに制御されているとき、リフレッシュ信号を抑
止し、オフに制御されているとき、リフレッシュ信号を
制御信号発生部１３ａに出力する。制御信号発生部１３
ａは、リフレッシュ信号が入力されると、対応するペー
ジ５５ｂに対して、リフレッシュ処理を実行させる信号
を行アドレスラッチ５３に出力し、上述のようなリフレ
ッシュ処理を実行させる。より具体的には、行アドレス
ラッチ５１には、読み出し信号を出力させ、列アドレス
ラッチ５２には、読み出し信号を出力させないようにす
ることで、所定のページ５５ｂからセンスアンプ５６に
転送された電荷は、電荷量の増幅処理がなされた後、い
ずれの電荷も出力アンプ５８に転送されないまま、元の
ページ５５ｂに戻されるので、結果として、リフレッシ
ュ処理が実行されることになる。
８１は、セルフリフレッシュタイミング発生器７１と、
全く同じ動作をする。また、リフレッシュ抑止レジスタ
７２は、図示せぬ信号線で各々が制御信号発生部１３ａ
と接続されており、制御信号発生部１３ａによりオンま
たはオフの制御がなされる。そして、制御信号発生部１
３ａは、読み出し信号を指定するアドレス信号、RAS信
号、および、CAS信号を行アドレスラッチ５１、およ
び、列アドレスラッチ５２に送信する際、同時に、送信
するアドレスに対応するリフレッシュタイミング発生器
８１に読み出し信号を出力する。リフレッシュタイミン
グ発生器８１は、これに基づいて、所定時間内で読み出
し信号の有無を検出し、所定時間間隔以上読み出し信号
がないとき、リフレッシュ信号をリフレッシュ抑止レジ
スタ７２に出力する。リフレッシュ抑止レジスタ７２
は、オンに制御されているとき、リフレッシュ信号を抑
止し、オフに制御されているとき、リフレッシュ信号を
制御信号発生部１３ａに出力する。制御信号発生部１３
ａは、リフレッシュ信号が入力されると、対応するペー
ジ５５ｂに対して、リフレッシュ処理を実行させる信号
を行アドレスラッチ５３に出力し、上述のようなリフレ
ッシュ処理を実行させる。より具体的には、行アドレス
ラッチ５１には、読み出し信号を出力させ、列アドレス
ラッチ５２には、読み出し信号を出力させないようにす
ることで、所定のページ５５ｂからセンスアンプ５６に
転送された電荷は、電荷量の増幅処理がなされた後、い
ずれの電荷も出力アンプ５８に転送されないまま、元の
ページ５５ｂに戻されるので、結果として、リフレッシ
ュ処理が実行されることになる。
【００５８】このような構成とすることにより、従来型
のリフレッシュ制御回路を備えていないDRAM１４におい
ても、消費電力の低減を図る事ができる。
のリフレッシュ制御回路を備えていないDRAM１４におい
ても、消費電力の低減を図る事ができる。
【００５９】また、上記の例においては、リフレッシュ
抑止レジスタ７２のオンオフの制御は、メモリバンク５
５の列に対応する１ページ単位で行う例について説明し
てきたが、メモリバンク５５の列に対応する１ページと
は異なる複数のセル５５ａからなるセル群を設定して、
その設定されたセル群を単位として制御するようにして
も良いし、複数のページに対しても同様にリフレッシュ
処理のオンオフを設定できるようにしても良。さらに、
メモリバンク単位でリフレッシュ制御回路５４（リフレ
ッシュ抑止レジスタ７２）を設けることにより、メモリ
バンク単位でのリフレッシュ処理のオンオフが制御でき
るような構成にしても良い。
抑止レジスタ７２のオンオフの制御は、メモリバンク５
５の列に対応する１ページ単位で行う例について説明し
てきたが、メモリバンク５５の列に対応する１ページと
は異なる複数のセル５５ａからなるセル群を設定して、
その設定されたセル群を単位として制御するようにして
も良いし、複数のページに対しても同様にリフレッシュ
処理のオンオフを設定できるようにしても良。さらに、
メモリバンク単位でリフレッシュ制御回路５４（リフレ
ッシュ抑止レジスタ７２）を設けることにより、メモリ
バンク単位でのリフレッシュ処理のオンオフが制御でき
るような構成にしても良い。
【００６０】また、以上においては、パーソナルコンピ
ュータ１に設けられたCPU１１により利用されるDRAM１
４について説明してきたが、DRAM１４を利用する機器で
あれば、パーソナルコンピュータ１でなくても良く、例
えば、携帯端末装置やプリンタなどでもよい。
ュータ１に設けられたCPU１１により利用されるDRAM１
４について説明してきたが、DRAM１４を利用する機器で
あれば、パーソナルコンピュータ１でなくても良く、例
えば、携帯端末装置やプリンタなどでもよい。
【００６１】以上によれば、記憶に寄与しないメモリバ
ンク５５のページ５５ｂのリフレッシュ処理を実行させ
ないように、リフレッシュ抑止レジスタ７２を制御する
ことにより、セルフリフレッシュタイミング発生器７
１、または、リフレッシュタイミング発生器８１より発
生されるリフレッシュ信号の発生を必要最小限にするこ
とにより、リフレッシュ処理による消費電力を低減さ
せ、さらに、リフレッシュ処理によるメモリバンク５５
の各セル５５ａの読み出し処理の遅延を抑制して、読み
出し処理を確率的に高速にさせることができる。
ンク５５のページ５５ｂのリフレッシュ処理を実行させ
ないように、リフレッシュ抑止レジスタ７２を制御する
ことにより、セルフリフレッシュタイミング発生器７
１、または、リフレッシュタイミング発生器８１より発
生されるリフレッシュ信号の発生を必要最小限にするこ
とにより、リフレッシュ処理による消費電力を低減さ
せ、さらに、リフレッシュ処理によるメモリバンク５５
の各セル５５ａの読み出し処理の遅延を抑制して、読み
出し処理を確率的に高速にさせることができる。
【００６２】上述した一連の処理は、ハードウェアによ
り実行させることもできるが、ソフトウェアにより実行
させることもできる。一連の処理をソフトウェアにより
実行させる場合には、そのソフトウェアを構成するプロ
グラムが、専用のハードウェアに組み込まれているコン
ピュータ、または、各種のプログラムをインストールす
ることで、各種の機能を実行させることが可能な、例え
ば汎用のパーソナルコンピュータなどに記録媒体からイ
ンストールされる。
り実行させることもできるが、ソフトウェアにより実行
させることもできる。一連の処理をソフトウェアにより
実行させる場合には、そのソフトウェアを構成するプロ
グラムが、専用のハードウェアに組み込まれているコン
ピュータ、または、各種のプログラムをインストールす
ることで、各種の機能を実行させることが可能な、例え
ば汎用のパーソナルコンピュータなどに記録媒体からイ
ンストールされる。
【００６３】この記録媒体は、図１に示すようにパーソ
ナルコンピュータ１に予め組み込まれた状態でユーザに
提供される、プログラムが記録されているHDD２１だけ
ではなく、コンピュータとは別に、ユーザにプログラム
を提供するために配布される、プログラムが記録されて
いる磁気ディスク１１１（フレキシブルディスクを含
む）、光ディスク１１２（CD-ROM(Compact Disc-Read O
nly Memory)，DVD（Digital Versatile Disc）を含
む）、光磁気ディスク１１３（MD（Mini-Disc（登録商
標））を含む）、もしくは半導体メモリ１１４（Memory
Stickを含む）などよりなるパッケージメディアにより
構成される。
ナルコンピュータ１に予め組み込まれた状態でユーザに
提供される、プログラムが記録されているHDD２１だけ
ではなく、コンピュータとは別に、ユーザにプログラム
を提供するために配布される、プログラムが記録されて
いる磁気ディスク１１１（フレキシブルディスクを含
む）、光ディスク１１２（CD-ROM(Compact Disc-Read O
nly Memory)，DVD（Digital Versatile Disc）を含
む）、光磁気ディスク１１３（MD（Mini-Disc（登録商
標））を含む）、もしくは半導体メモリ１１４（Memory
Stickを含む）などよりなるパッケージメディアにより
構成される。
【００６４】尚、本明細書において、記録媒体に記録さ
れるプログラムを記述するステップは、記載された順序
に沿って時系列的に行われる処理は、もちろん、必ずし
も時系列的に処理されなくとも、並列的あるいは個別に
実行される処理を含むものである。
れるプログラムを記述するステップは、記載された順序
に沿って時系列的に行われる処理は、もちろん、必ずし
も時系列的に処理されなくとも、並列的あるいは個別に
実行される処理を含むものである。
【００６５】
【発明の効果】本発明の情報記憶装置および方法、並び
にプログラムによれば、複数のセルのうちの所定のセル
群に対して、所定の時間間隔で充電された電荷の再充電
の指令を出力し、セル群の動作状態を監視し、セル群の
動作状態に応じて、セル群に対しての電荷の再充電の指
令を抑止するようにしたので、リフレッシュ処理による
消費電力を低減させ、さらに、リフレッシュ処理による
読み出し処理の遅延を抑制して、読み出し処理を確率的
に高速にさせることができる。
にプログラムによれば、複数のセルのうちの所定のセル
群に対して、所定の時間間隔で充電された電荷の再充電
の指令を出力し、セル群の動作状態を監視し、セル群の
動作状態に応じて、セル群に対しての電荷の再充電の指
令を抑止するようにしたので、リフレッシュ処理による
消費電力を低減させ、さらに、リフレッシュ処理による
読み出し処理の遅延を抑制して、読み出し処理を確率的
に高速にさせることができる。
【図１】本発明を適用したパーソナルコンピュータのブ
ロック図である。
ロック図である。
【図２】図１のDRAMの構成を説明する図である。
【図３】図２のメモリユニットの構成を説明する図であ
る。
る。
【図４】図３のリフレッシュ制御回路の構成を示す図で
ある。
ある。
【図５】メモリリフレッシュ処理を説明するフローチャ
ートである。
ートである。
【図６】メモリリフレッシュ制御処理を説明するフロー
チャートである。
チャートである。
【図７】メモリユニットのその他の構成例を説明するブ
ロック図である。
ロック図である。
１２ CPU，１３ DRAMコントローラ，１３ａ 制御信
号発生部，１４ DRAM，３１ メモリユニット，５１
行アドレスラッチ，５２ 列アドレスラッチ，５３ 行
セレクタ，５４ リフレッシュ制御回路，５５ メモリ
バンク，５５ａセル，５５ｂ ページ，５６ センスア
ンプ，５７ 列セレクタ，５８ 出力アンプ，７１ セ
ルフリフレッシュタイミング発生器，７２ リフレッシ
ュ抑止レジスタ，８１ リフレッシュタイミング発生器
号発生部，１４ DRAM，３１ メモリユニット，５１
行アドレスラッチ，５２ 列アドレスラッチ，５３ 行
セレクタ，５４ リフレッシュ制御回路，５５ メモリ
バンク，５５ａセル，５５ｂ ページ，５６ センスア
ンプ，５７ 列セレクタ，５８ 出力アンプ，７１ セ
ルフリフレッシュタイミング発生器，７２ リフレッシ
ュ抑止レジスタ，８１ リフレッシュタイミング発生器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年７月１７日（２００２．７．１
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 情報記憶装置及び方法、メモリユニッ
ト、記録媒体、並びにプログラム
ト、記録媒体、並びにプログラム
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項８】 少なくとも１個以上のメモリバンクを備
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置の情報記憶
方法において、 前記複数のセルのうちの所定のセル群に対して、充電さ
れた電荷の再充電の指令を所定の時間間隔で出力する電
荷再充電指令出力ステップと、 前記セル群の動作状態を監視する動作状態監視ステップ
と、 前記動作状態監視ステップの処理で監視される前記セル
群の動作状態に応じて、前記電荷再充電指令ステップの
処理で出力される前記セル群に対しての電荷の再充電の
指令を抑止する指令抑止ステップとを含むことを特徴と
する情報記憶方法。
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置の情報記憶
方法において、 前記複数のセルのうちの所定のセル群に対して、充電さ
れた電荷の再充電の指令を所定の時間間隔で出力する電
荷再充電指令出力ステップと、 前記セル群の動作状態を監視する動作状態監視ステップ
と、 前記動作状態監視ステップの処理で監視される前記セル
群の動作状態に応じて、前記電荷再充電指令ステップの
処理で出力される前記セル群に対しての電荷の再充電の
指令を抑止する指令抑止ステップとを含むことを特徴と
する情報記憶方法。
【請求項９】 少なくとも１個以上のメモリバンクを備
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置を制御する
プログラムであって、 前記複数のセルのうちの所定のセル群に対して、充電さ
れた電荷の再充電の指令を所定の時間間隔で出力するよ
うに制御する電荷再充電指令出力制御ステップと、 前記セル群の動作状態の監視を制御する動作状態監視制
御ステップと、 前記動作状態監視制御ステップの処理で監視される前記
セル群の動作状態に応じて、前記電荷再充電指令制御ス
テップの処理で出力される前記セル群に対しての電荷の
再充電の指令の抑止を制御する指令抑止制御ステップと
を含むことを特徴とするコンピュータが読み取り可能な
プログラムが記録されている記録媒体。
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置を制御する
プログラムであって、 前記複数のセルのうちの所定のセル群に対して、充電さ
れた電荷の再充電の指令を所定の時間間隔で出力するよ
うに制御する電荷再充電指令出力制御ステップと、 前記セル群の動作状態の監視を制御する動作状態監視制
御ステップと、 前記動作状態監視制御ステップの処理で監視される前記
セル群の動作状態に応じて、前記電荷再充電指令制御ス
テップの処理で出力される前記セル群に対しての電荷の
再充電の指令の抑止を制御する指令抑止制御ステップと
を含むことを特徴とするコンピュータが読み取り可能な
プログラムが記録されている記録媒体。
【請求項１０】 少なくとも１個以上のメモリバンクを
備え、前記各メモリバンクの複数のセルに電荷を充電さ
せることによりデータを記憶する情報記憶装置を制御す
るコンピュータに、 前記複数のセルのうちの所定のセル群に対して、充電さ
れた電荷の再充電の指令を所定の時間間隔で出力するよ
うに制御する電荷再充電指令出力制御ステップと、 前記セル群の動作状態の監視を制御する動作状態監視制
御ステップと、 前記動作状態監視制御ステップの処理で監視される前記
セル群の動作状態に応じて、前記電荷再充電指令制御ス
テップの処理で出力される前記セル群に対しての電荷の
再充電の指令の抑止を制御する指令抑止制御ステップと
を実行させるプログラム。
備え、前記各メモリバンクの複数のセルに電荷を充電さ
せることによりデータを記憶する情報記憶装置を制御す
るコンピュータに、 前記複数のセルのうちの所定のセル群に対して、充電さ
れた電荷の再充電の指令を所定の時間間隔で出力するよ
うに制御する電荷再充電指令出力制御ステップと、 前記セル群の動作状態の監視を制御する動作状態監視制
御ステップと、 前記動作状態監視制御ステップの処理で監視される前記
セル群の動作状態に応じて、前記電荷再充電指令制御ス
テップの処理で出力される前記セル群に対しての電荷の
再充電の指令の抑止を制御する指令抑止制御ステップと
を実行させるプログラム。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、情報記憶装置およ
び方法、メモリユニット、記録媒体、並びにプログラム
に関し、特に、DRAM（Dynamic Random Access Memory）
の消費電力を低減させ、DRAMの読み出し処理の高速化を
実現させるようにした情報記憶装置および方法、メモリ
ユニット、記録媒体、並びにプログラムに関する。
び方法、メモリユニット、記録媒体、並びにプログラム
に関し、特に、DRAM（Dynamic Random Access Memory）
の消費電力を低減させ、DRAMの読み出し処理の高速化を
実現させるようにした情報記憶装置および方法、メモリ
ユニット、記録媒体、並びにプログラムに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【課題を解決するための手段】本発明の第１の情報記憶
装置は、複数のセルのうちの所定のセル群に対して、充
電された電荷の再充電の指令を所定の時間間隔で出力す
る電荷再充電指令出力手段と、セル群の動作状態を監視
する動作状態監視手段と、動作状態監視手段により監視
されるセル群の動作状態に応じて、電荷再充電指令手段
により出力されるセル群に対しての電荷の再充電の指令
を抑止する指令抑止手段とを備えることを特徴とする。
装置は、複数のセルのうちの所定のセル群に対して、充
電された電荷の再充電の指令を所定の時間間隔で出力す
る電荷再充電指令出力手段と、セル群の動作状態を監視
する動作状態監視手段と、動作状態監視手段により監視
されるセル群の動作状態に応じて、電荷再充電指令手段
により出力されるセル群に対しての電荷の再充電の指令
を抑止する指令抑止手段とを備えることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】前記セルに記憶された電荷の読み出しの指
令を出力する読み出し指令出力手段をさらに設けるよう
にさせることができ、電荷再充電指令出力手段には、読
み出し指令出力手段により出力される読み出し指令が、
所定の時間間隔内で出力されないとき、複数のセルのう
ちの所定のセル群に対して、充電された電荷の再充電の
指令を所定の時間間隔で出力させるようにすることがで
きる。前記セルに記憶された電荷の読み出しの指令を出
力する読み出し指令出力手段をさらに設けるようにさせ
ることができ、電荷再充電指令出力手段には、読み出し
指令出力手段により出力されるセルの読み出し指令が検
出されたとき、再充電の指令を出すタイミングのカウン
トをリセットさせるようにすることができる。
令を出力する読み出し指令出力手段をさらに設けるよう
にさせることができ、電荷再充電指令出力手段には、読
み出し指令出力手段により出力される読み出し指令が、
所定の時間間隔内で出力されないとき、複数のセルのう
ちの所定のセル群に対して、充電された電荷の再充電の
指令を所定の時間間隔で出力させるようにすることがで
きる。前記セルに記憶された電荷の読み出しの指令を出
力する読み出し指令出力手段をさらに設けるようにさせ
ることができ、電荷再充電指令出力手段には、読み出し
指令出力手段により出力されるセルの読み出し指令が検
出されたとき、再充電の指令を出すタイミングのカウン
トをリセットさせるようにすることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】本発明の第１の情報記憶方法は、複数のセ
ルのうちの所定のセル群に対して、充電された電荷の再
充電の指令を所定の時間間隔で出力する電荷再充電指令
出力ステップと、セル群の動作状態を監視する動作状態
監視ステップと、動作状態監視ステップの処理で監視さ
れるセル群の動作状態に応じて、電荷再充電指令ステッ
プの処理で出力されるセル群に対しての電荷の再充電の
指令を抑止する指令抑止ステップとを含むことを特徴と
する。
ルのうちの所定のセル群に対して、充電された電荷の再
充電の指令を所定の時間間隔で出力する電荷再充電指令
出力ステップと、セル群の動作状態を監視する動作状態
監視ステップと、動作状態監視ステップの処理で監視さ
れるセル群の動作状態に応じて、電荷再充電指令ステッ
プの処理で出力されるセル群に対しての電荷の再充電の
指令を抑止する指令抑止ステップとを含むことを特徴と
する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】本発明の第１の記録媒体のプログラムは、
複数のセルのうちの所定のセル群に対して、充電された
電荷の再充電の指令を所定の時間間隔で出力するように
制御する電荷再充電指令出力制御ステップと、セル群の
動作状態の監視を制御する動作状態監視制御ステップ
と、動作状態監視制御ステップの処理で監視されるセル
群の動作状態に応じて、電荷再充電指令制御ステップの
処理で出力されるセル群に対しての電荷の再充電の指令
の抑止を制御する指令抑止制御ステップとを含むことを
特徴とする。
複数のセルのうちの所定のセル群に対して、充電された
電荷の再充電の指令を所定の時間間隔で出力するように
制御する電荷再充電指令出力制御ステップと、セル群の
動作状態の監視を制御する動作状態監視制御ステップ
と、動作状態監視制御ステップの処理で監視されるセル
群の動作状態に応じて、電荷再充電指令制御ステップの
処理で出力されるセル群に対しての電荷の再充電の指令
の抑止を制御する指令抑止制御ステップとを含むことを
特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】本発明の第１のプログラムは、複数のセル
のうちの所定のセル群に対して、充電された電荷の再充
電の指令を所定の時間間隔で出力するように制御する電
荷再充電指令出力制御ステップと、セル群の動作状態の
監視を制御する動作状態監視制御ステップと、動作状態
監視制御ステップの処理で監視されるセル群の動作状態
に応じて、電荷再充電指令制御ステップの処理で出力さ
れるセル群に対しての電荷の再充電の指令の抑止を制御
する指令抑止制御ステップとを実行させることを特徴と
する。本発明のメモリユニットは、複数のセルのうちの
所定のセル群に対して、電荷の再充電の指令を、所定の
時間間隔内で出力する電荷再充電指令出力回路部と、セ
ル群の動作状態に応じて、電荷再充電指令出力回路部よ
り出力されるセル群に対しての電荷の再充電の指令を抑
止するか否かを切り換える指令抑止回路とを備えること
を特徴とする。前記セルに記憶された電荷の読み出しの
指令を出力する読み出し指令出力回路部をさらに設ける
ようにさせることができ、電荷再充電指令出力回路部に
は、読み出し指令出力回路部により出力されるセルの読
み出し指令が検出されたとき、再充電の指令を出すタイ
ミングのカウントをリセットさせるようにすることがで
きる。本発明の第２の情報記憶装置は、複数のセルのう
ちの所定のセル群に対して、所定の時間間隔内に読み出
し指令がない場合、電荷の再充電の指令を出力する電荷
再充電指令出力手段と、セル群の動作状態を監視する動
作状態監視手段と、動作状態監視手段により監視される
セル群の動作状態に応じて、電荷再充電指令手段により
出力されるセル群に対しての電荷の再充電の指令を抑止
するか否かを切り換える指令抑止手段とを備えることを
特徴とする。前記セル群の動作状態には、データが記憶
されている状態、データが記憶されていない状態、セル
群が開放されている状態、または、セル群が確保されて
いる状態を含ませるようにすることができる。前記指令
抑止手段には、動作状態監視手段により監視されるセル
群の動作状態が、データが記憶されていない状態、また
は、セル群が開放されている状態のとき、電荷再充電指
令手段により出力されるセル群に対しての電荷の再充電
の指令を抑止するように切り換えるようにさせることが
できる。本発明の第２の情報記憶方法は、複数のセルの
うちの所定のセル群に対して、所定の時間間隔内に読み
出し指令がない場合、電荷の再充電の指令を出力する電
荷再充電指令出力ステップと、セル群の動作状態を監視
する動作状態監視ステップと、動作状態監視ステップの
処理で監視されるセル群の動作状態に応じて、電荷再充
電指令ステップの処理で出力されるセル群に対しての電
荷の再充電の指令を抑止するか否かを切り換える指令抑
止ステップとを含むことを特徴とする。本発明の第２の
記録媒体のプログラムは、複数のセルのうちの所定のセ
ル群に対して、所定の時間間隔内に読み出し指令がない
場合、電荷の再充電の指令の出力を制御する電荷再充電
指令出力制御ステップと、セル群の動作状態の監視を制
御する動作状態監視制御ステップと、動作状態監視制御
ステップの処理で監視が制御されるセル群の動作状態に
応じて、電荷再充電指令制御ステップの処理で出力が制
御されるセル群に対しての電荷の再充電の指令を抑止す
るか否かの切り換えを制御する指令抑止制御ステップと
を含むことを特徴とする。本発明の第２のプログラム
は、複数のセルのうちの所定のセル群に対して、所定の
時間間隔内に読み出し指令がない場合、電荷の再充電の
指令の出力を制御する電荷再充電指令出力制御ステップ
と、セル群の動作状態の監視を制御する動作状態監視制
御ステップと、動作状態監視制御ステップの処理で監視
が制御されるセル群の動作状態に応じて、電荷再充電指
令制御ステップの処理で出力が制御されるセル群に対し
ての電荷の再充電の指令を抑止するか否かの切り換えを
制御する指令抑止制御ステップとを実行させることを特
徴とする。
のうちの所定のセル群に対して、充電された電荷の再充
電の指令を所定の時間間隔で出力するように制御する電
荷再充電指令出力制御ステップと、セル群の動作状態の
監視を制御する動作状態監視制御ステップと、動作状態
監視制御ステップの処理で監視されるセル群の動作状態
に応じて、電荷再充電指令制御ステップの処理で出力さ
れるセル群に対しての電荷の再充電の指令の抑止を制御
する指令抑止制御ステップとを実行させることを特徴と
する。本発明のメモリユニットは、複数のセルのうちの
所定のセル群に対して、電荷の再充電の指令を、所定の
時間間隔内で出力する電荷再充電指令出力回路部と、セ
ル群の動作状態に応じて、電荷再充電指令出力回路部よ
り出力されるセル群に対しての電荷の再充電の指令を抑
止するか否かを切り換える指令抑止回路とを備えること
を特徴とする。前記セルに記憶された電荷の読み出しの
指令を出力する読み出し指令出力回路部をさらに設ける
ようにさせることができ、電荷再充電指令出力回路部に
は、読み出し指令出力回路部により出力されるセルの読
み出し指令が検出されたとき、再充電の指令を出すタイ
ミングのカウントをリセットさせるようにすることがで
きる。本発明の第２の情報記憶装置は、複数のセルのう
ちの所定のセル群に対して、所定の時間間隔内に読み出
し指令がない場合、電荷の再充電の指令を出力する電荷
再充電指令出力手段と、セル群の動作状態を監視する動
作状態監視手段と、動作状態監視手段により監視される
セル群の動作状態に応じて、電荷再充電指令手段により
出力されるセル群に対しての電荷の再充電の指令を抑止
するか否かを切り換える指令抑止手段とを備えることを
特徴とする。前記セル群の動作状態には、データが記憶
されている状態、データが記憶されていない状態、セル
群が開放されている状態、または、セル群が確保されて
いる状態を含ませるようにすることができる。前記指令
抑止手段には、動作状態監視手段により監視されるセル
群の動作状態が、データが記憶されていない状態、また
は、セル群が開放されている状態のとき、電荷再充電指
令手段により出力されるセル群に対しての電荷の再充電
の指令を抑止するように切り換えるようにさせることが
できる。本発明の第２の情報記憶方法は、複数のセルの
うちの所定のセル群に対して、所定の時間間隔内に読み
出し指令がない場合、電荷の再充電の指令を出力する電
荷再充電指令出力ステップと、セル群の動作状態を監視
する動作状態監視ステップと、動作状態監視ステップの
処理で監視されるセル群の動作状態に応じて、電荷再充
電指令ステップの処理で出力されるセル群に対しての電
荷の再充電の指令を抑止するか否かを切り換える指令抑
止ステップとを含むことを特徴とする。本発明の第２の
記録媒体のプログラムは、複数のセルのうちの所定のセ
ル群に対して、所定の時間間隔内に読み出し指令がない
場合、電荷の再充電の指令の出力を制御する電荷再充電
指令出力制御ステップと、セル群の動作状態の監視を制
御する動作状態監視制御ステップと、動作状態監視制御
ステップの処理で監視が制御されるセル群の動作状態に
応じて、電荷再充電指令制御ステップの処理で出力が制
御されるセル群に対しての電荷の再充電の指令を抑止す
るか否かの切り換えを制御する指令抑止制御ステップと
を含むことを特徴とする。本発明の第２のプログラム
は、複数のセルのうちの所定のセル群に対して、所定の
時間間隔内に読み出し指令がない場合、電荷の再充電の
指令の出力を制御する電荷再充電指令出力制御ステップ
と、セル群の動作状態の監視を制御する動作状態監視制
御ステップと、動作状態監視制御ステップの処理で監視
が制御されるセル群の動作状態に応じて、電荷再充電指
令制御ステップの処理で出力が制御されるセル群に対し
ての電荷の再充電の指令を抑止するか否かの切り換えを
制御する指令抑止制御ステップとを実行させることを特
徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】本発明の第１の情報記憶装置および方法、
並びに第１のプログラムにおいては、複数のセルのうち
の所定のセル群に対して、充電された電荷の再充電の指
令が所定の時間間隔で出力され、セル群の動作状態が監
視され、監視されるセル群の動作状態に応じて、セル群
に対しての電荷の再充電の指令が抑止される。本発明の
メモリユニットにおいては、複数のセルのうちの所定の
セル群に対して、電荷の再充電の指令が、所定の時間間
隔内で出力され、セル群の動作状態に応じて、電荷再充
電指令出力回路部より出力されるセル群に対しての電荷
の再充電の指令を抑止するか否かが切り換えられる。本
発明の第２の情報記憶装置および方法、並びに第２のプ
ログラムにおいては、複数のセルのうちの所定のセル群
に対して、所定の時間間隔内に読み出し指令がない場
合、電荷の再充電の指令が出力され、セル群の動作状態
が監視され、監視されるセル群の動作状態に応じて、出
力されるセル群に対しての電荷の再充電の指令を抑止す
るか否かが切り換えられる。
並びに第１のプログラムにおいては、複数のセルのうち
の所定のセル群に対して、充電された電荷の再充電の指
令が所定の時間間隔で出力され、セル群の動作状態が監
視され、監視されるセル群の動作状態に応じて、セル群
に対しての電荷の再充電の指令が抑止される。本発明の
メモリユニットにおいては、複数のセルのうちの所定の
セル群に対して、電荷の再充電の指令が、所定の時間間
隔内で出力され、セル群の動作状態に応じて、電荷再充
電指令出力回路部より出力されるセル群に対しての電荷
の再充電の指令を抑止するか否かが切り換えられる。本
発明の第２の情報記憶装置および方法、並びに第２のプ
ログラムにおいては、複数のセルのうちの所定のセル群
に対して、所定の時間間隔内に読み出し指令がない場
合、電荷の再充電の指令が出力され、セル群の動作状態
が監視され、監視されるセル群の動作状態に応じて、出
力されるセル群に対しての電荷の再充電の指令を抑止す
るか否かが切り換えられる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】このとき、制御信号発生部１３ａは、CAS
信号を列アドレスラッチ５２に出力すると共に、アドレ
ス信号を行アドレスラッチ５１、および、列アドレスラ
ッチ５２に出力する。列アドレスラッチ５２は、CAS信
号を制御信号発生部１３ａより受け取ると、その動作を
オンにし、続けて受信されるアドレス情報の列の情報を
列セレクタ５７に出力する。従って、今の場合、「第４
列目」という情報が、列セレクタ５７に出力される。
信号を列アドレスラッチ５２に出力すると共に、アドレ
ス信号を行アドレスラッチ５１、および、列アドレスラ
ッチ５２に出力する。列アドレスラッチ５２は、CAS信
号を制御信号発生部１３ａより受け取ると、その動作を
オンにし、続けて受信されるアドレス情報の列の情報を
列セレクタ５７に出力する。従って、今の場合、「第４
列目」という情報が、列セレクタ５７に出力される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】ステップＳ２２において、メモリバンクに
使用していないページ５５ｂがあると判定された場合、
ステップＳ２５において、対応する使用されていないペ
ージ５５ｂに対応するリフレッシュ制御回路５４のリフ
レッシュ抑止レジスタ７２をオンに設定し、その処理
は、ステップＳ２２に戻る。すなわち、例えば、図６に
示すメモリバンク５５上に実線で囲まれた第６行目のペ
ージ５５ｂが使用されていないと判定された場合、制御
信号発生部１３ａは、リフレッシュ制御回路５４−２の
リフレッシュ抑止レジスタ７２をオンに設定し、リフレ
ッシュ処理が実行されない状態にする。
使用していないページ５５ｂがあると判定された場合、
ステップＳ２５において、対応する使用されていないペ
ージ５５ｂに対応するリフレッシュ制御回路５４のリフ
レッシュ抑止レジスタ７２をオンに設定し、その処理
は、ステップＳ２２に戻る。すなわち、例えば、図６に
示すメモリバンク５５上に実線で囲まれた第６行目のペ
ージ５５ｂが使用されていないと判定された場合、制御
信号発生部１３ａは、リフレッシュ制御回路５４−２の
リフレッシュ抑止レジスタ７２をオンに設定し、リフレ
ッシュ処理が実行されない状態にする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】ステップＳ２４において、所定のページ５
５ｂを確保する指令が送られてきたと判定した場合、ス
テップＳ２６において、対応する使用されていないペー
ジ５５ｂに対応するリフレッシュ制御回路５４のリフレ
ッシュ抑止レジスタ７２をオフに設定し、その処理は、
ステップＳ２２に戻る。すなわち、例えば、図６に示す
メモリバンク５５上に実線で囲まれた第６行目のページ
５５ｂを確保する指令が送られてきたと判定された場
合、制御信号発生部１３ａは、リフレッシュ制御回路５
４−２のリフレッシュ抑止レジスタ７２をオフに設定す
る。
５ｂを確保する指令が送られてきたと判定した場合、ス
テップＳ２６において、対応する使用されていないペー
ジ５５ｂに対応するリフレッシュ制御回路５４のリフレ
ッシュ抑止レジスタ７２をオフに設定し、その処理は、
ステップＳ２２に戻る。すなわち、例えば、図６に示す
メモリバンク５５上に実線で囲まれた第６行目のページ
５５ｂを確保する指令が送られてきたと判定された場
合、制御信号発生部１３ａは、リフレッシュ制御回路５
４−２のリフレッシュ抑止レジスタ７２をオフに設定す
る。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】また、上記の例においては、リフレッシュ
抑止レジスタ７２のオンオフの制御は、メモリバンク５
５の行に対応する１ページ単位で行う例について説明し
てきたが、メモリバンク５５の行に対応する１ページと
は異なる複数のセル５５ａからなるセル群を設定して、
その設定されたセル群を単位として制御するようにして
も良いし、複数のページに対しても同様にリフレッシュ
処理のオンオフを設定できるようにしても良い。さら
に、メモリバンク単位でリフレッシュ制御回路５４（リ
フレッシュ抑止レジスタ７２）を設けることにより、メ
モリバンク単位でのリフレッシュ処理のオンオフが制御
できるような構成にしても良い。
抑止レジスタ７２のオンオフの制御は、メモリバンク５
５の行に対応する１ページ単位で行う例について説明し
てきたが、メモリバンク５５の行に対応する１ページと
は異なる複数のセル５５ａからなるセル群を設定して、
その設定されたセル群を単位として制御するようにして
も良いし、複数のページに対しても同様にリフレッシュ
処理のオンオフを設定できるようにしても良い。さら
に、メモリバンク単位でリフレッシュ制御回路５４（リ
フレッシュ抑止レジスタ７２）を設けることにより、メ
モリバンク単位でのリフレッシュ処理のオンオフが制御
できるような構成にしても良い。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】
【発明の効果】本発明の第１の情報記憶装置および方
法、並びに第１のプログラムによれば、複数のセルのう
ちの所定のセル群に対して、充電された電荷の再充電の
指令を所定の時間間隔で出力し、セル群の動作状態を監
視し、セル群の動作状態に応じて、セル群に対しての電
荷の再充電の指令を抑止するようにした。本発明のメモ
リユニットによれば、複数のセルのうちの所定のセル群
に対して、電荷の再充電の指令を、所定の時間間隔内で
出力し、セル群の動作状態に応じて、電荷再充電指令出
力回路部より出力されるセル群に対しての電荷の再充電
の指令を抑止するか否かを切り換えるようにした。本発
明の第２の情報記憶装置および方法、並びに第２のプロ
グラムによれば、複数のセルのうちの所定のセル群に対
して、所定の時間間隔内に読み出し指令がない場合、電
荷の再充電の指令を出力し、セル群の動作状態を監視
し、監視しているセル群の動作状態に応じて、出力する
セル群に対しての電荷の再充電の指令を抑止するか否か
を切り換えるようにした。以上によれば、いずれにおい
ても、リフレッシュ処理による消費電力を低減させ、さ
らに、リフレッシュ処理による読み出し処理の遅延を抑
制して、読み出し処理を確率的に高速にさせることがで
きる。
法、並びに第１のプログラムによれば、複数のセルのう
ちの所定のセル群に対して、充電された電荷の再充電の
指令を所定の時間間隔で出力し、セル群の動作状態を監
視し、セル群の動作状態に応じて、セル群に対しての電
荷の再充電の指令を抑止するようにした。本発明のメモ
リユニットによれば、複数のセルのうちの所定のセル群
に対して、電荷の再充電の指令を、所定の時間間隔内で
出力し、セル群の動作状態に応じて、電荷再充電指令出
力回路部より出力されるセル群に対しての電荷の再充電
の指令を抑止するか否かを切り換えるようにした。本発
明の第２の情報記憶装置および方法、並びに第２のプロ
グラムによれば、複数のセルのうちの所定のセル群に対
して、所定の時間間隔内に読み出し指令がない場合、電
荷の再充電の指令を出力し、セル群の動作状態を監視
し、監視しているセル群の動作状態に応じて、出力する
セル群に対しての電荷の再充電の指令を抑止するか否か
を切り換えるようにした。以上によれば、いずれにおい
ても、リフレッシュ処理による消費電力を低減させ、さ
らに、リフレッシュ処理による読み出し処理の遅延を抑
制して、読み出し処理を確率的に高速にさせることがで
きる。
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (9)
- 【請求項１】 少なくとも１個以上のメモリバンクを備
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置において、 前記複数のセルのうちの所定のセル群に対して、所定の
時間間隔で充電された電荷の再充電の指令を出力する電
荷再充電指令出力手段と、 前記セル群の動作状態を監視する動作状態監視手段と、 前記動作状態監視手段により監視される前記セル群の動
作状態に応じて、前記電荷再充電指令手段により出力さ
れる前記セル群に対しての電荷の再充電の指令を抑止す
る指令抑止手段とを備えることを特徴とする情報記憶装
置。 - 【請求項２】 前記セル群は、前記メモリバンクの少な
くとも１ページ分のセル群であることを特徴とする請求
項１に記載の情報記憶装置。 - 【請求項３】 前記メモリバンクが複数の場合、前記セ
ル群は、少なくともメモリバンク１個分のセル群である
ことを特徴とする請求項１に記載の情報記憶装置。 - 【請求項４】 前記セル群の動作状態は、データが記憶
されている状態、データが記憶されていない状態、前記
セル群が開放されている状態、または、前記セル群が確
保されている状態を含むことを特徴とする請求項１に記
載の情報記憶装置。 - 【請求項５】 指令抑止手段は、前記動作状態監視手段
により監視される前記セル群の動作状態が、データが記
憶されていない状態、または、前記セル群が開放されて
いる状態のとき、前記電荷再充電指令手段により出力さ
れる前記セル群に対しての電荷の再充電の指令を抑止す
ることを特徴とする請求項４に記載の情報記憶装置。 - 【請求項６】 前記セルに記憶された電荷の読み出しの
指令を出力する読み出し指令出力手段をさらに備え、 電荷再充電指令出力手段は、読み出し指令出力手段によ
り出力される読み出し指令が、前記所定の時間間隔で出
力されないとき、前記複数のセルのうちの所定の前記セ
ル群に対して、前記所定の時間間隔で充電された電荷の
再充電の指令を出力することを特徴とする請求項１に記
載の情報記憶装置。 - 【請求項７】 少なくとも１個以上のメモリバンクを備
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置の情報記憶
方法において、 前記複数のセルのうちの所定のセル群に対して、所定の
時間間隔で充電された電荷の再充電の指令を出力する電
荷再充電指令出力ステップと、 前記セル群の動作状態を監視する動作状態監視ステップ
と、 前記動作状態監視ステップの処理で監視される前記セル
群の動作状態に応じて、前記電荷再充電指令ステップの
処理で出力される前記セル群に対しての電荷の再充電の
指令を抑止する指令抑止ステップとを含むことを特徴と
する情報記憶方法。 - 【請求項８】 少なくとも１個以上のメモリバンクを備
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置を制御する
プログラムであって、 前記複数のセルのうちの所定のセル群に対して、所定の
時間間隔で充電された電荷の再充電の指令の出力を制御
する電荷再充電指令出力制御ステップと、 前記セル群の動作状態の監視を制御する動作状態監視制
御ステップと、 前記動作状態監視制御ステップの処理で監視される前記
セル群の動作状態に応じて、前記電荷再充電指令制御ス
テップの処理で出力される前記セル群に対しての電荷の
再充電の指令の抑止を制御する指令抑止制御ステップと
を含むことを特徴とするコンピュータが読み取り可能な
プログラムが記録されている記録媒体。 - 【請求項９】 少なくとも１個以上のメモリバンクを備
え、前記各メモリバンクの複数のセルに電荷を充電させ
ることによりデータを記憶する情報記憶装置を制御する
コンピュータに、 前記複数のセルのうちの所定のセル群に対して、所定の
時間間隔で充電された電荷の再充電の指令の出力を制御
する電荷再充電指令出力制御ステップと、 前記セル群の動作状態の監視を制御する動作状態監視制
御ステップと、 前記動作状態監視制御ステップの処理で監視される前記
セル群の動作状態に応じて、前記電荷再充電指令制御ス
テップの処理で出力される前記セル群に対しての電荷の
再充電の指令の抑止を制御する指令抑止制御ステップと
を実行させるプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156737A JP2002352579A (ja) | 2001-05-25 | 2001-05-25 | 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム |
| US10/151,853 US6594189B2 (en) | 2001-05-25 | 2002-05-22 | Information storage apparatus, information storage method, recording medium and program |
| US10/441,169 US6785178B2 (en) | 2001-05-25 | 2003-05-20 | Information storage apparatus, information storage method, recording medium and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156737A JP2002352579A (ja) | 2001-05-25 | 2001-05-25 | 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002352579A true JP2002352579A (ja) | 2002-12-06 |
Family
ID=19000707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156737A Abandoned JP2002352579A (ja) | 2001-05-25 | 2001-05-25 | 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6594189B2 (ja) |
| JP (1) | JP2002352579A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002352579A (ja) * | 2001-05-25 | 2002-12-06 | Sony Corp | 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム |
| KR100543914B1 (ko) * | 2003-04-30 | 2006-01-23 | 주식회사 하이닉스반도체 | 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치 |
| US6956782B2 (en) * | 2003-09-30 | 2005-10-18 | Infineon Technologies Ag | Selective bank refresh |
| CN1956095B (zh) * | 2005-10-28 | 2010-08-25 | 鸿富锦精密工业（深圳）有限公司 | 支持多通讯接口的存储装置 |
| US7505349B2 (en) * | 2006-09-07 | 2009-03-17 | Honeywell International Inc. | Refresh sequence control for multiple memory elements |
| US20090147612A1 (en) * | 2007-12-06 | 2009-06-11 | International Business Machines Corporation | System for controlling memory power consumption in integrated devices |
| US8521686B2 (en) * | 2009-07-13 | 2013-08-27 | Vmware, Inc. | Concurrency control in a file system shared by application hosts |
| US8412882B2 (en) | 2010-06-18 | 2013-04-02 | Microsoft Corporation | Leveraging chip variability |
| US9336855B2 (en) | 2013-05-14 | 2016-05-10 | Qualcomm Incorporated | Methods and systems for smart refresh of dynamic random access memory |
| KR102441031B1 (ko) * | 2016-04-01 | 2022-09-07 | 에스케이하이닉스 주식회사 | 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122107B1 (ko) * | 1994-06-04 | 1997-12-05 | 김광호 | 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치 |
| JP3714489B2 (ja) * | 1995-03-03 | 2005-11-09 | 株式会社日立製作所 | ダイナミック型ｒａｍとメモリモジュール |
| US5737748A (en) * | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
| US5873114A (en) * | 1995-08-18 | 1999-02-16 | Advanced Micro Devices, Inc. | Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles |
| JP4200573B2 (ja) * | 1998-02-24 | 2008-12-24 | ソニー株式会社 | 記憶装置と画像処理装置およびその方法とリフレッシュ動作制御装置およびその方法 |
| KR100381966B1 (ko) * | 1998-12-28 | 2004-03-22 | 주식회사 하이닉스반도체 | 반도체메모리장치및그구동방법 |
| US6483764B2 (en) * | 2001-01-16 | 2002-11-19 | International Business Machines Corporation | Dynamic DRAM refresh rate adjustment based on cell leakage monitoring |
| JP2002352579A (ja) * | 2001-05-25 | 2002-12-06 | Sony Corp | 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム |
-
2001
- 2001-05-25 JP JP2001156737A patent/JP2002352579A/ja not_active Abandoned
-
2002
- 2002-05-22 US US10/151,853 patent/US6594189B2/en not_active Expired - Fee Related
-
2003
- 2003-05-20 US US10/441,169 patent/US6785178B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020181308A1 (en) | 2002-12-05 |
| US20030210597A1 (en) | 2003-11-13 |
| US6785178B2 (en) | 2004-08-31 |
| US6594189B2 (en) | 2003-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6463001B1 (en) | Circuit and method for merging refresh and access operations for a memory device | |
| US7103730B2 (en) | Method, system, and apparatus for reducing power consumption of a memory | |
| US7027337B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
| JPH09306164A (ja) | メモリ・リフレッシュ・システム | |
| JP2002352579A (ja) | 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム | |
| WO2010002685A2 (en) | Memory throughput increase via fine granularity of precharge management | |
| JPH01125795A (ja) | 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム | |
| US7345940B2 (en) | Method and circuit configuration for refreshing data in a semiconductor memory | |
| KR100861439B1 (ko) | 반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법 | |
| JP4001724B2 (ja) | 半導体記憶装置 | |
| KR102357100B1 (ko) | 메모리장치에 제공되는 명령의 총 제한개수를 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법 | |
| JP2004103222A (ja) | クロックイネーブル信号を利用したデータ経路のリセット回路、リセット方法及びこれを備える半導体メモリ装置 | |
| JP2008034082A (ja) | 非同期式半導体記憶装置 | |
| JPS5845692A (ja) | リフレツシユ要求制御方式 | |
| US7885126B2 (en) | Apparatus for controlling activation of semiconductor integrated circuit | |
| JP2004095122A (ja) | 情報処理装置および方法、プログラム、並びに、メモリ | |
| JP2005174437A (ja) | 記憶装置のリフレッシュ方式 | |
| JPH07282580A (ja) | Ｄｒａｍにおける消費電力低減方式 | |
| JPH07254272A (ja) | 半導体装置 | |
| KR20220064899A (ko) | 메인 프로세서 및 시스톨릭 어레이 프로세서를 포함하는 전자 장치 및 전자 장치의 동작 방법 | |
| JPH04362594A (ja) | メモリバックアップ制御装置 | |
| JP2001243767A (ja) | 揮発性メモリを用いたｆｉｆｏメモリ | |
| JP2005228438A (ja) | 半導体記憶装置 | |
| JP2012221534A (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
| JPH03104083A (ja) | リフレッシュ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050428 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050627 |