KR100861439B1 - 반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법 - Google Patents

반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법 Download PDF

Info

Publication number
KR100861439B1
KR100861439B1 KR1020077002201A KR20077002201A KR100861439B1 KR 100861439 B1 KR100861439 B1 KR 100861439B1 KR 1020077002201 A KR1020077002201 A KR 1020077002201A KR 20077002201 A KR20077002201 A KR 20077002201A KR 100861439 B1 KR100861439 B1 KR 100861439B1
Authority
KR
South Korea
Prior art keywords
memory
data
delete delete
density
rows
Prior art date
Application number
KR1020077002201A
Other languages
English (en)
Other versions
KR20070027751A (ko
Inventor
제프리 더블유. 잔젠
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20070027751A publication Critical patent/KR20070027751A/ko
Application granted granted Critical
Publication of KR100861439B1 publication Critical patent/KR100861439B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

반밀도 또는 전밀도 모드에서 메모리를 동작시키고, 필요할 때 모드들 사이를 전환하는 방법 및 장치가 개시되어 있다. 메모리 디바이스는 저전력 소비를 위하여 시동 시에 반밀도 동작으로 디폴트되고, 하위 어드레스들이 차 있을 때 전밀도 동작으로 전환한다. 상위 어드레스들이 다시 한 번 비게 되면, 디바이스는 다시 반밀도 동작으로 전환한다.
메모리, DRAM, 반밀도(half density), 전밀도(full density), 리프레시 스크러빙(refresh scrubbing)

Description

반밀도 및 전밀도 동작을 갖는 ＤＲＡＭ 및 이와 같은 메모리를 동작시키기 위한 방법{DRAM WITH HALF AND FULL DENSITY OPERATION AND A METHOD FOR OPERATING SUCH A MEMORY}
본 발명은 일반적으로 메모리 디바이스에 관한 것으로 특히 본 발명은 DRAM 및 그의 동작에 관한 것이다.
다이내믹 랜덤 액세스 메모리(DRAM)는 반밀도(half density) 또는 전밀도(full density)로서 구성될 수 있다. 전밀도 메모리에서는, 메모리 어레이의 각 내부 행(internal row)이 메모리 셀의 액세스를 허용하고, 각 셀은 데이터의 고유 비트의 저장을 위해 사용될 수 있다. 반밀도 메모리에서는, 각 내부 행이 또 다른 상보 행(complementary row)과 한 쌍이 되어, 하나의 메모리 셀에 데이터가 저장될 때, 상보 행의 필적하는 셀(comparable cell)에 상보 데이터가 저장된다. 반밀도 메모리에서는, 2개의 워드 라인이 동시에, 하나는 디지트 라인으로, 하나는 디지트 라인*(그것의 컴플리먼트(complement))으로 활성화된다. 이것은 각 셀에 반전된 데이터를 저장하고, 각 셀은 그 후 차동 모드에서 기준으로 사용되어 리프레시 시간(refresh time)을 상당히 향상시킨다. 홀수 행들은 반밀도 메모리에서 이용되지 않는다. 메모리의 전밀도 동작은 셀 수의 최대 한도를 이용할 수 있게 하고, 따라서 필적할 만한 사이즈의 반밀도 메모리보다 더 많은 데이터를 저장할 수 있다. 각 셀은 그 자신의 개개의 데이터를 저장하고, 각 셀은 개별적으로 리프레시되어야 하므로, 리프레시 시간을 증가시킨다.
현재의 기술에서는, 보다 긴 리프레시 시간을 갖는 메모리와 같은 부품들을 생성하는 방법이 존재한다. 보다 긴 리프레시 시간으로, 그리고 반밀도 메모리에서와 같은 보다 저밀도의 동작으로, 보다 낮은 동작 전류가 이용되고, 휴대형 디바이스용의 배터리 수명이 연장되었다. 휴대형 디바이스들은 흔히, 특히 대부분의 정상 동작 모드 중에, 대용량의 메모리를 필요로 하지 않는다. 그러나, 일부 디바이스들은 결국 더 많은 메모리를 사용하고, 따라서 그것이 항상 필요하지는 않다는 사실에도 불구하고 전밀도 메모리를 필요로 한다. 특정한 경우를 제외하고 전밀도 메모리를 필요로 하지 않는 컴포넌트들 및 디바이스들에서 전밀도 메모리가 이용될 경우, 전력 소비가 많고, 제한된 배터리 전력에서는, 그러한 전시간 전밀도 동작은 바람직하지 못하고, 배터리 수명 단축 등을 야기한다. 다른 한편으로, 휴대형 응용에서 휴대형 컴퓨터 등과 같은 보다 강력한 휴대형 응용까지의 특정한 응용은 보다 많은 양의 메모리를 필요로 하지만, 전력 제약을 갖고 있다.
메모리는 전형적으로 반밀도 또는 전밀도로서 구성되고, 변경할 수 없다. 위에 설명한 이유들 때문에, 또한 숙련된 당업자가 본 명세서를 읽고 이해함으로써 분명해질 아래 설명하는 다른 이유들 때문에, 당업계에서는 반밀도 및 전밀도 동작의 이점들을 결합시키는 메모리 디바이스 및 메모리를 동작시키는 방법이 요구되고 있다.
위에 언급한 문제점들 및 그 밖의 문제점들은 본 발명에 의해 다루어지고 이하의 명세서를 읽고 학습함으로써 이해될 것이다.
일 실시예에서는, 메모리에서 전밀도 및 반밀도 동작 모드 간에 변환하는 방법은 반밀도 모드에서 메모리 동작을 개시하는 단계와, 상기 반밀도 동작에서 사용된 어드레스들을 모니터하는 단계를 포함한다. 반밀도가 상기 메모리에 기입될 모든 데이터를 더 이상 저장할 수 없는 경우, 상기 메모리는 전밀도 모드로 전환한다.
다른 실시예에서는, 메모리 디바이스를 동작시키는 방법은 반밀도 모드에서 메모리 동작을 개시하는 단계와, 어레이 내의 메모리 셀들의 사용을 모니터하는 단계와, 정상 메모리 동작이 요구되는 경우 상기 반밀도 모드로부터 전밀도 모드로 전환하는 단계를 포함한다.
또 다른 실시예에서는, 메모리는 어드레스 회로에 의해 어드레싱 가능한 메모리 셀들의 어레이와, 외부 데이터를 수신하고 그 데이터를 상기 어레이에 전달하는 입출력 회로와, 메모리 제어기를 포함한다. 상기 메모리 제어기는 전밀도 동작 모드 또는 반밀도 동작 모드 중 하나에서 상기 메모리를 동작시키고, 반밀도 동작이 상기 메모리에 기입될 모든 데이터를 수용할 만큼의 충분한 밀도를 갖고 있지 않은 경우 상기 반밀도 동작 모드로부터 상기 전밀도 동작 모드로 전환한다.
또 다른 실시예에서는, 프로세싱 시스템은 프로세서와 상기 프로세서에 연결되어 상기 프로세서에 의해 제공된 데이터를 저장하고 상기 프로세서에 데이터를 제공하는 메모리를 포함한다. 상기 메모리는 어드레스 회로에 의해 어드레싱 가능한 메모리 셀들의 어레이와, 외부 데이터를 수신하고 그 데이터를 상기 어레이에 전달하는 입출력 회로와, 메모리 제어기를 포함한다. 상기 메모리 제어기는 전밀도 동작 모드 또는 반밀도 동작 모드 중 하나에서 상기 메모리를 동작시키고, 반밀도 동작이 상기 메모리에 기입될 모든 데이터를 수용할 만큼의 충분한 밀도를 갖고 있지 않은 경우 상기 반밀도 동작 모드로부터 상기 전밀도 동작 모드로 전환한다.
그 밖의 실시예들이 설명되고 청구된다.
도 1은 전밀도 메모리 디바이스의 부분 회로도이다.
도 2는 반밀도 메모리 디바이스의 부분 회로도이다.
도 3은 본 발명의 일 실시예에 따른 방법의 흐름도이다.
도 4는 본 발명의 다른 실시예에 따른 리프레시 스크러빙 동작(refresh scrubbing operation)의 흐름도이다.
도 5는 본 발명의 실시예들이 실시될 수 있는 시스템의 블록도이다.
이하의 발명의 상세한 설명에서는, 본 명세서의 일부를 구성하고 본 발명의 실시예들이 실시될 수 있는 특정 실시예들이 예로서 도시되어 있는 첨부 도면을 참조한다. 도면들에서, 유사한 참조 부호들은 몇몇 도면들에 걸쳐서 실질적으로 유사한 컴포넌트들을 기술한다. 이들 실시예들은 숙련된 당업자들이 본 발명을 실시할 수 있게 할 정도로 충분히 상세히 설명된다. 그 밖의 실시예들이 이용될 수도 있고 본 발명의 범위를 벗어나지 않고 구조적, 논리적, 및 전기적 변경이 행해질 수도 있다.
따라서, 이하의 상세한 설명은 제한적인 의미로 해석되어서는 안 되고, 본 발명의 범위는 첨부된 청구항들과 더불어, 그러한 청구항들의 권리가 부여되는 균등물들의 전체 범위에 의해서만 한정된다.
도 1은 본 발명의 실시예들이 실시될 수 있는 전밀도 메모리(100)의 구성을 도시한다. 메모리(100)는 각각이 트랜지스터와 커패시터를 포함하고 개개의 내부 행들(rows)(104) 및 내부 열들(columns)(106)에 의해 어드레싱되는 메모리 셀들(102)의 어레이를 포함한다. 도시된 이들 행들(104) 및 열들(106)은 각각이 개개의 데이터를 보유하는 8개의 셀들에 액세스할 수 있다. 예를 들면, 셀 0,0을 활성화하기 위하여, 행 0 및 열 0이 활성화된다.
도 2는 본 발명의 실시예들이 실시될 수 있는 반밀도 메모리(200)의 구성을 도시한다. 이 구성은 메모리(100)의 구성과 같지만, 어드레싱 방식이 상이하다. 메모리(200)는 각각이 트랜지스터와 커패시터를 포함하고 개개의 내부 행들(204) 및 내부 열들(206)에 의해 어드레싱되는 메모리 셀들(202)의 동일 어레이를 포함한다. 그러나, 반밀도 메모리(200)에서는, 각 행이 상보 행과 한 쌍이 된다. 즉, 2개의 행 0 및 2개의 행 2가 도시되어 있다. 예를 들면, 셀 0,0을 활성화하기 위하여, 2개의 행 0의 각각과 열 0이 활성화된다. 이것은 셀들 0,0 및 0,0*에 반전된 데이터를 저장한다. 홀수 행들은 사용되지 않는다.
본 발명의 실시예들에서는, 상기 메모리들(100 및 200)과 동일 구성의 메모리가 사용되지만, 메모리의 메모리 동작은 원하는 사용(usage)에 따라서 반밀도 메 모리로서 또는 전밀도 메모리로서 동작 가능하게 된다. 그러한 동작은 메모리의 제어기를 이용하여 다음과 같은 방식으로 메모리를 동작시킴으로써 달성된다. 도 3의 흐름도에 도시된 일 실시예(300)에서는, 블록 302에서 메모리의 파워 업(power up)이 발생한다. 이 실시예에서는, 블록 304에서 디폴트로서 메모리의 동작이 반밀도(또는 2T) 모드로 설정된다. 본 발명의 범위를 벗어나지 않고 반밀도 외의 디폴트로, 예를 들면 전밀도 동작이 설정될 수도 있다는 것을 이해해야 할 것이다. 블록 306에서, 메모리 제어기 등에 어드레스가 제공되고, 판정 블록 308에서, 그 어드레스가 홀수 내부 행인지가 판정된다. 만일 그 어드레스가 홀수 내부 행이 아니면, 즉, 그것이 짝수 내부 행이면, 프로세스 흐름은 블록 310에서 계속되고, 거기서 임의의 짝수(반밀도) 내부 행이 액세스 가능하다.
이런 식으로 어드레스들이 제공되어, 판정 블록 308에서 홀수 내부 행이 액세스될 때까지 짝수 내부 행들을 채우거나 이용한다. 그 시점에서, 동작은 블록 312에서 전밀도(또는 1T) 모드로 전환되고, 블록 314에서 임의의 내부 행이 액세스 가능하다. 또한, 증가된 전력으로 셀프 리프레시 타이밍(self refresh timings)이 조정되어, 리프레시 동작들이 적당한 간격으로 발생하게 한다. 또 다른 실시예에서는, 시스템 설계를 지원하기 위해 최상위 외부 행(most significant row)이 최하위 내부 행(least significant internal row)에 매핑된다.
어떤 시점에서, 전밀도 모드에서의 동작이 더 이상 요구되지 않을 것이다. 따라서, 프로세스(300)는 판정 블록 316에서 홀수 내부 행들 중 임의의 것이 여전히 이용되고 있는지를 계속 검사한다. 만일 홀수 내부 행들이 여전히 이용되고 있 다면, 동작은 전밀도 모드에서 계속되고, 프로세스 흐름은 블록 317에서 또 다른 어드레스를 제공하여 계속된다. 홀수 내부 행들이 더 이상 이용되지 않을 경우, 판정 블록 316은 프로세스 흐름을 블록 318로 인도하고, 거기서 스크럽 리프레시 동작(scrub refresh operation)이 수행된 다음 블록 304에서 프로세스 흐름이 계속된다.
전밀도 동작으로부터 반밀도 동작으로 복귀할 경우, 더 이상 필요하지 않은 일부 데이터가 홀수 행들에 있을 수 있다. 그 데이터는 반밀도 동작이 다시 시작될 때 삭제된다. 왜냐하면, 기입 프로세스는 짝수 워드 라인들을 활성화하고, 센스 증폭기로 (정확한 최초 데이터인) 데이터를 감지하고 그 후 짝수 워드 라인에 상보적인 홀수 워드 라인을 활성화하기 때문이다. 이것은 센스 증폭기가 시동(fire)할 때 홀수 행 셀에 짝수 행 셀 내의 데이터의 반전 데이터를 저장하고, 홀수 행 셀에 존재했던 데이터는 무엇이든 재기입한다. 전밀도로부터 반밀도로의 전환 시에, 짝수 행들 상의 데이터는 유지되지만 홀수 행들 상의 데이터는 폐기된다. 일 실시예에서는, 홀수 행들 내의 데이터를 세이브(save)하기 위한 어떠한 시도도 행해지지 않는다. 예를 들면, 도 1 및 2에 도시된 구성들을 이용하여, 반밀도로부터 전밀도 동작으로 전환할 때, 0,0 행은 0,1 행이 된다.
또 다른 실시예에서는, 오퍼레이팅 시스템 또는 메모리 제어기는 데이터가 메모리에 제공되기 전에 적당한 행들에 기입되도록 데이터를 편성(organize)한다. 전밀도 모드로부터 반밀도 모드로 전환할 때, 일 실시예에서는, 홀수 내부 행들로부터 일부 데이터를 세이브하기 위하여, 데이터가 버퍼에 저장되고, 그 후 스크럽 리프레시 동작 전에 짝수 행에 기입된다. 또 다른 실시예에서는, 홀수 행들로부터의 데이터를 계속 유지하기 위한 판정이 행 단위로(on a row by row basis) 또는 블록 단위로(on a block by block basis)도 수행된다.
반밀도 동작에서 메모리에 기입하기 위하여, 오퍼레이팅 시스템 또는 메모리 제어기는 보다 많은 메모리 밀도를 가질 필요가 있는 경우에만 전환을 가능케 하기 위해, 동작 모드와 일치하는 위치에, 즉 상보 행들 중 하나에 데이터를 배치하고 다른 것에는 데이터를 배치하지 않기 위해 이용된다. 예를 들면, 반밀도 모드에서 동작이 시작되는 경우, 홀수/짝수 행 쌍들 중 짝수 행들만 이용된다. 짝수 행들이 차 있거나, 또는 논리적으로 가능한 한 차 있는 것에 가깝고(as close to fill as is logically possible), 디바이스가 여전히 더 많은 메모리 밀도를 필요로 하는 경우, 홀수 행에 기입된다. 일단 홀수 행에 기입되면, 오퍼레이팅 시스템 또는 메모리 제어기, 또는 메모리 내의 데이터의 기입 위치를 모니터하는 검출기는 전밀도 동작을 개시한다. 반밀도로부터 전밀도로 전환할 때 어떠한 데이터도 소실되지 않는다. 왜냐하면 반밀도 동작에 행해지는 모든 것은 생성된 리던던시(redundancy)의 제거이기 때문이다.
어떤 시점에서, 디바이스는 저감된 밀도 요건을 가질 수도 있다. 필요한 밀도가 반밀도 동작을 위한 임계치 아래로 떨어지는 시점에서, 메모리는 전력 소비를 덜기 위해 다시 반밀도 동작으로 전환한다. 만일 코어 메모리 데이터가 처음에 하위 어드레스 행들(반밀도 행들)에 기입되면, 메모리가 다시 반밀도 동작으로 전환할 때, 소실되는 데이터는 시스템의 전밀도 동작 중에 추가된 그 데이터뿐이다. 일 실시예에서는, 반밀도 동작으로의 전환은 임의의 홀수 내부 행에 데이터가 기입되지 않을 때까지는 발생하지 않는다.
블록 318에 지시된 스크럽 리프레시는 전밀도 동작으로부터 다시 반밀도 동작으로 변환할 때 짝수 내부 행들 내의 정보를 계속 유지하는 것을 포함하고, 도 4의 흐름도에 더 상세히 도시되어 있다. 일 실시예에서는, 블록 400에서 짝수 워드 라인들이 활성화되고, 블록 402에서 그들 짝수 워드 라인들에 대하여 센스 증폭기에서 데이터가 감지되고, 센스 증폭기가 안정된 후에 블록 404에서 홀수 워드 라인들이 활성화된다. 이 데이터는 짝수 내부 행들에 저장된 최초 데이터이다. 센스 증폭기가 시동할 경우, 반밀도 동작에서, 짝수 내부 행들 내의 데이터의 반전 데이터가 홀수 내부 행들이었지만 지금은 도 2에 잘 도시된 바와 같이 각 짝수 내부 행에 대한 상보 행들인 행들에 저장된다. 블록 406에서 양쪽 워드 라인들이 프라차지되고, 최초 데이터는 주 셀(primary cell)에 저장되고 그것의 상보 데이터는 정상 반밀도 동작에서와 같이 상보 셀에 저장된다. 일 실시예에서는, 스크럽 리프레시는 고유 명령이다. 또 다른 실시예에서는, 스크럽 리프레시는 초기 동작으로부터 반밀도 모드에 있었던 임의의 동작에 대하여 사용된 동일한 명령이다.
또 다른 실시예에서는, 메모리의 사용이 모니터되고, 사용이 반 사용(half usage)보다 충분히 아래 레벨로 떨어지면, 메모리는 다시 반밀도 동작으로 전환한다. 이 실시예에서는, 일부 데이터가 홀수 내부 행들에 존재할 수 있고, 그 데이터는 반밀도 동작으로 전환이 행해지기 전에 짝수 내부 행들에 재기입되어야 한다. 이 실시예에서는, 오퍼레이팅 시스템은 데이터의 배치를 모니터하고, 전밀도로부터 반밀도로 동작이 변경되어야 할 때, 삭제되어야 할 행들로부터의 데이터는 버퍼 등으로 판독 출력되고, 그 후 전밀도로부터 반밀도로 동작이 전환할 때 데이터가 계속 유지될 행들에 기입된다. 그러한 검사 및 판독/기입 동작은 다른 실시예에서는 블록 단위로 수행될 수도 있다.
동작 시에, 본 발명의 메모리는 다음과 같이 기능한다. 시동 시에 메모리의 디폴트 동작이 개시된다. 일 실시예에서는, 디폴트 시동 동작 모드는 반밀도 동작이다. 시동과 함께, 그 후, 메모리는 반밀도 동작에서 동작한다. 이 실시예에서는, 메모리 기능에서는 짝수 행들에만 기입되고, 어레이의 홀수 행들은 당업계에 공지된 바와 같이 리던던시용으로 이용된다. DRAM에의 기입은 밀도에 대한 요건이 메모리의 반밀도 동작의 요건을 초과할 때까지 짝수 행들에서만 행해진다. 메모리에 대한 제어 프로그램은 데이터가 기입되고 있는 어드레스들을 모니터한다. 일단 홀수 행 어드레스와 마주치면, 메모리 제어기는 메모리의 동작을 전밀도 동작으로 전환하여, 메모리의 밀도를 두 배로 한다. 반밀도만 요구되는 경우, 메모리의 전력 소비는 전밀도 동작의 전력 소비보다 낮다. 그러나, 메모리에 대한 요건이 반밀도 동작의 요건을 초과하면, 전 전력 동작이 이용되고, 증가된 용량이 이용 가능하다. 메모리 제어기는 또한 일단 메모리가 전밀도 메모리로 전환되면 메모리의 밀도 및 사용된 부분을 모니터한다. 보다 적은 데이터가 메모리에 기입되거나 저장되고 있을 때, 메모리에 대해 반밀도 동작이 다시 한번 충분한 시간이 올 것이다. 이때, 메모리 제어기는 마지막 홀수 행 데이터 어드레스가 더 이상 필요하지 않다거나, 또는 메모리의 현 상태에 대해 요구되는 메모리의 밀도가 반밀도 임계치 보다 아래에 있다는 것을 판정한다. 일단 이러한 판정이 행해지면, 메모리 제어기는 다시 반밀도로 동작으로 전환한다.
위에서 설명한 바와 같이, 전밀도 동작과 반밀도 동작 간에 전환할 때, 홀수 행들에 저장된 데이터는 소실될 것이다. 따라서, 오퍼레이팅 시스템 또는 메모리 제어기는 메모리가 반밀도 동작에서 동작하고 있을 때는 반밀도 동작만 이용되도록 메모리에 기입될 데이터의 어드레스들을 모니터한다.
설명한 바와 같이, 전형적인 전밀도 물리적 레이아웃과 반밀도 물리적 레이아웃 간에 구조적 차이는 없다. 전밀도 모드와 반밀도 모드의 차이는 메모리의 논리 및 제어에 있다. 본 발명의 실시예들은 보다 낮은 전력 및 보다 작은 메모리 밀도가 요망되거나 요구될 때는 반밀도 동작을 가능케 하고, 보다 높은 저장 밀도가 요구될 때는 전밀도 동작을 가능케 하기 위해 논리적 시프트를 이용한다.
또 다른 실시예에서는, 반밀도 동작 모드에서의 디폴트 파워 업 대신에 메모리를 정상 또는 반밀도 동작으로 강제시키기 위해 모드 레지스터가 이용된다. 예를 들면, 모드 레지스터에 0이 기입되면, 동작은 전밀도로 강제된다. 만일 모드 레지스터에 1이 기입되면, 동작은 반밀도로 강제된다. 모드 레지스터의 설정은 동작 중에, 또는 파워 업 등의 시점에 "온더플라이(on the fly)"로 달성될 수 있다. 또한, 동작을 전밀도 또는 반밀도 동작 모드로 강제시키기 위해 사용자에 의해 특정 "리셋" 명령이 호출될 수도 있다. 만일 반밀도 동작이 실행 가능하지 않다면, 메모리 제어기 또는 오퍼레이팅 시스템에 대한 모니터가 저장될 메모리의 양이 메모리의 반밀도 구성에 적합할 때까지 반밀도에서의 동작을 허용하지 않는다. 전밀 도 동작의 설정은 다양한 실시예들에서 모드 레지스터 설정 명령에 의한 모드 레지스터의 설정, 전용 입력 핀 등에 의해 달성된다.
또 다른 실시예에서는, 시동 시에 동작은 반밀도 동작으로 디폴트되고 가능한 한 오래 반밀도 동작에서 계속되고, 홀수 행이 액세스될 때 전밀도로 전환한다.
짝수 및 홀수 행들(even and odd rows)의 규약이 본 명세서의 설명에서 사용된다. 그러한 사용을 위한 다른 용어가 생기고, 짝수 및 홀수로써 각각 짝수 행들로는 반밀도만의 행들을 의미하고 전밀도 이용 가능한 행들이 홀수 행들인 것을 이해해야 할 것이다. 제한으로서가 아니라 단지 예로서, 사용될 수 있는 그 밖의 용어는 짝수 행들에 대한 하위 어드레스 행들(lower address rows), 홀수 행들에 대한 상위 어드레스 행들(upper address rows)을 포함한다.
메모리 제어기 또는 다른 오퍼레이팅 시스템 모듈은 일 실시예에서 메모리의 동작을 제어하기 위해 이용된다. 제어기 또는 오퍼레이팅 시스템은 본 명세서에서 설명된 프로세스를 달성하기 위해 프로세서 등에서 명령을 실행하는 머신 판독 가능한 매체일 수 있다.
도 5를 참조하면, 본 발명의 일 실시예의 DRAM(502)을 갖는 시스템(500)의 간략화된 블록도가 도시되어 있다. 메모리 디바이스는 양방향 데이터 통신을 위해 프로세서(510)에 연결될 수 있다. 메모리는 메모리 셀들의 어레이(512)를 포함한다. 프로세서로부터의 제어 신호(540)에 응답하여 어레이로부터 데이터 저장 및 검색을 관리하는 제어 회로(524)가 제공된다. 어드레스 회로(526), X-디코더(528) 및 Y-디코더(530)는 어레이의 어드레스 신호(542) 및 저장 액세스 위치들을 분석한 다. 센스 회로(532)는 어레이로부터 데이터를 판독하고 출력 데이터를 I/O 회로(534)에 연결하기 위해 이용된다. I/O 회로는 프로세서(510)로부터 데이터를 수신하고 이 데이터를 어레이(512)에 전달하기 위해 양방향 방식으로 동작한다. 센스 회로는 일부 실시예들에서 입력 데이터를 저장하기 위해 이용되지 않을 수도 있다는 것에 유의하자.
다이내믹 메모리는 잘 알려져 있고, 숙련된 당업자라면 상기한 DRAM이 DRAM 기술의 기본적인 이해를 제공하기 위해 간략화되었고 DRAM의 모든 특징들을 설명하기 위한 것이 아님을 알 것이다.
본 명세서에서는 반밀도 동작이 짝수 행들에만 데이터를 기입하는 것으로 데이터 기입이 설명되었지만, 반밀도 동작에서 홀수 행들에만 데이터를 기입하는 것도 가능하다는 것을 이해해야 할 것이다. 또한, 데이터가 한 쌍의 상보 행들 중 하나에 기입되기만 한다면, 반밀도 동작이 일부 짝수 행들, 및 일부 홀수 행들을 이용할 수도 있을 것이다. 반밀도 동작에서 전력 소비가 저감되도록 이용 가능한 메모리 셀들 중 절반이 이용되면 충분하다.
결론
본 발명의 다양한 실시예들의 이점들은 저감된 양의 메모리가 이용될 때 자동으로 실현될 수 있는 저전력 절전을 포함한다. 또한, 전밀도 동작의 이점들은 필요시 제공된다. 또한, 메모리는 메모리 어레이의 하위 절반에 저장된 데이터를 소실하지 않고 다시 반밀도 동작으로 복귀할 수 있다.
본 발명의 다양한 실시예들의 또 다른 이점들은 핸드헬드 컴퓨터 또는 개인 휴대 정보 단말(personal digital assistants) 등의 휴대형 디바이스들과 같은 이용 가능한 전력의 양이 제한된 디바이스들에서의 이용을 포함한다. 애플리케이션 데이터는 일 실시예에서 하위 메모리 어레이에 저장되고 디바이스가 스탠바이 모드 또는 시동 모드에 있을 때 메모리는 반밀도 동작에서 동작한다. 그 후, 임시 데이터는 동작 중에 전체 어레이에 저장될 수 있다. 이 데이터는 폐기될 수 있고 메모리는 애플리케이션 데이터의 어떤 것도 소실하지 않고 휴대형 디바이스의 스탠바이 또는 휴면 모드를 위한 그것의 저전력 상태로 복귀한다.
본 발명의 실시예들은 시스템에 의해 요구되는 대로 증가된 밀도를 위하여 반밀도 저전력 동작과 전밀도 동작 간에 자동으로 전환하는 구성 가능한 메모리(일 실시예에서는 DRAM)를 포함한다. 또한 저장된 데이터를 소실하지 않고 셀프 리프레시 절전을 위하여 메모리를 반밀도 동작으로 복귀시키는 방법이 개시되어 있다. 파워 업 중에, 메모리는 디폴트로 반밀도 동작으로 되어, 그것의 셀프 리프레시 전력이 최저가 된다. 모든 동작들은 모든 짝수 내부 행들이 찰 때까지 짝수 내부 행들에서 이루어진다. 메모리는 홀수 내부 행이 액세스될 때까지 반밀도 동작에서 머무르고, 그 시점에서, 메모리는 자동으로 정상 전밀도 메모리 동작으로 변환한다. 전밀도 동작의 증가된 전력에 따라서 셀프 리프레시 타이밍이 조정된다.
시스템이 요구할 때 또는 요구하면 메모리를 다시 반밀도 동작 어드레싱으로 변환하기 위해 리셋 시퀀스가 부가된다. 처음에 반밀도 동작을 위해 이용된 짝수 행들에 저장된 데이터를 계속 유지하기 위해 리프레시 스크러빙 동작이 부가된다. 본 발명의 스크럽 리프레시 실시예는 짝수 워드 라인을 활성화하는 것과, 센서 증 폭기에서 (정확한 최초 데이터인) 데이터를 감지하는 것과, 센스 증폭기가 안정된 후에 홀수 워드 라인을 활성화하는(따라서 반전 데이터를 셀에 자동으로 저장하는) 것과, 양쪽 워드 라인들을 프리차지하는 것과, 반밀도 동작을 위해 요구되는 바와 같이 주 셀에 최초 데이터를 저장하고 다른 셀에 상보 데이터를 저장하는 것을 포함한다.
본 명세서에서는 특정 실시예들이 예시되고 설명되었지만, 숙련된 당업자라면 동일한 목적을 성취하기 위해 계산된 어떠한 배열 구성이라도 도시된 특정 실시예를 대체할 수 있다는 것을 알 것이다. 이 출원은 본 발명의 임의의 개조 또는 변형들을 망라하고자 하는 것이다. 따라서, 이 발명은 청구항들 및 그 균등물들에 의해서만 제한된다는 것을 분명히 하고자 한다.

Claims (53)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 메모리 디바이스를 동작시키는 방법으로서,
    모든 짝수 내부 행들이 찰 때까지 짝수 내부 행들에만 반밀도 모드(half density)에서 데이터를 기입하는 단계와;
    홀수 내부 행이 처음 액세스될 때 전밀도 모드로 전환하는 단계와;
    전밀도 모드(full density)에서 임의의 행에 기입하는 단계와;
    홀수 행들이 더 요구되지 않을 때 다시 반밀도 모드로 전환하는 단계
    를 포함하고,
    다시 반밀도 모드로 전환하는 단계는,
    모든 남아있는 데이터를 상기 메모리의 짝수 행들에 기입하도록 상기 메모리 디바이스 내의 남아있는 최초 데이터(original data)를 편성(organize)하는 단계와;
    리프레시 스크러빙(refresh scrubbing) 단계
    를 포함하고,
    리프레시 스크러빙 단계는,
    반밀도 데이터를 포함하는 짝수 워드 라인을 활성화하는 단계와;
    센스 증폭기로 상기 데이터를 감지하는 단계와;
    홀수 워드 라인을 활성화하는 단계와;
    양쪽 워드 라인들을 프리차지하는 단계와;
    상기 편성된 최초 데이터를 상기 짝수 워드 라인에 저장하고 상보 데이터(complementary data)를 상기 홀수 워드 라인에 저장하는 단계
    를 포함하는 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 메모리로서,
    어드레스 회로에 의해 어드레싱 가능한 메모리 셀들의 어레이와;
    외부 데이터를 수신하고 그 데이터를 상기 어레이에 전달하는 입출력 회로와;
    상기 메모리를 전밀도 동작 모드 또는 반밀도 동작 모드 중 하나에서 동작시키는 메모리 제어기
    를 포함하고,
    상기 메모리 제어기는,
    반밀도 동작이 상기 메모리에 기입될 모든 데이터를 수용할 만큼의 충분한 밀도를 갖고 있지 않을 때 상기 반밀도 동작 모드로부터 상기 전밀도 동작 모드로의 전환 및 홀수 행들이 더 요구되지 않을 때 다시 반밀도 모드로의 전환을 포함하는 동작들을 수행하고,
    다시 반밀도 모드로의 전환은,
    모든 남아있는 데이터를 상기 메모리의 짝수 행들에 기입하도록 상기 메모리 내의 남아있는 최초 데이터의 편성; 및
    리프레시 스크러빙
    을 포함하고,
    리프레시 스크러빙은,
    반밀도 데이터를 포함하는 짝수 워드 라인의 활성화;
    센스 증폭기로 상기 데이터 감지;
    홀수 워드 라인의 활성화;
    양쪽 워드 라인들의 프리차지; 및
    상기 편성된 최초 데이터를 상기 짝수 워드 라인에 저장하고 상보 데이터를 상기 홀수 워드 라인에 저장하는 것
    을 포함하는 메모리.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 제25항에 있어서,
    상기 메모리는 프로세싱 시스템의 일부이고,
    상기 프로세싱 시스템은 상기 메모리에 연결된 프로세서를 포함하고, 상기 메모리는 상기 프로세서에 의해 제공된 데이터를 저장하고 상기 프로세서에 데이터를 제공하는 메모리.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 제16항에 있어서,
    데이터를 편성하는 단계는,
    홀수 행들로부터의 어떤 데이터가 세이브(save)되어야 할지를 결정하는 단계와;
    홀수 행들로부터 세이브되어야 할 데이터를 버퍼에 저장하는 단계와;
    홀수 행들로부터 세이브되어야 할 상기 데이터를 리프레시 스크러빙 전에 상기 버퍼로부터 짝수 행으로 기입하는 단계
    를 포함하는 방법.
  44. 제43항에 있어서,
    홀수 행들로부터의 어떤 데이터가 세이브되어야 할지를 결정하는 단계는 행 단위로(on a row by row basis) 수행되는 방법.
  45. 제43항에 있어서,
    홀수 행들로부터의 어떤 데이터가 세이브되어야 할지를 결정하는 단계는 블록 단위로(on a block by block basis) 수행되는 방법.
  46. 제16항에 있어서,
    반밀도 모드로 전환하는 단계는, 반밀도 동작을 위하여 상기 메모리의 셀프 리프레시 타이밍들을 변경하는 단계를 더 포함하는 방법.
  47. 제16항에 있어서, 다시 반밀도 모드로 전환하는 단계는,
    상기 메모리 디바이스의 사용을 모니터하는 단계와;
    상기 메모리에 저장될 모든 데이터가 상기 메모리 디바이스의 반밀도 구성으로 저장될 수 있을 때 다시 반밀도 모드로의 전환을 개시하는 단계
    를 더 포함하는 방법.
  48. 삭제
  49. 제25항에 있어서,
    상기 메모리는 버퍼를 더 포함하고,
    상기 동작들 중 데이터의 편성은,
    홀수 행들로부터의 어떤 데이터가 세이브되어야 할지 결정;
    홀수 행들로부터 세이브되어야 할 데이터를 상기 버퍼에 저장; 및
    홀수 행들로부터 세이브되어야 할 상기 데이터를 리프레시 스크러빙 전에 상기 버퍼로부터 짝수 행으로 기입하는 것
    을 포함하는 메모리.
  50. 제49항에 있어서,
    홀수 행들로부터의 어떤 데이터가 세이브되어야 할지 결정은 행 단위로 수행되는 메모리.
  51. 제49항에 있어서,
    홀수 행들로부터의 어떤 데이터가 세이브되어야 할지 결정은 블록 단위로 수행되는 메모리.
  52. 제25항에 있어서,
    반밀도 모드로의 전환은, 반밀도 동작을 위하여 상기 메모리의 셀프 리프레시 타이밍들을 변경하는 것을 더 포함하는 메모리.
  53. 제25항에 있어서,
    다시 반밀도 모드로의 전환은,
    상기 메모리의 사용을 모니터하는 것; 및
    상기 메모리에 저장될 모든 데이터가 상기 메모리의 반밀도 구성으로 저장될 수 있을 때 다시 반밀도 모드로 전환하는 것
    을 더 포함하는 메모리.
KR1020077002201A 2004-06-29 2005-06-27 반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법 KR100861439B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/881,500 2004-06-29
US10/881,500 US20050289294A1 (en) 2004-06-29 2004-06-29 DRAM with half and full density operation

Publications (2)

Publication Number Publication Date
KR20070027751A KR20070027751A (ko) 2007-03-09
KR100861439B1 true KR100861439B1 (ko) 2008-10-02

Family

ID=35115723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002201A KR100861439B1 (ko) 2004-06-29 2005-06-27 반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법

Country Status (9)

Country Link
US (1) US20050289294A1 (ko)
EP (1) EP1761932B1 (ko)
JP (1) JP2008505427A (ko)
KR (1) KR100861439B1 (ko)
CN (1) CN1989569B (ko)
AT (1) ATE397272T1 (ko)
DE (1) DE602005007228D1 (ko)
TW (1) TWI289306B (ko)
WO (1) WO2006004777A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
AU2015275310B2 (en) * 2012-02-03 2018-10-18 Axxin Pty Ltd Nucleic acid amplification and detection apparatus and method
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102388746B1 (ko) 2015-11-11 2022-04-20 삼성전자주식회사 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법
CN105808351B (zh) * 2016-03-06 2018-11-06 中国人民解放军国防科学技术大学 一种多模式自适应切换处理器
US9892776B2 (en) 2016-06-13 2018-02-13 Micron Technology, Inc. Half density ferroelectric memory and operation
US20190034105A1 (en) * 2017-12-28 2019-01-31 Intel Corporation Storage device having programmed cell storage density modes that are a function of storage device capacity utilization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107912A1 (en) * 2001-12-12 2003-06-12 Micron Technology, Inc. Half density ROM embedded DRAM
US20030193829A1 (en) * 2002-04-11 2003-10-16 Morgan Donald M. Method and system for low power refresh of dynamic random access memories
US20040032781A1 (en) * 2001-03-08 2004-02-19 Cowles Timothy B. Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797858A (en) * 1987-03-30 1989-01-10 Motorola, Inc. Semiconductor memory with divided word lines and shared sense amplifiers
US5781483A (en) * 1996-12-31 1998-07-14 Micron Technology, Inc. Device and method for repairing a memory array by storing each bit in multiple memory cells in the array
US6138214A (en) * 1997-12-19 2000-10-24 Siemens Aktiengesellschaft Synchronous dynamic random access memory architecture for sequential burst mode
US6853591B2 (en) * 2003-03-31 2005-02-08 Micron Technology, Inc. Circuit and method for decreasing the required refresh rate of DRAM devices
US7146456B2 (en) * 2003-09-29 2006-12-05 Infineon Technologies North America Corp. Memory device with a flexible reduced density option

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032781A1 (en) * 2001-03-08 2004-02-19 Cowles Timothy B. Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs
US20030107912A1 (en) * 2001-12-12 2003-06-12 Micron Technology, Inc. Half density ROM embedded DRAM
US20030193829A1 (en) * 2002-04-11 2003-10-16 Morgan Donald M. Method and system for low power refresh of dynamic random access memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same

Also Published As

Publication number Publication date
ATE397272T1 (de) 2008-06-15
KR20070027751A (ko) 2007-03-09
WO2006004777A1 (en) 2006-01-12
US20050289294A1 (en) 2005-12-29
JP2008505427A (ja) 2008-02-21
DE602005007228D1 (de) 2008-07-10
CN1989569A (zh) 2007-06-27
EP1761932A1 (en) 2007-03-14
TWI289306B (en) 2007-11-01
EP1761932B1 (en) 2008-05-28
TW200606942A (en) 2006-02-16
CN1989569B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
US6751143B2 (en) Method and system for low power refresh of dynamic random access memories
KR100320266B1 (ko) 메모리 회로
KR100861439B1 (ko) 반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법
USRE42976E1 (en) Semiconductor memory device with reduced data access time
US7180808B2 (en) Semiconductor memory device for performing refresh operation
US8164965B2 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US6751159B2 (en) Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
US6392958B1 (en) Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same
US5848015A (en) Bitline precharge halt access mode for low power operation of a memory device
US7180806B2 (en) Memory device, refresh control circuit to be used for the memory device, and refresh method
WO1998006100A9 (en) Bitline precharge halt access mode for low power operation of a memory device
US5251177A (en) Semiconductor memory device having an improved refresh operation
KR100618858B1 (ko) 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
KR100653686B1 (ko) 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법
JPH0863969A (ja) 半導体記憶装置
KR100367736B1 (ko) 반도체 메모리 장치
KR100569562B1 (ko) Ｐｓｒａｍ의 액티브 제어회로
JPH03266290A (ja) ダイナミックｒａｍ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 12