CN105808351B - 一种多模式自适应切换处理器 - Google Patents

一种多模式自适应切换处理器 Download PDF

Info

Publication number
CN105808351B
CN105808351B CN201610126001.XA CN201610126001A CN105808351B CN 105808351 B CN105808351 B CN 105808351B CN 201610126001 A CN201610126001 A CN 201610126001A CN 105808351 B CN105808351 B CN 105808351B
Authority
CN
China
Prior art keywords
self
pool
control module
computing
adaptive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610126001.XA
Other languages
English (en)
Other versions
CN105808351A (zh
Inventor
邢座程
张洋
刘苍
唐川
汤先拓
王峰
王庆林
原略超
危乐
吕朝
董永旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201610126001.XA priority Critical patent/CN105808351B/zh
Publication of CN105808351A publication Critical patent/CN105808351A/zh
Application granted granted Critical
Publication of CN105808351B publication Critical patent/CN105808351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种多模式自适应切换处理器,解决处理器在高吞吐,低功耗和高可靠性之间进行折衷和平衡的问题。本发明由指令池、第一数据缓存、第一解耦缓存、计算池、第二解耦缓存、存储池、自适应控制模块组成,指令池由指令高速缓存、译码单元和分派单元组成;第一解耦缓存由3个指令缓存组成;计算池由3组计算单元组成;第二解耦缓存由3个数据缓存组成;存储池由3个子寄存器文件和3个子数据存储器组成;自适应控制模块是软件,根据环境参数向分派单元、第一数据缓存、计算池、存储池发送不同的开关信号,改变分派单元分派策略,实现吞吐率‑功耗‑可靠性三种模式自适应切换,使得处理器在这三种模式下的总体效能达到动态最优。

Description

一种多模式自适应切换处理器
技术领域
本发明主要涉及到计算机体系结构中的可重构处理器结构。
背景技术
特定领域高可信系统的发展趋势是吞吐率、功耗和可靠性的协同设计和优化,这个新的研究领域已经受到业界的高度关注,并进行了一些初步的研究,相关研究主要集中在cache容错和功耗均衡上,如Ying Zhang和Krishnendu H在ACM Trans on EmbeddedComputing Systems中发表的文章“Dynamic adaptation for fault toleranceand powermanagement in embedded real time system”(嵌入式实时系统中容错与功耗管理的动态自适应)中所述,以及Burleson W和Maheshwari R在IEEE Trans.VLSI Systems发表的文章“Trading off transient fault tolerance and power consumption in deepsubmicron(DSM)VLSI circuits”(深亚微米VLSI电路中,瞬时容错和功耗消耗的权衡)中提出的利用系统的空闲时间采用动态电压频率调整DVFS(Dynamic Voltage and FrequencyScaling)降低功耗和通过回滚操作提高可靠性的协同优化。ZHANG Xiao-lin在Journal ofAstronautics上发表的文章“Reliable and Low Power Simultaneous OptimizationforOn-Board Computer”(板载计算机可靠和低功耗的模拟优化)中主要研究了周期性硬实时系统的可靠性和低功耗的均衡优化问题,构建了整数规划模型,提出了基于三步的层次化优化策略。协同采用任务调度,动态可靠性管理DRM(Dynamic ReliabilityManagement),动态功耗管理DPM(Dynamic Power Management)和DVFS对系统进行均衡优化。在传统的设计中,根据应用类型的不同粗粒度地选择容错策略,不仅不能很好地反映程序本身的阶段性特征,而且没有充分考虑到环境对吞吐率、功耗和可靠性的影响,降低处理器性能的同时还损失了大量的功耗。可见,相关研究主要集中在算法级和系统级的优化与调度以及对电路的改进。上述研究并未提出一种针对吞吐率,功耗和可靠性进行动态切换的专门的体系结构,因此其分别在高吞吐率,低功耗和高可靠性模式下的工作效能并不高。由于吞吐率、功耗和可靠性三者很难达到统一,在满足某一项要求的情况下很难兼顾另外的性能,因此这三种指标相互制约的难题给特定领域计算机的快速发展提出了巨大的挑战。为应对这种挑战,本发明提出了一种效能自适应的处理器架构,使其既能实现高吞吐率,又能满足可靠性和低功耗的需求,实现吞吐率、功耗和可靠性三者间的折衷和平衡。
发明内容
本发明要解决的技术问题在于:针对现有面向特定领域的处理器无法在高吞吐,低功耗和高可靠性之间进行有效折衷和平衡的问题,提出一种能够针对特定应用场景进行吞吐率-功耗-可靠性三种模式自适应切换的处理器结构,可以自适应调整处理器的吞吐率、功耗和可靠性,使得处理器在这三种模式下的总体效能达到动态最优。同时,通过引入解耦缓存将指令池、计算池和存储池分开,减少了池间干扰,提升了性能。
本发明的技术方案是:
本发明通过总线与存储器相连,存储器存储处理器将要运行的程序、数据,并存储传感器采集到的温度值、辐射值等环境参数。多模式自适应切换处理器从存储器获得指令、数据和环境参数,执行程序并根据环境参数进行状态自适应切换,将执行程序得到的结果通过总线回传到存储器中。
多模式自适应切换处理器由指令池、第一数据缓存、第一解耦缓存、计算池、第二解耦缓存、存储池、自适应控制模块组成。指令池的输入端口连接存储器,指令池输出端口连接至第一解耦缓存的输入端口和第一数据缓存;第一数据缓存的输入端口连接存储器、自适应控制模块和指令池,输出端口连接至计算池;第一解耦缓存的输入端口连接指令池,输出端口连接计算池;计算池的输入端口连接第一解耦缓存、第一数据缓存和自适应控制模块,输出端口连接第二解耦缓存;第二解耦缓存的输入端口连接计算池,输出端口连接到存储池。自适应控制模块与存储器相连,接收存储器的环境参数,自适应控制模块的输出端口连接到指令池、第一数据缓存、计算池和存储池,发送不同控制信号改变指令池、计算池和存储池中有效运算单元和存储单元数目。
指令池由指令高速缓存、译码单元和分派单元组成。指令高速缓存的输入端口连接存储器,输出端口连接译码单元,指令高速缓存将从存储器传来的指令缓存,供译码单元使用。译码单元输入端口连接指令高速缓存,输出端口连接分派单元和第一数据缓存,译码单元对指令高速缓存中的指令进行译码,将译码输出的指令发送到分派单元中,并通过译码得到指令所需数据在第一数据缓存中的地址。分派单元的输入端口连接译码单元、自适应控制模块,分派单元根据从自适应控制模块接收的不同的开关信号将译码后的指令分派到第一解耦缓存。当分派单元接收到自适应控制模块发送的高吞吐率模式开关信号时,分派单元将从译码单元收到的连续三条指令发送到第一解耦缓存。当分派单元接收到自适应控制模块发送的低功耗模式开关信号时,分派单元将译码单元发出的唯一一条指令发送到第一解耦缓存。当分派单元接收到自适应控制模块发送的高可靠性模式开关信号时,分派单元将译码单元发出的唯一一条指令发送三次到第一解耦缓存。
第一数据缓存由片上存储器实现,容量大于8KB,存放来自存储器中的数据,根据从自适应控制模块接收的不同开关信号和译码单元发送的地址将不同数目的数据送到计算池。第一数据缓存通过译码单元发送的地址来索引所需的数据,索引方式与访问cache的方式类似。当第一数据缓存接收到自适应控制模块发送的高吞吐率模式开关信号时,第一数据缓存将被索引到的三组不同数据发送到计算池。当第一数据缓存接收到自适应控制模块发送的低功耗模式开关信号时,第一数据缓存将其中的一组数据发送到计算池。当第一数据缓存接收到自适应控制模块发送的高可靠性模式开关信号时,第一数据缓存将其中的一组数据发送三次到计算池中。
第一解耦缓存由3个指令缓存组成,分别为第一指令缓存,第二指令缓存和第三指令缓存,每个指令缓存由片上存储器实现,容量大于2KB。第一指令缓存连接分派单元和计算池,高吞吐率模式时,第一解耦缓存缓存分派单元发送的第一条指令;低功耗模式时,第一解耦缓存缓存分派单元发送的唯一的指令;高可靠性模式时,第一解耦缓存缓存分派单元发送的一条指令。第二指令缓存和第三指令缓存也分别连接分派单元和计算池,在高吞吐率模式时,它们分别缓存分派单元发送的第二条指令和第三条指令,在低功耗模式时,它们不缓存指令,高可靠性模式时,它们分别缓存分派单元发送的一条指令(虽然第一指令缓存,第二指令缓存和第三指令缓存接收的这条指令是相同的)。计算池由三组计算单元组成,分别为第一组计算单元,第二组计算单元和第三组计算单元,每组计算单元包括4个运算单元:一个整数运算单元,一个浮点乘法器,一个浮点加法器和一个浮点除法器。整数运算单元负责进行整数加减,浮点乘法器和浮点除法器分别进行浮点的乘除运算,浮点加法器进行浮点加减操作。每组计算单元中的每个运算单元都与第一指令缓存、第二指令缓存、第三指令缓存、第一数据缓存、自适应控制模块和第二解耦缓存相连,每组计算单元中的每个运算单元在自适应控制模块的不同开关信号控制下,选择指令对第一数据缓存中的数据进行计算,并将结果送到第二解耦缓存。当三组计算单元从自适应控制模块接收到高吞吐率模式控制信号时,处理器工作在高吞吐率模式,三组计算单元中每组计算单元分别从第一解耦缓存中所对应的指令缓存中取得一条指令,从数据缓存中取得一组数据,并进行计算,将运算结果送到第二解耦缓存。当三组计算单元从自适应控制模块接收到低功耗模式控制信号时,处理器工作在低功耗模式,第一组计算单元从第一解耦缓存的第一指令缓存中取得一条指令,从数据缓存取得一组数据,第一组计算单元的运算单元进行计算,将一组运算结果送到第二解耦缓存。当三组计算单元从自适应控制模块接收到高可靠性模式控制信号时,处理器工作在高可靠性模式,计算池从第一解耦缓存的三个指令缓存中取得三条相同指令,并从数据缓存中取得三组相同数据,第一组计算单元取得第一条指令和第一组数据并进行运算,第二组计算单元取得第二条指令和第二组数据并进行运算,第三组计算单元取得第三条指令和第三组数据并进行运算。三组运算结果均送到第二解耦缓存。
第二解耦缓存由3个数据缓存组成,分别为第二数据缓存、第三数据缓存和第四数据缓存,每个数据缓存由片上存储器实现,容量大于8KB。第二数据缓存的输入端口连接到第一组计算单元中运算单元的输出端口,存贮第一组计算单元的运算结果,第三数据缓存的输入端口连接到第二组计算单元中运算单元的输出端口,存贮第二组计算单元的运算结果,第四数据缓存的输入端口连接到第三组计算单元中运算单元的输出端口,存贮第三组计算单元的运算结果。第二数据缓存,第三数据缓存和第四数据缓存的输出端口连接到存储池。
存储池由寄存器文件和数据存储器组成。寄存器文件由三个独立的子寄存器文件组成,分别为第一子寄存器文件,第二子寄存器文件和第三子寄存器文件。每个子寄存器文件均由片上存储器实现,容量大于20KB。数据存储器由三个独立的子数据存储器组成,分别为第一子数据存储器,第二子数据存储器和第三子数据存储器。每个子数据存储器均由片上存储器实现,容量大于100KB。每个子寄存器文件和每个子数据存储器可以独立开启和关闭。存储池从第二解耦缓存接收数据,当从自适应控制模块接收高吞吐率模式开关信号时,三个子寄存器文件和三个子数据存储器均打开,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果,第二子寄存器文件和第二子数据存储器存储第三数据缓存的结果,第三子寄存器文件和第三子数据存储器存储第四数据缓存的结果。当从自适应控制模块接收低功耗模式开关信号时,只有第一子寄存器文件和第一子数据存储器打开,其他子寄存器文件和子数据存储器关闭,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果。当从自适应控制模块接收高可靠性模式开关信号时,三个子寄存器文件和三个子数据存储器均打开,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果,第二子寄存器文件和第二子数据存储器存储第三数据缓存的结果,第三子寄存器文件和第三子数据存储器存储第四数据缓存的结果。
自适应控制模块是烧在处理器中的软件,自适应控制模块从存储器获取环境参数,根据温度、辐射值和电量这三种环境参数不同,向分派单元、第一数据缓存、计算池、存储池发送高吞吐率模式开关信号、低功耗模式开关信号、高可靠性模式开关信号中任意一种,通过改变分派单元分派策略、关断或打开不同计算单元、不同子寄存器文件和不同子数据存储器来实现处理器的不同运行模式。
1.自适应控制模块的流程是:多模式自适应切换处理器处于关闭状态,加电,多模式自适应切换处理器进入低功耗模式。
2自适应控制模块从存储器读取环境参数:
2.1.若环境参数即温度T,辐射值R和电量C满足第一种环境的条件:即(T0<T<T1)∩(0<R<R1)∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于高吞吐率模式,T0、T1、R1、C0由用户根据需求设定,一般可设为T0=-50℃,T1=50℃,R1=15000nGy/h,C0=20mAh。自适应控制模块向指令池、计算池、存储池发出高吞吐率模式开关信号,使得指令池、计算池、存储池处于高吞吐率模式,多模式自适应切换处理器由低功耗模式转为高吞吐率模式,转第3步。
2.2.若环境参数满足第二种环境的条件:即环境参数满足((T<T0)∪(T>T1)∪(R>R1))∩(C>C0),自适应控制模块判定多模式自适应切换处理器应处于进入高可靠性模式。此时,自适应控制模块向指令池、计算池、存储池发送高可靠性模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由低功耗模式转为高可靠性模式,转第4步。
2.3.若环境参数为其他环境参数(即环境参数既不满足第一种环境的条件,也不满足第二种环境的条件)下,处理器保持在低功耗模式,自适应控制模块仍然执行第2步。
2.4.若系统断电,则多模式自适应切换处理器回到关闭状态,自适应控制模块转第1步。
3.多模式自适应切换处理器处于高吞吐率模式,自适应控制模块从存储器读取环境参数:
3.1若环境参数为满足第三种环境的条件:即环境参数温度满足(C<C0)或系统断电,自适应控制模块判定多模式自适应切换处理器应处于低功耗模式。此时,自适应控制模块向指令池、计算池、存储池发送低功耗模式开关信号,使得指令池、计算池、存储池处于低功耗模式,多模式自适应切换处理器由高吞吐率模式转为低功耗模式,转第2步。
3.2若环境参数满足第二种环境的条件:多模式自适应切换处理器在((T<T0)∪(T>T1)∪(R>R1))∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于进入高可靠性模式。此时,自适应控制模块向指令池、计算池、存储池发送高可靠性模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由高吞吐率模式转为高可靠性模式,转第4步。
3.3.若环境参数为其他环境参数(即环境参数既不满足第三种环境的条件,也不满足第二种环境的条件)下,处理器保持在高吞吐率模式,自适应控制模块仍然执行第3步。
4.多模式自适应切换处理器处于高可靠性模式,自适应控制模块从存储器读取环境参数:
4.1若环境参数为满足第三种环境的条件:即环境参数满足(C<C0)或系统断电,自适应控制模块判定多模式自适应切换处理器应处于低功耗模式。此时,自适应控制模块向指令池、计算池、存储池发送低功耗模式开关信号,使得指令池、计算池、存储池处于低功耗模式,多模式自适应切换处理器由高可靠性模式转为低功耗模式,转第2步。
4.2若环境参数满足第一种环境的条件:即环境参数满足(T0<T<T1)∩(0<R<R1)∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于高吞吐率模式。此时,自适应控制模块向指令池、计算池、存储池发送高吞吐率模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由高可靠性模式转为高吞吐率模式,转第3步。
4.3若环境参数为其他环境参数(即环境参数既不满足第三种环境的条件,也不满足第一种环境的条件)下,处理器保持在高可靠性模式,自适应控制模块仍然执行第4步。
与现有技术相比,本发明的优点在于:
1、本发明自适应控制模块可根据环境变化发送不同的开关信号控制运算部件和存储部件数目,使处理器工作在高吞吐率模式、低功耗模式或高可靠性模式,根据不同应用场景切换到不同的工作模式。实现了片上指令资源、计算资源以及存储资源的动态重构,从而达到吞吐率-功耗-可靠性三种模式自适应切换的效果。
2、本发明通过第一解耦缓存和第二解耦缓存将指令池、计算池和存储池解耦合,减小了池间干扰。
附图说明
图1是本发明多模式自适应切换处理器的工作环境示意图;
图2是本发明总体逻辑结构图;
图3是本发明三种工作状态之间的状态转换图;
具体实施方式:
图1是本发明多模式自适应切换处理器的工作环境示意图。本发明通过总线与存储器相连,存储器存储处理器将要运行的程序、数据,并存储传感器采集到的温度值、辐射值等环境参数。多模式自适应切换处理器从存储器获得指令、数据和环境参数,执行程序并根据环境参数进行状态自适应切换,将执行程序得到的结果通过总线回传到存储器中。
图2为本发明的总体结构示意图。
多模式自适应切换处理器由指令池、第一数据缓存、第一解耦缓存、计算池、第二解耦缓存、存储池、自适应控制模块组成。指令池的输入端口连接存储器,指令池输出端口连接至第一解耦缓存的输入端口和第一数据缓存;第一数据缓存的输入端口连接存储器、自适应控制模块和指令池,输出端口连接至计算池;第一解耦缓存的输入端口连接指令池,输出端口连接计算池;计算池的输入端口连接第一解耦缓存、第一数据缓存和自适应控制模块,输出端口连接第二解耦缓存;第二解耦缓存的输入端口连接计算池,输出端口连接到存储池。自适应控制模块与存储器相连,接收存储器的环境参数,自适应控制模块的输出端口连接到指令池、第一数据缓存、计算池和存储池,发送不同控制信号改变指令池、计算池和存储池中有效运算单元和存储单元数目。
指令池由指令高速缓存、译码单元和分派单元组成。指令高速缓存的输入端口连接存储器,输出端口连接译码单元,指令高速缓存将从存储器传来的指令缓存,供译码单元使用。译码单元输入端口连接指令高速缓存,输出端口连接分派单元和第一数据缓存,译码单元对指令高速缓存中的指令进行译码,将译码输出的指令发送到分派单元中,并通过译码得到指令所需数据在第一数据缓存中的地址。分派单元的输入端口连接译码单元、自适应控制模块,分派单元根据从自适应控制模块接收的不同的开关信号将译码后的指令分派到第一解耦缓存。当分派单元接收到自适应控制模块发送的高吞吐率模式开关信号时,分派单元将从译码单元收到的连续三条指令发送到第一解耦缓存。当分派单元接收到自适应控制模块发送的低功耗模式开关信号时,分派单元将译码单元发出的唯一一条指令发送到第一解耦缓存。当分派单元接收到自适应控制模块发送的高可靠性模式开关信号时,分派单元将译码单元发出的唯一一条指令发送三次到第一解耦缓存。
第一数据缓存由片上存储器实现,容量大于8KB,存放来自存储器中的数据,根据从自适应控制模块接收的不同开关信号和译码单元发送的地址将不同数目的数据送到计算池。第一数据缓存通过译码单元发送的地址来索引所需的数据,索引方式与访问cache的方式类似。当第一数据缓存接收到自适应控制模块发送的高吞吐率模式开关信号时,第一数据缓存将被索引到的三组不同数据发送到计算池。当第一数据缓存接收到自适应控制模块发送的低功耗模式开关信号时,第一数据缓存将其中的一组数据发送到计算池。当第一数据缓存接收到自适应控制模块发送的高可靠性模式开关信号时,第一数据缓存将其中的一组数据发送三次到计算池中。
第一解耦缓存由3个指令缓存组成,分别为第一指令缓存,第二指令缓存和第三指令缓存,每个指令缓存由片上存储器实现,容量大于2KB。第一指令缓存连接分派单元和计算池,高吞吐率模式时,第一解耦缓存缓存分派单元发送的第一条指令;低功耗模式时,第一解耦缓存缓存分派单元发送的唯一的指令;高可靠性模式时,第一解耦缓存缓存分派单元发送的一条指令。第二指令缓存和第三指令缓存也分别连接分派单元和计算池,在高吞吐率模式时,它们分别缓存分派单元发送的第二条指令和第三条指令,在低功耗模式时,它们不缓存指令,高可靠性模式时,它们分别缓存分派单元发送的一条指令(虽然第一指令缓存,第二指令缓存和第三指令缓存接收的这条指令是相同的)。计算池由三组计算单元组成,分别为第一组计算单元,第二组计算单元和第三组计算单元,每组计算单元包括4个运算单元:一个整数运算单元,一个浮点乘法器,一个浮点加法器和一个浮点除法器。整数运算单元负责进行整数加减,浮点乘法器和浮点除法器分别进行浮点的乘除运算,浮点加法器进行浮点加减操作。每组计算单元中的每个运算单元都与第一指令缓存、第二指令缓存、第三指令缓存、第一数据缓存、自适应控制模块和第二解耦缓存相连,每组计算单元中的每个运算单元在自适应控制模块的不同开关信号控制下,选择指令对第一数据缓存中的数据进行计算,并将结果送到第二解耦缓存。当三组计算单元从自适应控制模块接收到高吞吐率模式控制信号时,处理器工作在高吞吐率模式,三组计算单元中每组计算单元分别从第一解耦缓存中所对应的指令缓存中取得一条指令,从数据缓存中取得一组数据,并进行计算,将运算结果送到第二解耦缓存。当三组计算单元从自适应控制模块接收到低功耗模式控制信号时,处理器工作在低功耗模式,第一组计算单元从第一解耦缓存的第一指令缓存中取得一条指令,从数据缓存取得一组数据,第一组计算单元的运算单元进行计算,将一组运算结果送到第二解耦缓存。当三组计算单元从自适应控制模块接收到高可靠性模式控制信号时,处理器工作在高可靠性模式,计算池从第一解耦缓存的三个指令缓存中取得三条相同指令,并从数据缓存中取得三组相同数据,第一组计算单元取得第一条指令和第一组数据并进行运算,第二组计算单元取得第二条指令和第二组数据并进行运算,第三组计算单元取得第三条指令和第三组数据并进行运算。三组运算结果均送到第二解耦缓存。
第二解耦缓存由3个数据缓存组成,分别为第二数据缓存、第三数据缓存和第四数据缓存,每个数据缓存由片上存储器实现,容量大于8KB。第二数据缓存的输入端口连接到第一组计算单元中运算单元的输出端口,存贮第一组计算单元的运算结果,第三数据缓存的输入端口连接到第二组计算单元中运算单元的输出端口,存贮第二组计算单元的运算结果,第四数据缓存的输入端口连接到第三组计算单元中运算单元的输出端口,存贮第三组计算单元的运算结果。第二数据缓存,第三数据缓存和第四数据缓存的输出端口连接到存储池。
存储池由寄存器文件和数据存储器组成。寄存器文件由三个独立的子寄存器文件组成,分别为第一子寄存器文件,第二子寄存器文件和第三子寄存器文件。数据存储器由三个独立的子数据存储器组成,分别为第一子数据存储器,第二子数据存储器和第三子数据存储器。每个子寄存器文件和每个子数据存储器可以独立开启和关闭。存储池从第二解耦缓存接收数据,当从自适应控制模块接收高吞吐率模式开关信号时,三个子寄存器文件和三个子数据存储器均打开,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果,第二子寄存器文件和第二子数据存储器存储第三数据缓存的结果,第三子寄存器文件和第三子数据存储器存储第四数据缓存的结果。当从自适应控制模块接收低功耗模式开关信号时,只有第一子寄存器文件和第一子数据存储器打开,其他子寄存器文件和子数据存储器关闭,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果。当从自适应控制模块接收高可靠性模式开关信号时,三个子寄存器文件和三个子数据存储器均打开,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果,第二子寄存器文件和第二子数据存储器存储第三数据缓存的结果,第三子寄存器文件和第三子数据存储器存储第四数据缓存的结果。
自适应控制模块是烧在处理器中的软件,自适应控制模块从存储器获取环境参数,根据温度、辐射值和电量这三种环境参数不同,向分派单元、第一数据缓存、计算池、存储池发送高吞吐率模式开关信号、低功耗模式开关信号、高可靠性模式开关信号中任意一种,通过改变分派单元分派策略、关断或打开不同计算单元、不同子寄存器文件和不同子数据存储器来实现处理器的不同运行模式。
自适应控制模块的流程是:
1.自适应控制模块的流程是:多模式自适应切换处理器处于关闭状态,加电,多模式自适应切换处理器进入低功耗模式。
2自适应控制模块从存储器读取环境参数:
2.1.若环境参数即温度T,辐射值R和电量C满足第一种环境的条件:即(T0<T<T1)∩(0<R<R1)∩(C>C0)(T0=-50℃,T1=50℃,R1=15000nGy/h,C0=20mAh)时,自适应控制模块判定多模式自适应切换处理器应处于高吞吐率模式。自适应控制模块向指令池、计算池、存储池发出高吞吐率模式开关信号,使得指令池、计算池、存储池处于高吞吐率模式,多模式自适应切换处理器由低功耗模式转为高吞吐率模式,转第3步。
2.2.若环境参数满足第二种环境的条件:即环境参数满足((T<T0)∪(T>T1)∪(R>R1))∩(C>C0),自适应控制模块判定多模式自适应切换处理器应处于进入高可靠性模式。此时,自适应控制模块向指令池、计算池、存储池发送高可靠性模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由低功耗模式转为高可靠性模式,转第4步。
2.3.若环境参数为其他环境参数(即环境参数既不满足第一种环境的条件,也不满足第二种环境的条件)下,处理器保持在低功耗模式,自适应控制模块仍然执行第2步。
2.4.若系统断电,则多模式自适应切换处理器回到关闭状态,自适应控制模块转第1步。
3.多模式自适应切换处理器处于高吞吐率模式,自适应控制模块从存储器读取环境参数:
3.1若环境参数为满足第三种环境的条件:即环境参数温度满足(C<C0)或系统断电,自适应控制模块判定多模式自适应切换处理器应处于低功耗模式。此时,自适应控制模块向指令池、计算池、存储池发送低功耗模式开关信号,使得指令池、计算池、存储池处于低功耗模式,多模式自适应切换处理器由高吞吐率模式转为低功耗模式,转第2步。
3.2若环境参数满足第二种环境的条件:多模式自适应切换处理器在((T<T0)∪(T>T1)∪(R>R1))∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于进入高可靠性模式。此时,自适应控制模块向指令池、计算池、存储池发送高可靠性模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由高吞吐率模式转为高可靠性模式,转第4步。
3.3.若环境参数为其他环境参数(即环境参数既不满足第三种环境的条件,也不满足第二种环境的条件)下,处理器保持在高吞吐率模式,自适应控制模块仍然执行第3步。
4.多模式自适应切换处理器处于高可靠性模式,自适应控制模块从存储器读取环境参数:
4.1若环境参数为满足第三种环境的条件:即环境参数满足(C<C0)或系统断电,自适应控制模块判定多模式自适应切换处理器应处于低功耗模式。此时,自适应控制模块向指令池、计算池、存储池发送低功耗模式开关信号,使得指令池、计算池、存储池处于低功耗模式,多模式自适应切换处理器由高可靠性模式转为低功耗模式,转第2步。
4.2若环境参数满足第一种环境的条件:即环境参数满足(T0<T<T1)∩(0<R<R1)∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于高吞吐率模式。此时,自适应控制模块向指令池、计算池、存储池发送高吞吐率模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由高可靠性模式转为高吞吐率模式,转第3步。
4.3若环境参数为其他环境参数(即环境参数既不满足第三种环境的条件,也不满足第一种环境的条件)下,处理器保持在高可靠性模式,自适应控制模块仍然执行第4步。

Claims (10)

1.一种多模式自适应切换处理器,通过总线与存储器相连,存储器存储处理器将要运行的程序、数据,并存储传感器采集到的温度值、辐射值等环境参数;多模式自适应切换处理器从存储器获得指令、数据和环境参数,执行程序,将执行程序得到的结果通过总线回传到存储器中;其特征在于多模式自适应切换处理器由指令池、第一数据缓存、第一解耦缓存、计算池、第二解耦缓存、存储池、自适应控制模块组成,根据环境参数进行状态自适应切换;指令池的输入端口连接存储器,指令池输出端口连接至第一解耦缓存的输入端口和第一数据缓存,指令池由指令高速缓存、译码单元和分派单元组成;第一数据缓存的输入端口连接存储器、自适应控制模块和指令池,输出端口连接至计算池,第一数据缓存存放来自存储器中的数据,根据从自适应控制模块接收的不同开关信号和译码单元发送的地址将不同数目的数据送到计算池;第一解耦缓存的输入端口连接指令池,输出端口连接计算池,第一解耦缓存由第一指令缓存,第二指令缓存和第三指令缓存组成;计算池的输入端口连接第一解耦缓存、第一数据缓存和自适应控制模块,输出端口连接第二解耦缓存,计算池由第一组计算单元,第二组计算单元和第三组计算单元组成,每组计算单元包括4个运算单元:一个整数运算单元,一个浮点乘法器,一个浮点加法器和一个浮点除法器;第二解耦缓存的输入端口连接计算池,输出端口连接到存储池,第二解耦缓存由第二数据缓存、第三数据缓存和第四数据缓存组成;存储池由寄存器文件和数据存储器组成,寄存器文件由第一子寄存器文件、第二子寄存器文件和第三子寄存器文件组成,数据存储器由第一子数据存储器、第二子数据存储器和第三子数据存储器组成,存储池中的每个子寄存器文件和每个子数据存储器可以独立开启和关闭;自适应控制模块与存储器相连,接收存储器的环境参数,自适应控制模块的输出端口连接到指令池、第一数据缓存、计算池和存储池,自适应控制模块是烧在处理器中的软件,自适应控制模块从存储器获取环境参数,根据温度、辐射值和电量这三种环境参数不同,向分派单元、第一数据缓存、计算池、存储池发送高吞吐率模式开关信号、低功耗模式开关信号、高可靠性模式开关信号中任意一种,通过改变分派单元分派策略、关断或打开不同计算单元、不同子寄存器文件和不同子数据存储器来实现处理器的不同运行模式。
2.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述指令池的指令高速缓存的输入端口连接存储器,输出端口连接译码单元,指令高速缓存将从存储器传来的指令缓存,供译码单元使用;译码单元输入端口连接指令高速缓存,输出端口连接分派单元和第一数据缓存,译码单元对指令高速缓存中的指令进行译码,将译码输出的指令发送到分派单元中,并通过译码得到指令所需数据在第一数据缓存中的地址;分派单元的输入端口连接译码单元、自适应控制模块,分派单元根据从自适应控制模块接收的不同的开关信号将译码后的指令分派到第一解耦缓存;当分派单元接收到自适应控制模块发送的高吞吐率模式开关信号时,分派单元将从译码单元收到的连续三条指令发送到第一解耦缓存;当分派单元接收到自适应控制模块发送的低功耗模式开关信号时,分派单元将译码单元发出的唯一一条指令发送到第一解耦缓存;当分派单元接收到自适应控制模块发送的高可靠性模式开关信号时,分派单元将译码单元发出的唯一一条指令发送三次到第一解耦缓存。
3.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述第一数据缓存通过译码单元发送的地址来索引所需的数据,当第一数据缓存接收到自适应控制模块发送的高吞吐率模式开关信号时,第一数据缓存将被索引到的三组不同数据发送到计算池;当第一数据缓存接收到自适应控制模块发送的低功耗模式开关信号时,第一数据缓存将其中的一组数据发送到计算池;当第一数据缓存接收到自适应控制模块发送的高可靠性模式开关信号时,第一数据缓存将其中的一组数据发送三次到计算池中。
4.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述第一解耦缓存的第一指令缓存连接分派单元和计算池,高吞吐率模式时,第一解耦缓存缓存分派单元发送的第一条指令;低功耗模式时,第一解耦缓存缓存分派单元发送的唯一的指令;高可靠性模式时,第一解耦缓存缓存分派单元发送的一条指令;第二指令缓存和第三指令缓存也分别连接分派单元和计算池,在高吞吐率模式时,它们分别缓存分派单元发送的第二条指令和第三条指令,在低功耗模式时,它们不缓存指令,高可靠性模式时,它们分别缓存分派单元发送的一条指令。
5.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述计算池的每组计算单元中的每个运算单元都与第一指令缓存、第二指令缓存、第三指令缓存、第一数据缓存、自适应控制模块和第二解耦缓存相连,每组计算单元中的每个运算单元在自适应控制模块的不同开关信号控制下,选择指令对第一数据缓存中的数据进行计算,并将结果送到第二解耦缓存;当三组计算单元从自适应控制模块接收到高吞吐率模式控制信号时,处理器工作在高吞吐率模式,三组计算单元中每组计算单元分别从第一解耦缓存中所对应的指令缓存中取得一条指令,从数据缓存中取得一组数据,并进行计算,将运算结果送到第二解耦缓存;当三组计算单元从自适应控制模块接收到低功耗模式控制信号时,处理器工作在低功耗模式,第一组计算单元从第一解耦缓存的第一指令缓存中取得一条指令,从数据缓存取得一组数据,第一组计算单元的运算单元进行计算,将一组运算结果送到第二解耦缓存;当三组计算单元从自适应控制模块接收到高可靠性模式控制信号时,处理器工作在高可靠性模式,计算池从第一解耦缓存的三个指令缓存中取得三条相同指令,并从数据缓存中取得三组相同数据,第一组计算单元取得第一条指令和第一组数据并进行运算,第二组计算单元取得第二条指令和第二组数据并进行运算,第三组计算单元取得第三条指令和第三组数据并进行运算;三组运算结果均送到第二解耦缓存。
6.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述第二解耦缓存的第二数据缓存的输入端口连接到第一组计算单元中运算单元的输出端口,存贮第一组计算单元的运算结果,第三数据缓存的输入端口连接到第二组计算单元中运算单元的输出端口,存贮第二组计算单元的运算结果,第四数据缓存的输入端口连接到第三组计算单元中运算单元的输出端口,存贮第三组计算单元的运算结果;第二数据缓存,第三数据缓存和第四数据缓存的输出端口连接到存储池。
7.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述存储池从第二解耦缓存接收数据,当从自适应控制模块接收高吞吐率模式开关信号时,三个子寄存器文件和三个子数据存储器均打开,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果,第二子寄存器文件和第二子数据存储器存储第三数据缓存的结果,第三子寄存器文件和第三子数据存储器存储第四数据缓存的结果;当从自适应控制模块接收低功耗模式开关信号时,只有第一子寄存器文件和第一子数据存储器打开,其他子寄存器文件和子数据存储器关闭,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果;当从自适应控制模块接收高可靠性模式开关信号时,三个子寄存器文件和三个子数据存储器均打开,第一子寄存器文件和第一子数据存储器存储第二数据缓存的结果,第二子寄存器文件和第二子数据存储器存储第三数据缓存的结果,第三子寄存器文件和第三子数据存储器存储第四数据缓存的结果。
8.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述自适应控制模块的流程是:
1)多模式自适应切换处理器处于关闭状态,加电,多模式自适应切换处理器进入低功耗模式;
2)自适应控制模块从存储器读取环境参数:
2.1.若环境参数即温度T,辐射值R和电量C满足第一种环境的条件:即(T0<T<T1)∩(0<R<R1)∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于高吞吐率模式,所述T0、T1、R1、C0由用户根据需求设定;自适应控制模块向指令池、计算池、存储池发出高吞吐率模式开关信号,使得指令池、计算池、存储池处于高吞吐率模式,多模式自适应切换处理器由低功耗模式转为高吞吐率模式,转第3)步;
2.2.若环境参数满足第二种环境的条件:即环境参数满足((T<T0)∪(T>T1)∪(R>R1))∩(C>C0),自适应控制模块判定多模式自适应切换处理器应处于进入高可靠性模式;此时,自适应控制模块向指令池、计算池、存储池发送高可靠性模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由低功耗模式转为高可靠性模式,转第4)步;
2.3.若环境参数既不满足第一种环境的条件,也不满足第二种环境的条件,处理器保持在低功耗模式,自适应控制模块仍然执行第2)步;
2.4.若系统断电,则多模式自适应切换处理器回到关闭状态,自适应控制模块转第1步;
3)多模式自适应切换处理器处于高吞吐率模式,自适应控制模块从存储器读取环境参数:
3.1若环境参数为满足第三种环境的条件:即环境参数温度满足(C<C0)或系统断电,自适应控制模块判定多模式自适应切换处理器应处于低功耗模式;此时,自适应控制模块向指令池、计算池、存储池发送低功耗模式开关信号,使得指令池、计算池、存储池处于低功耗模式,多模式自适应切换处理器由高吞吐率模式转为低功耗模式,转第2)步;
3.2若环境参数满足第二种环境的条件:多模式自适应切换处理器在((T<T0)∪(T>T1)∪(R>R1))∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于进入高可靠性模式;此时,自适应控制模块向指令池、计算池、存储池发送高可靠性模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由高吞吐率模式转为高可靠性模式,转第4)步;
3.3.若环境参数既不满足第三种环境的条件,也不满足第二种环境的条件,处理器保持在高吞吐率模式,自适应控制模块仍然执行第3)步;
4)多模式自适应切换处理器处于高可靠性模式,自适应控制模块从存储器读取环境参数:
4.1若环境参数为满足第三种环境的条件:即环境参数满足(C<C0)或系统断电,自适应控制模块判定多模式自适应切换处理器应处于低功耗模式;此时,自适应控制模块向指令池、计算池、存储池发送低功耗模式开关信号,使得指令池、计算池、存储池处于低功耗模式,多模式自适应切换处理器由高可靠性模式转为低功耗模式,转第2)步;
4.2若环境参数满足第一种环境的条件:即环境参数满足(T0<T<T1)∩(0<R<R1)∩(C>C0)时,自适应控制模块判定多模式自适应切换处理器应处于高吞吐率模式;此时,自适应控制模块向指令池、计算池、存储池发送高吞吐率模式开关信号,使得指令池、计算池、存储池处于高可靠性模式,多模式自适应切换处理器由高可靠性模式转为高吞吐率模式,转第3)步;
4.3若环境参数既不满足第三种环境的条件,也不满足第一种环境的条件,处理器保持在高可靠性模式,自适应控制模块仍然执行第4)步。
9.如权利要求1所述的一种多模式自适应切换处理器,其特征在于所述第一数据缓存和第二解耦缓存中的数据缓存均由片上存储器实现,容量大于8KB;所述第一解耦缓存中的指令缓存由片上存储器实现,容量大于2KB;所述存储池中的每个子寄存器文件和每个子数据存储器均由片上存储器实现,容量分别大于20KB和100KB。
10.如权利要求8所述的一种多模式自适应切换处理器,其特征在于所述T0=-50℃,T1=50℃,R1=15000nGy/h,C0=20mAh。
CN201610126001.XA 2016-03-06 2016-03-06 一种多模式自适应切换处理器 Active CN105808351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610126001.XA CN105808351B (zh) 2016-03-06 2016-03-06 一种多模式自适应切换处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610126001.XA CN105808351B (zh) 2016-03-06 2016-03-06 一种多模式自适应切换处理器

Publications (2)

Publication Number Publication Date
CN105808351A CN105808351A (zh) 2016-07-27
CN105808351B true CN105808351B (zh) 2018-11-06

Family

ID=56467655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610126001.XA Active CN105808351B (zh) 2016-03-06 2016-03-06 一种多模式自适应切换处理器

Country Status (1)

Country Link
CN (1) CN105808351B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402639B1 (ko) * 2017-11-24 2022-05-26 삼성전자주식회사 전자 장치 및 그의 통신 방법
CN109614145B (zh) * 2018-10-18 2021-03-09 中国科学院计算技术研究所 一种处理器核心结构及数据访存方法
CN109976705B (zh) * 2019-03-20 2020-06-02 上海燧原智能科技有限公司 浮点格式数据处理装置、数据处理设备及数据处理方法
CN113126974B (zh) * 2021-06-17 2021-09-28 北京壁仞科技开发有限公司 代码生成/执行方法、装置、设备、存储介质
CN114168197B (zh) * 2021-12-09 2023-05-23 海光信息技术股份有限公司 指令执行方法、处理器以及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551551A (zh) * 2003-02-19 2004-12-01 �ձ�������ʽ���� 改善可靠性和吞吐量的无线通信系统及重发超时确定方法
CN1989569A (zh) * 2004-06-29 2007-06-27 微米技术股份有限公司 带半密度和全密度操作的dram

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193428A1 (en) * 2008-01-25 2009-07-30 Hewlett-Packard Development Company, L.P. Systems and Methods for Server Load Balancing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551551A (zh) * 2003-02-19 2004-12-01 �ձ�������ʽ���� 改善可靠性和吞吐量的无线通信系统及重发超时确定方法
CN1989569A (zh) * 2004-06-29 2007-06-27 微米技术股份有限公司 带半密度和全密度操作的dram

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A Very Low Power and High Throughput AES Processor";Fakir Sharif Hossain el.;《14th International Conference on Computer and Information Technology (ICCIT 2011)》;20120309;全文 *
"一种自适应的动态功耗管理预测策略";李顺;《信息与电子工程》;20100831;第8卷(第4期);485-488 *

Also Published As

Publication number Publication date
CN105808351A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105808351B (zh) 一种多模式自适应切换处理器
Pellauer et al. Buffets: An efficient and composable storage idiom for explicit decoupled data orchestration
CN103229122B (zh) 提供每内核电压和频率控制
US8516280B2 (en) Parallel processing computer systems with reduced power consumption and methods for providing the same
US20070083870A1 (en) Methods and apparatus for task sharing among a plurality of processors
CN109213723A (zh) 用于具有安全、功率降低和性能特征的可配置空间加速器的处理器、方法和系统
CN104115093A (zh) 包括多个处理元件之间的功率和性能平衡的用于能效和节能的方法、装置和系统
WO2001016710A1 (fr) Processeur de donnees
Han et al. TEI-NoC: Optimizing ultralow power NoCs exploiting the temperature effect inversion
CN101847093B (zh) 具有可重构低功耗数据交织网络的数字信号处理器
CN103218029A (zh) 一种超低功耗处理器流水线结构
CN102306139A (zh) 用于ofdm无线通信系统的异构多核数字信号处理器
CN101403963A (zh) 异步数据触发微处理器体系结构
CN103761072B (zh) 一种粗粒度可重构层次化的阵列寄存器文件结构
Zoni et al. BlackOut: Enabling fine-grained power gating of buffers in Network-on-Chip routers
CN117195989A (zh) 向量处理器、神经网络加速器、芯片及电子设备
JP2007522571A5 (zh)
CN103019657B (zh) 支持数据预取与重用的可重构系统
CN101534251B (zh) 一种在处理器中添加旁路来优化片上网络架构的方法
Schuck et al. An interface for a decentralized 2d reconfiguration on xilinx virtex-fpgas for organic computing
CN203706196U (zh) 一种粗粒度可重构层次化的阵列寄存器文件结构
Xu et al. Improving power and performance of on-chip network through virtual channel sharing and power gating
CN102129495A (zh) 一种降低可重构算子阵列结构功耗的方法
CN105739948A (zh) 自适应可调节的流水线以及适应性地调节流水线的方法
Dhar et al. Efficient GPGPU computing with cross-core resource sharing and core reconfiguration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant