CN1989569A - 带半密度和全密度操作的dram - Google Patents

带半密度和全密度操作的dram Download PDF

Info

Publication number
CN1989569A
CN1989569A CNA2005800210598A CN200580021059A CN1989569A CN 1989569 A CN1989569 A CN 1989569A CN A2005800210598 A CNA2005800210598 A CN A2005800210598A CN 200580021059 A CN200580021059 A CN 200580021059A CN 1989569 A CN1989569 A CN 1989569A
Authority
CN
China
Prior art keywords
density
data
storer
half density
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800210598A
Other languages
English (en)
Other versions
CN1989569B (zh
Inventor
J·W·简泽恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1989569A publication Critical patent/CN1989569A/zh
Application granted granted Critical
Publication of CN1989569B publication Critical patent/CN1989569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Electronic Switches (AREA)

Abstract

一种在半密度或全密度模式下操作存储器，并在需要时在各模式间切换的方法和装置。存储器设备在起动时默认设置成半密度操作以降低功耗，并在低地址全满时切换至全密度操作。当高地址再次为空时，该设备切换回半密度操作。

Description

带半密度和全密度操作的DRAM
领域
本发明一般涉及存储器设备，尤其涉及DRAM及其操作。
背景
动态随机存取存储器(DRAM)能被配置成半密度或全密度。在全密度存储器中，存储器阵列的每个内部行都允许对存储器单元的存取，而每个单元都能用于存储唯一的数据比特。在半密度存储器中，每个内部行都与另一互补行配对，从而在数据存储到一个存储器单元中时，互补数据就被存储在互补行的可比单元内。在半密度存储器中，两根字线被同时激活，一根在数位线上，另一根在数位线*(它的互补)上。这样就在每个单元中存储反转的数据，该数据随后就被用作不同模式下的参考从而能显著改善刷新时间。在半密度存储器中不使用奇数行。存储器的全密度操作允许使用全范围个数的单元，从而与大小相仿的半密度存储器相比可以存储更多的数据。每个单元都存储它自己的独立数据，并且每个单元必须被独立刷新，而这就增加了刷新时间。
在现有技术中，存在的方法是创建诸如存储器等带有更长刷新时间的部件。用更长的刷新时间，以及诸如半密度存储器中的更低密度的操作，就能使用更低的操作电流，并延长便携型设备的电池寿命。便携式设备通常不要求大量存储器，特别是在正常操作模式期间。尽管如此，某些设备最终还是要使用更多的存储器，因此就需要尽管事实上并不总是需要的全密度存储器。当在除了某些场合以外无需全密度存储器的部件和设备中使用全密度存储器时，功耗较高，并且由于有限的电池功率，这些全时段全密度操作并不是所需的，从而导致电池寿命缩短等。另一方面，从便携应用到诸如便携计算机等功率更大的便携应用的某些应用需要更大量的存储器，但仍有功率约束。
存储器通常被配置成要么是半密度要么是全密度，并且不可改变。鉴于上述原因并且由于以下在本领域普通技术人员阅读和理解本说明书后将变得显而易见的其他原因，在本领域中需要一种能够把半密度和全密度操作的益处结合起来的存储器设备和操作该存储器的方法。
概要
上述问题和其他问题可由本发明解决，并且将通过阅读和学习随后的说明书而得到理解。
在一个实施例中，一种在存储器中在全密度和半密度操作模式之间转换的方法包括在半密度模式下启动存储器操作，并且监视在半密度操作中使用的地址。当半密度不再能存储待写入存储器的所有数据时，该存储器切换至全密度模式。
在另一个实施例中，一种操作存储器设备的方法包括在半密度模式下启动存储器操作，监视阵列中的存储器单元的使用，并且当需要正常存储器操作时从半密度模式切换至全密度模式。
在又一个实施例中，一种存储器包括可由寻址电路寻址的存储器单元的阵列、接收外部数据并将数据传给该阵列的输入/输出电路、以及存储器控制器。该存储器控制器在全密度或半密度操作模式之一中操作存储器，并在半密度操作不具有足够的密度来容纳待写入存储器的所有数据时从半密度切换至全密度操作模式。
在再一个实施例中，一种处理系统包括处理器以及耦合至该处理器以存储由该处理器提供的数据并将数据提供给该处理器的存储器。该存储器包括可由寻址电路寻址的存储器单元的阵列、接收外部数据并将所述数据传给所述阵列的输入/输出电路、以及存储器控制器。该存储器控制器在全密度或半密度操作模式之一中操作存储器，并在半密度操作不具有足够的密度来容纳待写入存储器的所有数据时从半密度切换至全密度操作模式。
还将描述并要求保护其他的实施例。
附图简述
图1是全密度存储器设备的局部电路图。
图2是半密度存储器设备的局部电路图。
图3是根据本发明一个实施例的方法的流程图。
图4是根据本发明另一个实施例的刷新擦洗操作的流程图。
图5是其上能够实现本发明实施例的系统的框图。
详细描述
在随后对本发明的详细描述中，对形成该详细描述的一部分并在其中以示例性的方式示出了能实现本发明的具体实施例的附图做出参考。在附图中，相同的编号在各图内描述基本类似的组件。足够详细地描述各实施例以使得本领域普通技术人员能够实践本发明。也可以利用其他实施例，并且可以在不背离本发明的范围的前提下作出结构、逻辑和电气变化。
因此，随后的详细描述并非限制性的意义，并且本发明的范围仅由所附权利要求书连同这些权利要求授权的完全等效范围所限定。
图1示出了可以在其中实现本发明各实施例的全密度存储器100的结构。存储器100包括存储器单元102的阵列，每个存储器单元102都含有晶体管和电容器，并能通过独立的内部行104和内部列106来寻址。这些行104和列106如图所示可以存取各自都持有独立的数据的8个单元。例如，为激活单元0，0，就要激活行0和列0。
图2示出了可以在其中实现本发明各实施例的半密度存储器100的结构。该结构与存储器100的结构相同，但是寻址方案不同。存储器200包括相同的存储器单元202的阵列，每个存储器单元202都含有晶体管和电容器，并能通过独立的内部行204和内部列206来寻址。然而，在半密度存储器200中，每行都与一互补行配对，即如图所示具有两个行0和两个行2。例如，为激活单元0，0，就需激活两个行0中的每一个以及两个列0中的每一个。这就在单元0，0和0，0*内存储了反转的数据。这里不使用奇数行。
在本发明的实施例中，使用与上述存储器100和200结构相同的存储器，但是该存储器的存储器操作则是它既可作为半密度存储器又可作为全密度存储器来操作，取决于所期望的使用。这一操作可以通过使用存储器的控制器以如下方式操作存储器来实现。在图3的流程图中示出的一个实施例300中，在框302中发生存储器的通电。在该实施例中，在框304中将存储器的操作设置为半密度(或者2T)模式作为默认设置。应该理解，也可以设置除半密度以外的默认设置，例如全密度操作，而这并不背离本发明的范围。在框306中，将地址提供给存储器控制器或类似装置，并且在判定框308内确定该地址是否为奇数内部行。如果该地址不是奇数内部行，即它是偶数内部行，则该过程随后在框310处继续，其中可以存取任何偶数(半密度)内部行。
以此方式提供地址，从而填充或使用偶数内部行，直到在判定框308处有奇数内部行被访问。此时，在框312中将操作切换至全密度(或1T)模式，并在框314处可访问任何内部行。此外，随着功率的增加调整自刷新定时，使得刷新操作能以合适的时间间隔发生。在另一实施例中，将最高有效外部行映射至最低有效内部行以帮助系统设计。
在某一点处，将不再需要全密度模式下的操作。于是，过程300在判定框316中继续检查是否仍在使用任何奇数内部行。如果仍在使用奇数内部行，则操作在全密度模式下继续，且该过程流在框317处继续以提供另一地址。当不再使用任何奇数内部行时，判定框316将过程流导向框318，在框318处在该过程流行进到框304处之前执行擦洗刷新操作。
当从全密度操作回到半密度操作时，奇数行内可能会有一些不再需要的数据。因为写进程激活偶数字线，用读出放大器读出数据(即，正确的原始数据)并在随后激活与偶数字线互补的奇数字线，所以上述数据在半密度操作再次开始时会被擦去。这就能在激发读出放大器并重新写入奇数行单元内存在的任何数据时在奇数行单元的偶数行单元内存储反转的数据。在从全密度到半密度的转换中，保留偶数行内的数据，丢弃弃奇数行内的数据。在一个实施例中，甚至不尝试保存奇数行内的数据。例如，使用图1和2中所示的配置，当从半密度切换至全密度操作时，0，0行就变为0，1行。
在另一个实施例中，操作系统或存储器控制器组织数据以确保在它被提供给存储器之前被写入适当的行。当从全密度模式切换至半密度模式时，在一个实施例中，为了保存来自奇数内部行的某些数据，将数据存储在缓冲器中，然后在擦洗刷新操作之前将其写入偶数行。在另一个实施例中，在逐行甚至是逐块的基础上，执行保留来自奇数行数据的判定。
为在半密度模式下写入存储器，使用操作系统或存储器控制器以将数据置于与操作模式一致的位置内，即置于互补行中的一个而不是另一个，从而仅在需要更多存储器密度时才允许切换。例如，当操作在半密度模式下开始时，仅使用奇数/偶数行配对中的偶数行。当偶数行全满或者从逻辑上的可能性来讲接近全满，而该设备仍需更多的存储器密度时，就写入奇数行。一旦奇数行被写入，操作系统或存储器控制器，或者监视存储器中数据写入位置的检测器就启动全密度操作。当从半密度切换至全密度时不会丢失数据，这是因为全部要做的只是去除嵌入半密度操作中建立的冗余度。
在某一时刻，设备也会有降低的密度要求。此时，当要求的密度跌至半密度操作的阈值之下时，存储器就切换回半密度操作以节省功耗。如果最初将核心存储器数据写入低地址行(半密度行)，那么当存储器切换回半密度操作时，丢失的数据也只会是在系统的全密度操作期间添加的数据。在一个实施例中，直到任何奇数内部行都没有数据写入时才会切换至半密度操作。
如框318处指示的擦洗刷新包括当从全密度操作转换回半密度操作时保留偶数内部行内的信息，并且在图4的流程图中有更详尽的示出。在一个实施例中，在框400中激活偶数字线，在框402中由读出放大器为这些偶数字线读出数据，并且在404中在读出放大器稳定之后激活奇数字线。这些数据是存储在偶数内部行的原始数据。当读出放大器在半密度操作下激发时，将偶数内部行中数据的反转存储在曾经是奇数内部行但现在是每个偶数内部行的互补行的各行中，如可从图2中最佳地看到的。在框406中，对这两根字线预充电，并将原始数据存储在主单元内，并将其互补如正常半密度操作下那样存储在互补单元内。在一个实施例中，擦洗刷新是唯一的命令。在另一个实施例中，擦洗刷新是对期间操作处于来自更早操作的半密度模式下的任何操作使用的同一命令。
在另一个实施例中，监视存储器的使用，并且在使用降低充分低于一半使用的水平时，存储器就切换回半密度操作。在这一实施例中，某些数据存在于奇数内部行中，并且这些数据必须在做出回到半密度操作的切换之前被重新写入偶数内部行。在这一实施例中，操作系统监视数据的放置，并且当操作将要从全密度变为半密度时，来自待擦除行的数据被读入缓冲器或类似的装置，并在随后将这些数据写入其数据在操作从全密度切换至半密度时仍将被保留的那些行中。在另一实施例中还可在逐块的基础上执行这一检查和读/写操作。
在操作中，本发明的存储器如下运作。一旦起动，就启动存储器的默认操作。在一个实施例中，操作的默认设置模式是半密度操作。然后，在起动之后，存储器在半密度操作下操作。在这一实施例中，在存储器的功能中仅写入偶数行，而阵列的奇数行则如本领域已知的那样被用作冗余。在偶数行内进行对DRAM的写入，直到对密度的要求超过存储器的半密度操作的密度的时刻。用于该存储器的控制程序监视正写入数据的地址。一旦遇到奇数行地址，存储器控制器就把存储器的操作切换至全密度操作，以加倍存储器密度。当只需要半密度时，存储器的功耗要低于全密度操作的功耗。然而，当对存储器的要求超过半密度操作时，就使用全密度操作，并且可以使用这些增加的容量。存储器控制器在存储器一旦被切换到全密度存储器后仍然监视存储器的密度和使用部分。随着写入或存入存储器的数据的减少，就会再次迎来半密度操作对存储器来说已足够的时刻。此时，存储器控制器确定不再需要最新的奇数行数据地址，或者确定存储器的当前状态所需的存储器密度低于半密度阈值。一旦做出这一确定，存储器控制器就将操作切换回半密度。
如上所述，当在全密度操作和半密度操作之间进行切换时，会丢失存储在奇数行内的数据。因此，操作系统或存储器控制器监视待写入存储器的数据的地址，从而当存储器在半密度操作下操作时仅使用半密度操作。
如上所讨论的，典型的全密度和半密度物理布局之间不存在结构差异。全密度和半密度模式间的差异在于存储器逻辑和控制的差异。本发明的各个实施例使用逻辑转换以允许在期望或要求更低功率和更低存储器密度时的半密度操作以及在要求更高存储密度时的全密度操作。
在另一个实施例中，使用模式寄存器以迫使存储器进入正常或半密度操作，而非默认地以半密度操作模式通电。例如，如果将0写入模式寄存器，就迫使操作处于全密度。如果将1写入模式寄存器，就迫使操作处于半密度。可在操作期间“在进行中”完成对模式寄存器的设置，或者可以在通电或类似的情况下完成。此外，用户可以调用特定的“复位”命令迫使操作进入全密度或半密度操作模式。如果半密度操作不可行，则用于存储器控制器或操作系统的监视器就不允许在半密度下操作，直到待存储的数据量适合存储器的半密度配置。通过用模式寄存器设置命令、专用输入管脚或类似方式设置模式寄存器，就能在各实施例中实现对全密度操作的设置。
在另一个实施例中，可以在起动时将操作默认设置为半密度操作，并在半密度下尽可能长地继续，并且当有奇数行被存取时切换至全密度。
在此描述中使用的是奇数和偶数行的约定。应该理解，存在其他术语来进行这样的使用，而对于偶数和奇数则分别意味着在仅进行半密度操作的行是偶数行，而全密度可用的行是奇数行。可使用的其它术语仅作为示例而不作为限制包括对应于偶数行的低地址，以及对应于奇数行的高地址。
可以在一个实施例中使用存储器控制器或其他操作系统模块来控制存储器的操作。控制器或操作系统可以是执行处理器或类似装置中的指令以实现在此描述的过程的机器可读介质。
参见图5，描述了具有本发明一个实施例的DRAM 502的系统500的简化框图。存储器设备可以耦合至处理器510以进行双向数据通信。存储器包括存储器单元的阵列512。设置了控制电路524以管理数据存储并响应于来自处理器的控制信号540对阵列进行检索。寻址电路526、X-解码器528和Y-解码器分析地址信号542和阵列的存储存取位置。读出电路532用于从阵列中读出数据并将输出数据耦合至I/O电路534。I/O电路以双向的方式操作以便接收来自处理器510的数据并将这些数据送至阵列512。注意到在某些实施例中可以不使用读出电路来存储输入数据。
动态存储器是公知的，并且本领域普通技术人员应该认识到上述DRAM已被简化以提供对DRAM技术的基本理解，而不旨在描述DRAM的所有特征。
虽然已经在此描述了使用仅将数据写入偶数行的半密度操作的数据写入，但是应该理解，对于半密度操作来说也可以只把数据写入奇数行。此外，只要数据仅被写入一对互补行中的一行，半密度操作就可以使用某些偶数行和某些奇数行。因为使用可用存储器单元中的一半就已足够，所以半密度操作下的功耗就减少。
结论
本发明各实施例的优点包括当减少使用的存储器数量时可自动实现的节电。此外，还可以在需要时提供全密度操作的各种益处。此外，存储器能够回到半密度操作而不会丢失存储在存储器阵列较低的一半中的数据。
本发明各实施例的其他优点还包括在具有有限数量的可用功率的设备中的使用，诸如在手持计算机或个人数字助理之类的便携设备中的使用。在一个实施例中，应用程序数据可被存储在低存储器阵列中，并且该存储器在设备处于待机模式或起动模式时在半密度操作下进行操作。随后，在操作期间可在全阵列内存储临时数据。这些数据可以被丢弃并且存储器可以回到用于便携设备的待机或睡眠模式的低功率状态而不会丢失任何应用程序数据。
本发明的实施例包括在半密度低功率操作和在系统需要增加的密度时的全密度操作之间自动切换的可配置存储器(在一个实施例中是DRAM)。还公开了一种为自刷新省电而在不丢失所存储数据的情况下让存储器回到半密度操作的方法。在通电期间，存储器被默认设置为带有其最低自刷新功率的半密度操作。所有操作都在偶数内部行中进行，直到偶数内部行全满。存储器保留在半密度操作中，直到有奇数内部行被存取，而这时存储器就自动转换至正常全密度存储器操作。自刷新定时随着全密度操作的功率增加而相应地调整。
添加一复位序列以在系统期望时将存储器转换回半密度操作寻址。添加刷新擦洗操作以保留存储在偶数行中的最初用于半密度操作的数据。本发明的擦洗刷新的实施例包括激活偶数字线、用读出放大器读出数据(即，正确的原始数据)、在读出放大器稳定之后激活奇数字线(于是在单元内自动存储反转的数据)、预充电两根字线、以及在主单元内存储原始数据而在另一个单元内存储半密度操作所需的互补数据。
虽然已经示出并在此描述了具体实施例，但是本领域普通技术人员应该认识到，能够被计算以达到相同目的的任何设置都可以代替示出的具体实施例。这一应用旨在覆盖本发明的任何改编或变化。因此，应该明了本发明仅由所附权利要求书及其等效技术方案所限定。

Claims (42)

1.一种在存储器中在全密度和半密度操作模式之间转换的方法，包括：
在半密度模式下启动存储器操作；
监视在半密度操作中使用的地址；以及
当半密度不能再能存储待写入所述存储器的所有数据时切换至全密度模式。
2.如权利要求1所述的方法，其特征在于，所述在半密度模式下启动存储器操作包括仅把数据写入所述存储器的偶数行。
3.如权利要求1所述的方法，其特征在于，所述切换至全密度模式包括写入所述存储器的任何偶数或奇数行。
4.如权利要求1所述的方法，其特征在于，所述切换至全密度模式还包括：
改变所述存储器的自刷新定时以进行全密度操作。
5.如权利要求1所述的方法，其特征在于，还包括：
监视在全密度操作下所述存储器的使用；以及
当半密度操作能够存储待写入所述存储器的所有数据时切换回半密度操作。
6.如权利要求5所述的方法，其特征在于，所述切换回半密度操作包括：
刷新擦洗。
7.如权利要求6所述的方法，其特征在于，所述半密度操作是在所述存储器的多行的前一半中进行的，而所述全密度操作是在所述存储器的任何部分内存储数据，并且其中所述刷新擦洗包括：
激活所述多行的前一半内的字线；
用读出放大器读出被激活的字线内的数据；
激活与所述前一半内的字线互补的所述存储器的后一半内的字线；
预充电两根两字线；以及
在第一根字线上存储原始数据并在第二根字线上存储互补数据。
8.一种操作存储器设备的方法，包括：
在半密度模式下启动存储器操作；
监视所述阵列的存储器单元的使用；以及
当需要正常存储器操作时从所述半密度模式切换至全密度模式。
9.如权利要求8所述的方法，其特征在于，还包括：
当半密度再次变得可选时切换回半密度模式。
10.如权利要求8所述的方法，其特征在于，所述在半密度模式下启动存储器操作包括仅把数据写入所述存储器的偶数行。
11.如权利要求8所述的方法，其特征在于，所述切换至全密度模式包括写入所述存储器的任何行。
12.如权利要求8所述的方法，其特征在于，所述切换至全密度模式还包括：
改变所述存储器的自刷新定时以进行全密度操作。
13.如权利要求8所述的方法，其特征在于，还包括：
监视在全密度操作下的所述存储器的使用；以及
当半密度操作能够存储待写入所述存储器的所有数据时切换回半密度操作。
14.如权利要求13所述的方法，其特征在于，所述切换回半密度操作包括：
刷新擦洗。
15.如权利要求14所述的方法，其特征在于，所述刷新擦洗包括：
激活含有半密度数据的偶数字线；
用读出放大器读出所述数据；
激活奇数字线；
预充电两根两字线；以及
在所述偶数字线上存储原始数据并在所述奇数字线上存储互补数据。
16.一种操作存储器设备的方法，包括：
在半密度模式下仅把数据写入偶数内部行，直到所有这些偶数内部行全满；
当奇数内部行第一次被存取时切换至全密度模式；
在全密度模式下写入任何行；
当不再需要奇数行时切换回半密度模式，其中所述切换回半密度还包括：
激活偶数字线；
用读出放大器读出所述数据；
在所述读出放大器稳定之后激活奇数字线；
预充电两根两字线；以及
按半密度操作所需的在主单元内存储所述原始数据并在另一单元内存储互补数据。
17.一种具有一组机器可读指令的机器可读介质，所述指令能使处理器执行一方法，所述方法包括：
在半密度模式下启动存储器设备内的存储器操作；
监视所述存储器设备内存储器单元的使用；以及
当所述存储器设备内的半密度存储全满时从所述半密度模式切换至全密度模式。
18.如权利要求17所述的机器可读介质，其特征在于，所述方法还包括：
当半密度再次变得可选时切换回半密度模式。
19.如权利要求17所述的机器可读介质，其特征在于，所述在半密度模式下启动存储器操作包括仅把数据写入所述存储器的偶数行。
20.如权利要求17所述的机器可读介质，其特征在于，所述切换至全密度模式包括写入所述存储器的任何行。
21.如权利要求17所述的机器可读介质，其特征在于，所述切换至全密度模式还包括：
改变所述存储器的自刷新定时以进行全密度操作。
22.如权利要求17所述的机器可读介质，其特征在于，所述方法还包括：
监视在全密度操作下所述存储器的使用；以及
当半密度操作能够存储待写入所述存储器的所有数据时切换回半密度操作。
23.如权利要求22所述的机器可读介质，其特征在于，所述切换回半密度操作包括：
刷新擦洗。
24.如权利要求23所述的机器可读介质，其特征在于，刷新擦洗包括：
激活含有半密度数据的偶数字线；
用读出放大器读出所述数据；
激活奇数字线；
预充电两根两字线；以及
在所述偶数字线上存储原始数据并在所述奇数字线上存储互补数据。
25.一种存储器，包括：
可由寻址电路寻址的存储器单元的阵列；
接收外部数据并将所述数据传给所述阵列的输入/输出电路；以及
存储器控制器，用于在全密度或半密度操作模式之一中操作所述存储器，并在半密度操作不具有足够的密度来容纳待写入所述存储器的所有数据时从所述半密度切换至全密度操作模式。
26.如权利要求25所述的存储器，其特征在于，所述存储器控制器操作一组能够使处理器执行一方法的机器可读指令，所述方法包括：
在半密度模式下启动所述存储器内的存储器操作；
监视所述存储器内存储器单元的使用；以及
当所述存储器内的半密度存储全满时从所述半密度模式切换至全密度模式。
27.如权利要求26所述的存储器，其特征在于，所述切换至全密度模式包括写入所述存储器的任何行。
28.如权利要求26所述的存储器，其特征在于，所述切换至全密度模式还包括：
改变所述存储器的自刷新定时以进行全密度操作。
29.如权利要求26所述的存储器，其特征在于，所述方法还包括：
监视外部控制器以确定不再需要全密度操作下的所述存储器的使用；以及
当半密度操作能够存储待写入所述存储器的所有数据时切换回半密度操作。
30.如权利要求29所述的存储器，其特征在于，所述切换回半密度操作包括：
接收来自所述外部存储器控制器的通知以将所述存储器切换回半密度操作。
31.如权利要求31所述的存储器，其特征在于，所述切换回半密度操作包括：
刷新擦洗。
32.如权利要求31所述的存储器，其特征在于，所述刷新擦洗包括：
激活含有半密度数据的偶数字线；
用读出放大器读出所述数据；
激活奇数字线；
预充电两根两字线；以及
在所述偶数字线上存储原始数据并在所述奇数字线上存储互补数据。
33.一种处理系统，包括：
处理器；以及
耦合至所述处理器以存储由所述处理器提供的数据并将数据提供给所述处理器的存储器，所述存储器包括：
可由寻址电路寻址的存储器单元的阵列；
接收外部数据并将所述数据传给所述阵列的输入/输出电路；以及
存储器控制器，用于在全密度或半密度操作模式之一中操作所述存储器，并在半密度操作不具有足够的密度来容纳待写入所述存储器的所有数据时从所述半密度切换至全密度操作模式。
34.如权利要求33所述的处理系统，其特征在于，所述处理器操作一组能够使所述处理器执行一方法的机器可读指令，所述方法包括：
在半密度模式下启动所述存储器内的存储器操作；
监视所述存储器内存储器单元的使用；以及
当所述存储器内的半密度存储全满时从所述半密度模式切换至全密度模式。
35.如权利要求34所述的处理系统，其特征在于，所述方法还包括：
当半密度再次变得可选时切换回所述半密度模式。
36.如权利要求35所述的处理系统，其特征在于，所述切换还包括：
在全密度操作时在所述处理器内监视存储器单元的使用；以及
在半密度操作可用时通知所述存储器控制器在半密度模式下启动存储器操作。
37.如权利要求36所述的处理系统，其特征在于，所述切换回半密度操作包括：
刷新擦洗。
38.如权利要求37所述的处理系统，其特征在于，所述刷新擦洗包括：
激活含有半密度数据的偶数字线；
用读出放大器读出所述数据；
激活奇数字线；
预充电两根两字线；以及
在所述偶数字线上存储原始数据并在所述奇数字线上存储互补数据。
39.如权利要求35所述的处理系统，其特征在于，所述在半密度模式下启动存储器操作包括仅把数据写入所述存储器的偶数行。
40.如权利要求35所述的处理系统，其特征在于，所述切换至全密度模式包括写入所述存储器的任何行。
41.如权利要求35所述的处理系统，其特征在于，所述切换至全密度模式还包括：
改变所述存储器的自刷新定时以进行全密度操作。
42.一种处理系统，包括：
处理器；以及
耦合至所述处理器以存储由所述处理器提供的数据并将数据提供给所述处理器的存储器，所述存储器包括：
可由寻址电路寻址的存储器单元的阵列；
接收外部数据并将所述数据传给所述阵列的输入/输出电路；以及
耦合至所述处理器和所述存储器的存储器控制器，所述存储器控制器用于在全密度或半密度操作模式之一中操作所述存储器，并在半密度操作不具有足够的密度来容纳待写入所述存储器的所有数据时从所述半密度切换至全密度操作模式。
CN2005800210598A 2004-06-29 2005-06-27 能够在半密度和全密度模式之间切换的dram及其操作方法 Active CN1989569B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/881,500 US20050289294A1 (en) 2004-06-29 2004-06-29 DRAM with half and full density operation
US10/881,500 2004-06-29
PCT/US2005/022971 WO2006004777A1 (en) 2004-06-29 2005-06-27 Dram with half and full density operation

Publications (2)

Publication Number Publication Date
CN1989569A true CN1989569A (zh) 2007-06-27
CN1989569B CN1989569B (zh) 2010-04-14

Family

ID=35115723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800210598A Active CN1989569B (zh) 2004-06-29 2005-06-27 能够在半密度和全密度模式之间切换的dram及其操作方法

Country Status (9)

Country Link
US (1) US20050289294A1 (zh)
EP (1) EP1761932B1 (zh)
JP (1) JP2008505427A (zh)
KR (1) KR100861439B1 (zh)
CN (1) CN1989569B (zh)
AT (1) ATE397272T1 (zh)
DE (1) DE602005007228D1 (zh)
TW (1) TWI289306B (zh)
WO (1) WO2006004777A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808351A (zh) * 2016-03-06 2016-07-27 中国人民解放军国防科学技术大学 一种多模式自适应切换处理器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
AU2015275310B2 (en) * 2012-02-03 2018-10-18 Axxin Pty Ltd Nucleic acid amplification and detection apparatus and method
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102388746B1 (ko) 2015-11-11 2022-04-20 삼성전자주식회사 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법
US9892776B2 (en) 2016-06-13 2018-02-13 Micron Technology, Inc. Half density ferroelectric memory and operation
US20190034105A1 (en) * 2017-12-28 2019-01-31 Intel Corporation Storage device having programmed cell storage density modes that are a function of storage device capacity utilization

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797858A (en) * 1987-03-30 1989-01-10 Motorola, Inc. Semiconductor memory with divided word lines and shared sense amplifiers
US5781483A (en) * 1996-12-31 1998-07-14 Micron Technology, Inc. Device and method for repairing a memory array by storing each bit in multiple memory cells in the array
US6138214A (en) * 1997-12-19 2000-10-24 Siemens Aktiengesellschaft Synchronous dynamic random access memory architecture for sequential burst mode
US6449203B1 (en) * 2001-03-08 2002-09-10 Micron Technology, Inc. Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs
US6747889B2 (en) * 2001-12-12 2004-06-08 Micron Technology, Inc. Half density ROM embedded DRAM
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6853591B2 (en) * 2003-03-31 2005-02-08 Micron Technology, Inc. Circuit and method for decreasing the required refresh rate of DRAM devices
US7146456B2 (en) * 2003-09-29 2006-12-05 Infineon Technologies North America Corp. Memory device with a flexible reduced density option

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808351A (zh) * 2016-03-06 2016-07-27 中国人民解放军国防科学技术大学 一种多模式自适应切换处理器
CN105808351B (zh) * 2016-03-06 2018-11-06 中国人民解放军国防科学技术大学 一种多模式自适应切换处理器

Also Published As

Publication number Publication date
CN1989569B (zh) 2010-04-14
WO2006004777A1 (en) 2006-01-12
JP2008505427A (ja) 2008-02-21
KR20070027751A (ko) 2007-03-09
ATE397272T1 (de) 2008-06-15
KR100861439B1 (ko) 2008-10-02
EP1761932B1 (en) 2008-05-28
EP1761932A1 (en) 2007-03-14
TWI289306B (en) 2007-11-01
US20050289294A1 (en) 2005-12-29
TW200606942A (en) 2006-02-16
DE602005007228D1 (de) 2008-07-10

Similar Documents

Publication Publication Date Title
CN1989569B (zh) 能够在半密度和全密度模式之间切换的dram及其操作方法
US6751143B2 (en) Method and system for low power refresh of dynamic random access memories
US9281047B2 (en) Dynamic random access memory with fully independent partial array refresh function
CN101743597B (zh) 用以选择存储器区域的方法、电路及系统
KR100885011B1 (ko) 반도체 기억 장치 및 메모리 시스템
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
CN1985329A (zh) 使用多个激活的存储单元行的存储器访问
JP2002093164A (ja) 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器
CN1856837A (zh) 有选择的存储体刷新
CN104425006A (zh) 用于先进的sram设计以避免半选问题的新型3d结构
KR20120012056A (ko) 메모리장치
US5251177A (en) Semiconductor memory device having an improved refresh operation
JP2003132677A (ja) 半導体記憶装置
US6567332B2 (en) Memory devices with reduced power consumption refresh cycles
KR20170032839A (ko) 메모리 장치의 유지 제어
US6819623B2 (en) Integrated circuit memory devices having efficient column select signal generation during normal and refresh modes of operation and methods of operating same
JP2000057761A (ja) 半導体記憶装置
KR100353500B1 (ko) 센스 증폭기가 셀 어레이의 양단에 배열된 집적 메모리
EP0902434A3 (en) Hierarchical column select line architecture for multi-bank drams and method therefor
US20020085444A1 (en) Memory device and method for handling out of range addresses
US6847571B2 (en) Use of redundant memory cells to manufacture cost efficient drams with reduced self refresh current capability
US20030182522A1 (en) SRAM compatible and page accessible memory device using dram cells and method for operating the same
JPH04325991A (ja) 半導体記憶装置
JPS592117B2 (ja) 揮発性メモリ
JPH02108296A (ja) 記憶蓄積モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant