JPH02108296A - 記憶蓄積モジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ディジタル・データ信号用の、少くとも部分
的にランダム・アクセス可能な記憶蓄積部と、 スタート・アドレスとストップ・アドレスとの間に挟ま
れた記憶位置への書込み又は読出し用に、記憶蓄積部の
中の一連の記憶位置に順次アクセスするためのアクセス
部と、 データ処理装置から切離されたときに電源となるバッテ
リと を有して成り、データ処理装置と結合して用いる記憶蓄
積モジュールに関する。

〔従来の技術及びその問題点〕

かような記憶蓄積モジュールの種々の変形は既によく知
られている。例えばオーディオ・テープ・カセットに基
くものがそれである。又別の例としてカードの形を採る
もの、例えばＥＰ−Ｏ５第０２３１０９０号に記載のい
わゆるチップ・カードといわれるものがそれである。こ
の種の記憶モジュールはデータ信号の蓄積用に用いられ
、該モジュールがデータ処理装置に接続されていないと
きも蓄積内容が失われないことを保証するものでなけれ
ばならない。これを達成するために、特別に薄い平坦構
造のチップ・カード用としてはＥＨＦＲＯＭ素子が記憶
蓄積部材として屡々用いられる。実際これらの素子は供
給電圧を受けないときにもその内容を保持する。従って
そのような記憶蓄積モジュールではバッテリを持つ必要
はない。併しそのようなＥＥＦＲＯＭは比較的高価なの
で、この種の応用例には記憶内容を保持するために電圧
供給を必要とするスタティックＲＡＭ素子も多く用いら
れ、それらは電流消費が少いので記憶モジュール内に必
要なバッテリは比較的長寿命をもつ。スタティックＲＡ
Ｍ素子はＥＩ！ＦＲＯＭ素子に比べれば安価であるとは
いっても、やはりまだ比較的高価である。

〔問題点を解決する手段〕

本発明はその目的として簡単で安価であり、その中に使
用するバッテリは長寿命であるような記憶蓄積モジュー
ルを造り出すことである。これを達成するため、本発明
の一面として記憶蓄積部は、リフレッシュ操作を必要と
し、該記憶蓄積部中に蓄積されたデータ信号をリフレッ
シュするためのリフレッシュ部と協同動作する記憶蓄積
部材として構築され、 該リフレッシュ部は、記憶蓄積部の記憶位置に書込むに
当って、制御回路の制御の下に、アクセス部からのスタ
ート・アドレスとストップ・アドレスの指示を格納する
追加記憶蓄積部を有し、記憶蓄積部の、１対のスタート
及びス）７プ・アドレスに挟まれて位置する記憶位置は
、上記スタート及びストップ・アドレスの指示に依存し
、かつリフレッシュ制御部の制御の下に、適時にリフレ
ッシュされ、 記憶蓄積部の、１対のスタート及びストップ・アドレス
の外側に位置する記憶位置はリフレッシュされないもの
とする。

本発明の第１の側面としてリフレッシュ操作を必要とす
る記憶蓄積部材を用いることにより、記憶蓄積モジュー
ルは簡単に安価に製造できるようになる。その理由はリ
フレッシュ操作を必要とするダイナミックＲＡＭ素子は
スタティックＲＡＭ素子やＥＥＦＲＯＭ素子に比べて安
価だからである。併し、リフレッシュ操作を必要とする
記憶蓄積部材は記憶内容をリフレッシュするため比較的
大きい電力を必要とする欠点を有し、従ってモジュール
内で用いるバッテリは比較的短寿命となる。

従って本発明のその次の（何面は、記憶蓄積部材の記憶
位置のうちリフレッシュ操作を必要とするのはデータ信
号が格納されている記憶位置のみが適時にリフレッシュ
されればよいので、その他の記憶位置はその必要がない
。従って空白の記憶位置をもリフレッシュするのに必要
な相当のエネルギーが節約されることになり、モジュー
ル内で用いるバッテリの実用寿命は長くなる。

総合すれば本発明により簡単で安価な記憶蓄積モジュー
ルの製造が保証され、同時にモジュール内で使用するバ
ッテリの比較的長寿命化が達成される。

〔作　用〕

リフレッシュ操作の必要な記憶蓄積部材はダイナミック
ＲＡＭで構築されるのが好適であることは判っている。

そのようなダイナミックＲＡＭはランダムにアクセス可
能で、専ら内容の入っている記憶位置をリフレッシュす
ることができるのである。

さらにまたリフレッシュ操作を必要とする記憶蓄積部材
はブロック単位でランダム・アクセス可能であり、電荷
転送メモリで形成された少くとも２つの記憶ブロックか
ら成ることが有用であることも判っている。そのような
電荷転送メモリは極めて安価に入手でき、リフレッシュ
するのに比較的僅かなエネルギーで足りるので、ブロッ
ク単位でしかりフレッシュされないことが不利にはなら
ない。例えばいわゆるＣＣＤ素子（電荷結合デバイス）
は電荷転送メモリに用いることができる。

スタート及びストップ・アドレスの指示を記憶するため
の追加記憶蓄積部は別々のレジスタのセットで形成され
ることが有利であることも判っている。スタート及びス
トップ・アドレスの指示の記憶のためにそのような別々
のレジスタを用いることは比較的単純なデータ管理をも
たらし、スタート及びストップ・アドレスの指示の記憶
に必要となるいかなる変更をも簡単にかつ信頼性高くな
され得ることが保証される。

リフレッシュ操作を要する記憶蓄積部がダイナミックＲ
ＡＭ部材で構築されるときは、スタート及びストップ・
アドレスの指示を記憶するための追加記憶蓄積部はダイ
ナミックＲＡＭ部の保留記憶位置から成り、その内容は
順次ラッチに転送され、それが順にリフレッシュ制御部
を制御する、というのが有利なことも判っている。スタ
ート及びストップ・アドレスの指示の記憶のため、ダイ
ナミックＲＡＭ部それ自体の別々の保留記憶位置を用い
ることの結果として、別の記憶蓄積部材をこの目的に必
要とすることはなく、従って特別に単純な構造が達成さ
れる。

この観点からすれば、保留記憶位置はダイナミックＲＡ
Ｍ部の予め定められた均一の間隔をもつアドレスに位置
することが有利なことも判っている。

従って、ダイナミックＲＡＭ部の記憶位置のリフレッシ
ュ操作を毎回対応するブロックごとにブロック単位で行
うための単純なデータ管理が再び得られる。

制御回路は、追加記憶蓄積部に格納されたスタート及び
ストップ・アドレスの指示を消去するための消去信号を
、別々の入力点を介して受信することができる、という
のが有利なことも判っている。従って、記憶蓄積部の関
連記憶位置のリフレッシュ操作を単に除外するだけで消
去が実現するのだから、記憶蓄積部内に記憶されたデー
タを簡単に消去することが達成される。

かような記憶蓄積モジュールはチップ・カードとして有
利に構築できる。リフレッシュ操作を必要とする記憶蓄
積部を用いる本発明による記憶蓄積モジュールの構築が
、比較的薄形のバッテリの使用を可能にした。その理由
は、本発明ではバッテリはエネルギーを節約するやり方
で使用され、それ故に比較的長寿命をもつからである。

既に述べたように、チップ・カードとして構築された記
憶蓄積モジュールそれ自体は、たとえそれがリフレッシ
ュ操作を要する記憶部材として構築されたものではない
他の用途に用いられていたとしても、既知ではある。

本発明はまた、本発明による記憶蓄積モジュールが特別
のデータ処理装置に使用されることにも関する。本発明
によれば、口述記録再生用具として構築されたデータ処
理装置に、記憶蓄積モジュールが使用される。そこでは
蓄積されるデータ信号は言語信号で、それが記憶蓄積モ
ジュールに格納されるためにディジタル信号に変換され
ている。

本発明により構築された記憶蓄積モジュールが大量のデ
ータの蓄積にも適しているが故に、口述記録再生用具の
ためのたやすく交換可能な記憶媒体として、公知のテー
プ・オーディオ・カセットと同様に、有利に使用できる
のであるが、そればかりか、それは最早モータを用いて
種々の操作モードで記録媒体を駆動するための比較的複
雑な機構を必要としなくなったので、口述記録再生用具
の本質的に単純な構造をもたらすのである。

［実施例］ 以下、図面をも引用して本発明の詳細な説明する。

第１図及び第２図中の引用番号１は、チップ・カードと
して造られている記憶蓄積モジュールを示す。チップ・
カードはプラスチック部分に記憶蓄積モジュール用の電
気的及び電子的コンポネントが埋込まれてできている。

これらのコンポネントのうち、第１図に示されているの
は、少くとも部分的にはランダム・アクセス可能な記憶
蓄積部２とバッテリ３とである。チップ・カードの一端
には、接点ストリップ４があり、その接点は記憶蓄積モ
ジュールの回路に接続されて、該チップ・カードが記憶
蓄積モジュールとして導入されているデータ処理装置へ
の電気的結合を樹立する役割をになう。記憶蓄積部２と
して用いられるのは、リフレッシュ操作を必要とする記
憶蓄積部材である。その理由はチップ・カードの製造原
価が低くなるようにするためで、かかる記憶蓄積部材は
安価なものだからである。かようなリフレッシュ操作を
必要とする記憶蓄積部２としては、例えばダイナミック
ＩＩＡＭとか電荷転送メモリとかが用いられる。チップ
・カードがデータ処理装置に接続されていないときには
、内蔵されているバッテリ３は、リフレッシュ操作を必
要とする記憶蓄積装置２に格納されているデータ信号が
、その目的で設けられているリフレッシュ部によって保
持されることを保証する。しかし、リフレッシュ操作を
必要とする記憶蓄積部材には、比較的大量のエネルギー
が、格納されてい６るデータ信号を保持するためのリフ
レッシュ用に必要だという欠点を有し、チップ・カード
がデータ処理装置から切離されているときに特に然りで
あって、バッテリ３の実用寿命には不利な効果をもたら
す。この不都合を軽減するため、比較的少いエネルギー
消費で記憶蓄積部材をリフレッシュできる特別な手段が
採用され、それについて以下に若干の実施例で詳細に説
明する。

第３図の概略系統図では、記憶蓄積モジュールに含まれ
ており、リフレッシュ操作を必要とする記憶蓄積部材は
ダイナミックＲＡＭ部５とし、それはリフレッシュ部６
と協同動作するものとする。

記憶蓄積モジュールに蓄積しようとしているディジタル
・データ信号を、以下簡単にデータとも呼ぶことにする
が、記憶蓄積モジュールの接続線７に与えられ、そこか
らデータ・レジスタ８に達し、これはダイナミックＲＡ
Ｍ部５と協同動作する。このデータ・レジスタ８はまた
、ダイナミックＲＡＭ部５中に蓄積されているデータを
抽出するのにも用いられ、そのデータはその次に接続線
７上に再び現れるようになる。ダイナミックＲＡＭ部５
の中で読出し又は古込みの目的で記憶位置に引続いてア
クセスするために、アクセス部９が設けられ、そこでは
制御信号を、データ・レジスタ８と共に、記憶蓄積モジ
ュールの接続線１０から受信する。このアクセス部９は
通常は読出し書込みアドレス・カウンタで構成される。

個々のデータ・ブロックのデータは、その都度アクセス
部９で定められるスタート・アドレスとストップ・アド
レスとに挟まれてダイナミックＲＡＭ部５の記憶位置に
書込まれる。こうして、種々のデータ・ブロックがその
都度スタート・アドレスとそれに続くストップ・アドレ
スとに挟まれて定められる。

リフレッシュ部６は更に記憶蓄積部を含み、それらはこ
の場合別々のレジスタのセット１１によって形成されて
、ダイナミックＲＡＭ部５の記憶位置に書込むに当り、
制御回路１２の制御の下に、アクセス部９によってスタ
ート及びストップ・アドレスの指示がその中に記憶され
る。アクセス部９で定められたスタート・アドレスはア
クセス部９の出力点１３を介して制御回路１２に信号さ
れ、この制御回路が該スタート・アドレス又はその指示
に対する記憶位置を決定する。この記憶位置をレジスタ
のセット１１中で引用番号１４と記すことにする。

この位置でこのスタート・アドレス又はその指示はアク
セス部９により記憶される。その次にダイナミックＲＡ
Ｍ部５内のデータ・ブロックのデータの蓄積に続いてア
クセス部９によりストップ・アドレスが定められ、その
事実は再びアクセス部９の出力点１３を介して制御回路
１２に信号され、その結果制御回路はレジスタのセット
１１中の次の記憶位置を選択する。その位置を引用番号
１５とするが、そこへ該ストップ・アドレス又はその指
示がアクセス部９により記憶される。この手順はダイナ
ミックＲＡＭ部５に蓄積されるデータ・ブロック毎に繰
返され、レジスタのセット１１の個々の記憶位置には、
スタート・アドレスとストップ・アドレスの１対がそれ
ぞれ順次蓄積される。こうしてダイナミックＲＡＭ部５
のどの記憶位置にデータが蓄積されるかが正確に決定す
る。

リフレッシュ部６はまた、通常の追加アクセス部１６を
ダイナミックＲＡＭ部５のためにもち、この追加アクセ
ス部はクロック源１７により制御されて、例えばリフレ
ッシュ・アドレス・カウンタにより形成される。追加ア
クセス部１６は、ダイナミックＲＡＭ部５内に追加アク
セス部１６により定められたアドレスを、やはりリフレ
ッシュ部６に含まれている比較器１−８に与え、該比較
器はこのアドレスをレジスタのセット１１内に蓄積され
た所与のアドレスと比較する。この比較器は常に蓄積さ
れている最初のアドレスと共にスタートする。比較器１
８が追加アクセス部１６から与えられたアドレスとレジ
スタのセラ目１に蓄積されている関連アドレスとの一致
を検出すると、比較器１８の出力点１９は、やはりリフ
レッシュ部６に含まれ、ダイナミックＲＡＭ部５と協同
動作するリフレッシュ制御部２０へ与えられる制御信号
を供給し、比較器１８内で２つのアドレスの一致が検出
された瞬間から、ダイナミックＲＡＭ部５内の次の記憶
位置がリフレッシュされることを保証する。比較器１８
の出力点１９に生じたこのような制御信号はアドレス・
カウンタ２１にも与えられ、それはレジスタのセント１
１と協同動作をして、その制御信号に応じてレジスタの
セット１１内で次の記憶位置がアドレスされて、そこへ
上記スタート・アドレスと協同するストップ・アドレス
が記憶され、該ストップ・アドレスは比較器１８に与え
られる。追加アクセス部１６があるアドレスからもう１
つのアドレスへの進行の途中で関連ストップ・アドレス
に達するや否や、比較器１８は再びアドレスの一致を検
出し、その出力点１９は再び制御信号を供給し、それは
再びリフレッシュ制御部２０に与えられ、それによって
ダイナミックＲＡＭ部５内の記憶位置がリフレッシュさ
れるのを阻止することが保証される。比較器１８の出力
点１９にあるこの制御信号は再びアドレス・カウンタ２
１に与えられ、それからそれはレジスタのセット１１内
の比較器１８に供給するための次の記憶位置を選択する
。レジスタのセット１１のこの記憶位置には別のデータ
・ブロックの次のスタート・アドレスがあるときはそれ
が記憶されており、そのことはダイナミックＲＡＭ部の
記憶位置をリフレッシュすることがこのアドレスの到着
するまで追加アクセス部１６によって引続き阻止されて
いることを意味し、このリフレッシュは次のストップ・
アドレスが到着するまで引続き再開される。

以上述べたように、ダイナミックＲＡＭ部５の、１対の
スタート・アドレスとストップ・アドレスとに挟まれて
いる記憶位置は適時にリフレッシュされ、またダイナミ
ックＲＡＭ部５の、１対のスタート・アドレスとストッ
プ・アドレスの外にある記憶位置はリフレッシュされな
いことが、こうして達成される。併しこのことは実際と
は、通常の動作条件ではダイナミックＲＡＭ部５の全記
憶容量は稀にのみ使われるか必要となるかに過ぎないの
だから、リフレッシュしなければならないダイナミック
ＲＡＭ部５の記憶位置の数が大巾に減少することを意味
する。その結果、ダイナミックＲＡＭ部をリフレッシュ
するのに要するエネルギーもまた減少するので、記憶蓄
積モジュールの電源となる電池の実用寿命は増大する。

こうして電池の実用寿命が大巾に延長できることは既に
判明している。

スタート・アドレスとストップ・アドレス又はその指示
の定義の組織化のためには多数の代替案があり、以下こ
れらについて第４ａ、　４ｂ、　４ｃ図を参照して説明
することとする。第４ａ図で引用番号２２はあるデータ
・ブロックのスタート・アドレスを、また引用番号２３
は同じくストップ・アドレスを表すものとし、ダイナミ
ックＲＡＭ部５のその中間の記憶位置はこのデータ・ブ
ロックを記憶するために完全に使われているとする。こ
んなデータ・ブロックに例えば直接隣接してここには示
されていない別のブロックが存在することもあり得る。

次に第４ｂ図においても、新しいデータ・ブロックが、
スタート・アドレス２２とストップ・アドレス２３とに
挟まれて記憶されているデータ・ブロックの場所に格納
しようとしていると仮定し、この新しいデータ・ブロッ
クは前に記憶されていたデータ・ブロックより短いもの
と仮定する。この新しいデータ・ブロックは例えばスタ
ート・アドレス２４とストップ・アドレス２５とで規定
されなければならない。手順としては、レジスタのセッ
ト１１中のスタート・アドレス２２は消去され、新しい
スタート・アドレス２４と置換えられる。同様にストッ
プ・アドレス２３は消去され、新しいストップ・アドレ
ス２５と置換えられる。従って、ダイナミックＲＡＭ部
５の記憶位置のうち新しいスタート・アドレス２４と新
しいストップ・アドレス２５とに挾まれたもののみがリ
フレッシュされ、スタート・アドレス２２と２４との間
及びストップ・アドレス２５と２３との間にあるダイナ
ミックＲＡＭ部５の記憶位置は最早リフレッシュされな
いのだから自動的に消去される。併しながら、そうはな
らない場合もあるのであって、新しいアドレス２４及び
２５が始めのアドレス２２及び２３の範囲の中にあるこ
とを検出後、この場合においても始めのスタート・アド
レス２２と始めのストップ・アドレス２３とはダイナミ
ックＲＡＭ部５の中間の記憶位置をリフレッシュするた
めに保持され、始めのスタート・アドレス２２と始めの
ストップ・アドレス２３とに挟まれて位置するダイナミ
ックＲＡＭ部５の記憶位置は新しいデータで充されると
いう場合もある。第４ｃ図に示す例は又異なるもので、
データ・ブロックはスタート・アドレス２６とストップ
・アドレス２７とで定められ、それは始めのストップ・
アドレス２３で定められたデータ・ブロックをはみ出し
ている。この場合には新しいストップ・アドレス２７に
より置換えられるべき始めのストップ・アドレス２３の
消去は慎重にすることが必要である。新しいスタート・
アドレス２６に関しては、第４ｂ図の処で説明したのと
同じように、新しいスタート・アドレス２Ｇが始めのア
ドレス２２と２３の間の範囲にあるのだから前と同様で
ある。従って以上述べたように、レジスタのセット１１
の管理のためには、アドレス選別機構を設けることが有
効である。また別の可能性としてはダイナミックＲＡＭ
部５の記憶位置をリフレッシュするのをブロックごとに
実行するというやり方がある。その場合には、例えば比
較器１８内で比較されるべきアドレスのより重要なビッ
トのみをそのような比較の対象として考慮することがで
きる。

レジスタのセット１１の中に記憶されたアドレス又はそ
の指示は、分離された入力点２８を介して制御回路１２
に消去信号が与えられると消去できる。

併し、１対のスタート、ストップ・アドレスの消去は、
ダイナミンクＲＡＭ部５の記憶位置の両アドレスに挟ま
れたデータ・ブロックを全部消去することをも可能にす
る。その理由は、これらのスタート及びストップ・アド
レスを同時に消去することは、ダイナミックＲＡＭ部５
内の中間記憶位置をリフレッシュすることを抑止し、そ
れによってダイナミックＲＡＭの関係記憶位置を別々に
消去することが不必要となるからである。

第５図に示す概略系統図は、複数の記憶ブロックから成
るダイナミックＲＡＭ部５のブロック図であって、即ち
本実施例では３つの記憶ブロック２９゜３０、３１をも
っている。これらの記憶ブロックの各々は別々のコンポ
ネントにより形成されることができ、換言すればダイナ
ミンクＲＡＭ部は内部的にそのような記憶ブロックに分
割されている。記憶されるべきデータは記憶蓄積モジュ
ールの接続線７に与えられ、さらにデータ・レジスタ８
へも与えられ、該データ・レジスタ８は再びダイナミッ
クＲＡＭ部５と協同動作する。ダイナミックＲＡＭ部５
の記憶位置に直列にアクセスするために、再びアクセス
部９が設けられ、それはデータ・レジスタと共に記憶蓄
積モジュールの接続線１０から制御信号を受信する。

本実施例では、リフレッシュ部６はスタート及びストッ
プ・アドレスを記憶するための更に記憶蓄積部を有し、
それはダイナミックＲＡＭ部５自身の記憶位置に保留さ
れている。これらの保留された記憶位置は第５図中では
３２．３３．３４と記され、その都度それらの１つがダ
イナミックＲＡＭ　５の記憶ブロック２９．３０．３１
のうちの１つに割当てられている。この場合には、保留
記憶位置はダイナミックＲＡＭ部５の予め定められた均
一に間隔をとったアドレスに位置している。けれどもこ
れらの保留記憶位置をダイナミックＲＡＭ部の任意のア
ドレスに位置させることも可能である。ダイナミックＲ
ＡＭ部５の記憶ブロック２９．３０．３１のそれぞれ記
憶位置に書込むに当って、データが保留記憶位置に関連
してダイナミックＲＡＭ　５の記憶ブロック２９゜３０
、３１の記憶位置の少くとも一部分に記憶されるや否や
、スタート・アドレスの指示がこれら保留記憶位置３２
．３３．３４に関係アクセス部９によって再び制御回路
１２の制御の下に格納される。従って、ダイナミックＲ
ＡＭ部の所与の記憶ブロックに対し、ダイナミックＲＡ
Ｍ部の後続の記憶ブロックの保留記憶位置は同時にダイ
ナミックＲＡＭ部の先行の記憶ブロックのストップ・ア
ドレスを形成する。スタート・アドレスの指示は極めて
簡単に、ダイナミックＲＡＭ部の関係記憶ブロックの記
憶位置がデータ記憶蓄積に含まれているか否かを憶える
必要があるだけで、実現することができる。アクセス部
９がダイナミックＲＡＭ部の記憶ブロックに対しそのよ
うなスタート・アドレスを定めると、それはアクセス部
９の出力点１３を介して制御回路１２に信号を送り、次
いで該制御回路はダイナミックＲＡＭ部の協同記憶ブロ
ックの関係保留記憶位置に指示を格納する。

リフレッシュ部６は再びダイナミックＲＡＭ部５の追加
アクセス部１６を有し、該追加アクセス部はクロック源
１７により制御され、また該追加アクセス部の出力点３
５はラッチ３６を制御し、ラッチ３６自身はダイナミッ
クＲＡＭ部５のリフレッシュｆｆ１ｌｌ　Ｊ耳部２０を
制御する。追加アクセス部１６が記憶ブロック２９、３
０．３１のうちの１つの保留記憶位置３２．３３゜３４
のうちの１つに対応するアドレスを定めるや否や、その
出力点３５はラッチ３６に制御信号を供給し、それによ
ってこの保留記憶位置の内容はラッチ３６に移される。

この保留記憶位置がダイナミックＲＡＭ部の関連記憶ブ
ロックが少くとも部分的にデータで充されているという
指示を含んでいるときは、ラッチ３６に移されたその指
示は、リフレッシュ制御部２０の制御の下にダイナミッ
クＲＡＭ部５の関連記憶ブロック内の次の記憶位置がリ
フレッシュされることを保証する。リフレッシュ操作は
、追加アクセス部１６が、次の保留記憶位置でその内容
が再びラッチ３６に移されたものと出会うまで続けられ
る。該次の保留記憶位置がダイナミックＲＡＭ部のこの
記憶ブロックにもデータが充されているという指示を含
むときは、ダイナミックＲＡＭ部のこの記憶ブロックの
記憶位置は再びリフレッシュ制御部２０を介してリフレ
ッシュされる。この手順は追加アクセス部１６がダイナ
ミックＲＡＭ部の関連記憶ブロック内にデータが記憶さ
れていないという指示を含む保留記憶位置に出会うまで
続けられる。

ランチ３６へのこの指示の転送は、それに応じてリフレ
ッシュ制御部２０がダイナミックＲＡＭ部のこの記憶ブ
ロックの追加記憶位置のリフレッシュ操作を中断するこ
とを保証する。そのようなリフレッシュ操作の中断は、
追加アクセス部１６が再びダイナミックＲＡＭ部の関連
記憶ブロックの記憶位置にデータが記憶されている指示
を含む保留記憶位置に出会うまで継続される。

以上述べたように、この実施例ではダイナミックＲＡＭ
部の記憶位置のリフレッシュ操作はブロック単位で行わ
れ、それは関連記憶ブロックにデータが蓄積されている
か否かに依存する。従ゲで記憶ブロックの保留記憶位置
に含まれている指示は、単にこの記憶ブロックのスター
ト・アドレス及び同時にダイナミックＲＡＭ部の先行記
憶ブロックのストップ・アドレスを形成するのみで、そ
の結果データ管理は特に簡単になる。いうまでもなく、
もしそうしたければ、ダイナミックＩ’ｌＡＭ部の記憶
ブロックの終端はすべて、保留記憶位置内の別々の指示
により形成されることもできる。

かようにして、本実施例ではダイナミックＲＡＭ部の記
憶位置のリフレッシュ操作においても再びエネルギーの
節約がなされる。それはその中にデータが記憶されてい
るダイナミックＲＡＭ部の記憶ブロックのみがリフレッ
シュされるからである。

第６図に示す概略系統図では、リフレッシュ操作を必要
とする記憶蓄積部が引用番号３７で示され、該記憶蓄積
部は例えば３個の記憶ブロック３８．３９゜４０から成
り、それらはブロック単位で任意にアドレスすることが
でき、またそれらはこの場合電荷転送メモリ４１．４２
．４３で形成されている。電荷転送メモリとしては例え
ばＣＣＤ　（電荷結合デバイス）コンポネントを用いる
ことができる。この種の電荷転送メモリでは、蓄積され
たデータはクロック源１７及びアクセス部９の制御の下
にリフレッシュされ、電荷転送メモリの出力点に現れる
データは再び電荷転送メモリの入力点に与えられる、そ
れは切替部４４．４５．４６によって実現されるのであ
る。

データ信号のデータを記憶するために、このデータは記
憶蓄積部の入力点４７からデイマルチプレクサ４８へ与
えられ、そこから該データは個々の記憶ブロック３Ｂ、
　３９．４０にブロック単位で与えられる。

記憶蓄積部３７に蓄積されたデータはマルチプレクサ４
９によって同じようなやり方で情報を求められ、該マル
チプレクサは個々の記憶ブロック内に記↑、へされたデ
ータを再結合して記憶蓄積部３７の出力点５０に与える
ことのできるデータ信号を形成する。

これらの手順は、入力点１０を介して適切な制御信号を
受信しているアクセス部９によって再び制御されている
。

記憶蓄積部３７内のデータのリフレッシュ操作もまたリ
フレッシュ部６によって実行される。リフレッシュ部６
内に設けられた追加記憶部は再びレジスタのセット１１
により形成され、この場合はこのレジスタのセットは記
憶蓄積部３７の３つの記憶ブロック３８．３９．４０に
対応して３つの記憶位置５１゜５２、５３をもっている
。これら３つの記憶位置は、アクセス部９の出力点１３
から制御信号を受信する制御回路１２によって再び選択
され、該制御信号は、記憶蓄積部３７の記憶ブロック３
８．３９．４０のうちのどれにデータが記憶されている
かを指示する、そして適切な指示がアクセス部９の制御
の下に記憶位置５１．、５２．５３に格納される。これ
らの指示は再び、データ・ブロック３Ｂ、　３９．４０
のうちの１つがデータを含むや否や、スタート・アドレ
スの決定に関与する。既に述べたように記憶ブロックに
蓄積されたデータは、これらのデータが連続的に電荷転
送メモリから取り出され、またそれへ戻されるというや
り方でリフレッシュされる。本実施例の場合、記憶ブロ
ックに記憶されたデータのスタート・アドレスは又もや
同時に関係ストップ・アドレスをも形成する、それはデ
ータ・ブロック内のデータがループ状に管理されている
からである。

従って、レジスタのセット１１の記憶位！５１．５２゜
５３に記憶されている指示は、関係の記憶ブロック内に
リフレッシュすべきデータが記憶されているが否かを示
すのである。これらの記憶されている指示に依存して、
記憶ブロック３８．３９．４０内に記憶されているデー
タはこうしてリフレッシュ制御部２０を介して、データ
の蓄積されている記憶ブロックのみがリフレッシュされ
る。このようにして記憶蓄積部３７内に蓄積されたすべ
てのデータに対するエネルギー節約リフレッシュ操作が
実行されるのである。

以上述べた記憶蓄積モジュールは大量のデータの蓄積に
も好適であって、各記憶蓄積モジュールに含まれるバッ
テリは、そのエネルギー節約操作の故に、記憶内容が長
期間に亘って保持され、記憶モジュールは長期間に亘っ
て操作可能であることが保証されている。この種の記憶
蓄積モジュールはまた容易に交換可能であるが故に、蓄
積される信号がモジュール内に蓄積するためにディジタ
ル信号に変換された言語信号であるような口述記録再生
用器具としてのデータ処理装置として使用するのにも極
めて好適である。このような用途に用いると、例えばオ
ーディオ・テープ・カセットを用いる口述記録再生用具
のような操作方法でも各種部材をモータ駆動する必要が
ないので、かかる記憶蓄積モジュールは口述記録再生用
具としても有利である。

記憶モジュールを使用する口述記録再生用具が第７図に
示される。これは掌上形として造られている。引用番号
５４で示す直方形の器具には巾の狭い側に細長い間隙５
５があり、それに記憶蓄積モジュール１が挿入され、そ
の接点列が器具の対応接点と結合して記憶蓄積モジュー
ルと器具との電気的接続が確立する。モジュール内の記
憶位置の走査は器具本体についている摺動スイッチを前
後に動かすことにより前進及び後退させることができ、
スイッチは中央のストップ位置から前と後と２つの反対
方向に移動、させる。更にもう１つのスイッチ５７によ
って、記憶蓄積部の記憶位置に蓄積しであるデータにア
クセスするのか、記憶位置にデータを格納するのかの選
択を、言語信号を再生したいのか、記録したいのかに従
って切替える。蓄積すべき音響的言語信号はマイクロホ
ン用開口部５８を通して内蔵マイクロホンに与えられ、
そのマイクロホンで該音響信号をアナログ電気信号に変
換し、それは更にディジタル信号に変換されて記憶蓄積
モジュール１に格納される。記憶蓄積モジュール１から
取出されたデータは再びアナログ電気信号に変換され、
更にラウドスピーカで音響信号に再生されてスピーカ用
開口部５９を通して外部へ出る。掌上口述記録再生用具
中で言語を蓄積した記憶蓄積モジュールは、該用具から
取外して、例えば机上口述記録再生用具に挿入して、内
容の評価なり再生なりを行う、ことができる。

その他にも上述のことから本発明の実施例の各種変形は
発明の範囲から逸脱することな（可能である。

【図面の簡単な説明】

第１図はチップ・カードとして構築された記憶蓄積モジ
ュールの平面図及び一部所面図であり、第２図は第１図
の記憶蓄積モジュールの縦側面図であり、 第３図は、リフレッシュ操作を必要とする記憶蓄積部と
してダイナミックＲＡＭ部材を用い、スタート及びスト
ップ・アドレスの指示を記憶するための追加記憶蓄積部
として別々のレジスタのセットをその中にもっている第
１の実施例の概略系統図であり、 第４ａ図、第４ｂ図、第４Ｃ図は第３図に示したダイナ
ミックＲＡＭ部に記憶されたデータ信号を変形するとき
の種々の可能性を説明する図であり、第５図は、リフレ
ッシュ操作を必要とする記憶蓄積部として再びダイナミ
ックＲＡＭ部材を用いるが、スタート及びストップ・ア
ドレスの指示を記憶するための追加記憶蓄積部としては
ダイナミックＲＡＭ部それ自体の保留記憶位置を用いる
第２の実施例の概略系統図であり、 第６図は、電荷転送メモリで形成される３個の記憶ブロ
ックから成るリフレ・ノシュ操作を必要とする記憶蓄積
部の更に別の実施例の概略系統図であり、 第７図は、口述記録再生用具内に記憶蓄積モジュールを
使用する例の説明図である。 １・・・チップ・カード形記憶蓄積モジュール２・・・
記憶蓄積部 ３・・・バッテリ ５・・・ダイナミックＲＡＭ部 ６・・・リフレッシュ部 ８・・・データ・レジスタ ９・・・アクセス部 １１・・・レジスタのセット １２・・・制御回路 １４、１５．５１．５２．５３・・・レジスタのセント
１１中の記憶位置 １６・・・追加アクセス部 １７・・・クロック源 １８・・・比較器 ２０・・・リフレッシュ制御部 ２１・・・アドレス・カウンタ ２９、３０．３１．３Ｂ、　３９．４０・・・記憶ブロ
ック３２、３３．３４・・・保留記憶位置 ３６・・・ラッチ ４Ｌ　４２．４３・・・電荷転送メモリ４４、４５．４
６・・・切替部 ４８・・・デイマルチプレクサ ４９・・・マルチプレクサ

Claims (1)

1. 【特許請求の範囲】 １、ディジタル・データ信号用の、少くとも部分的にラ
   ンダム・アクセス可能な記憶蓄積部と、 スタート・アドレスとストップ・アドレス との間に挟まれた記憶位置への書込み又は読出し用に、
   記憶蓄積部の中の一連の記憶位置に順次アクセスするた
   めのアクセス部と、 データ処理装置から切離されたときに電源 となるバッテリと を有して成り、データ処理装置と結合して 用いる記憶蓄積モジュールにおいて、 上記記憶蓄積部は、リフレッシュ操作を必 要とし、該記憶蓄積部中に蓄積されたデータ信号をリフ
   レッシュするためのリフレッシュ部と協同動作する記憶
   蓄積部材として構築され、 該リフレッシュ部は、記憶蓄積部の記憶位 置に書込むに当って、制御回路の制御の下に、アクセス
   部からのスタート・アドレスとストップ・アドレスの指
   示を格納する追加記憶蓄積部を有し、 記憶蓄積部の、１対のスタート及びストッ プ・アドレスに挟まれて位置する記憶位置は、上記スタ
   ート及びストップ・アドレスの指示に依存し、かつリフ
   レッシュ制御部の制御の下に、適時にリフレッシュされ
   、 記憶蓄積部の、１対のスタート及びストッ プ・アドレスの外側に位置する記憶位置はリフレッシュ
   されない ことを特徴とする記憶蓄積モジュール。 ２、リフレッシュ操作を必要とする記憶蓄積部は、ダイ
   ナミックＲＡＭ部材で形成されることを特徴とする請求
   項１に記載の記憶蓄積モジュール。 ３、リフレッシュ操作を必要とする記憶蓄積部は、ブロ
   ック単位でアクセス可能で、かつ電荷転送メモリで形成
   される少くとも２つの記憶ブロックから成ることを特徴
   とする請求項１に記載の記憶蓄積モジュール。 ４、スタート及びストップ・アドレスの指示を格納する
   追加記憶蓄積部は、別々のレジスタのセットで形成され
   ることを特徴とする請求項１、２または３のうちいずれ
   か１項に記載の記憶蓄積モジュール。 ５、スタート及びストップ・アドレスの指示を格納する
   追加記憶蓄積部は、ダイナミックＲＡＭ部の保留記憶位
   置から成り、その内容は順番にリフレッシュ制御部を制
   御１するラッチに順次転送されることを特徴とする請求
   項２に記載の記憶蓄積モジュール。 ６、保留記憶位置はダイナミックＲＡＭ部の予め定めら
   れた均一の間隔をもつアドレスに位置して成ることを特
   徴とする請求項５に記載の記憶蓄積モジュール。 ７、制御回路は、追加記憶蓄積部に格納されたスタート
   及びストップ・アドレスの指示を消去するための消去信
   号を、別々の入力点を介して受信することができること
   を特徴とする請求項１ないし６のうちのいずれか１項に
   記載の記憶蓄積モジュール。 ８、記憶蓄積モジュールはチップ・カードとして構築さ
   れていることを特徴とする請求項１ないし７のうちいず
   れか１項に記載の記憶蓄積モジュール。 ９、口述記録再生用具として構築されているデータ処理
   装置において、処理されるべきデータ信号は、記憶蓄積
   モジュールに格納するためにディジタル信号に変換され
   た言語信号であることを特徴とする請求項１ないし８の
   うちのいずれか１項に記載の記憶蓄積モジュールの使用
   方法。