JP2001249890A - 半導体メモリ記憶装置 - Google Patents
半導体メモリ記憶装置Info
- Publication number
- JP2001249890A JP2001249890A JP2000060479A JP2000060479A JP2001249890A JP 2001249890 A JP2001249890 A JP 2001249890A JP 2000060479 A JP2000060479 A JP 2000060479A JP 2000060479 A JP2000060479 A JP 2000060479A JP 2001249890 A JP2001249890 A JP 2001249890A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- data
- bus
- memory
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】バス使用効率を高められるようにし、番組デー
タなどのデータをリアルタイムに記録することが可能な
半導体メモリ記憶装置の実現を図る。 【解決手段】メインバス１００に接続されたメモリモジ
ュール１３−１〜１３−Ｎは、複数のフラッシュＥＥＰ
ＲＯＭ１３１と、これらフラッシュＥＥＰＲＯＭ１３１
とメインバス１００との間に設けられたバッファ１３２
を備えている。メモリモジュール１３−１〜１３−Ｎへ
のデータ書き込みに際しては、入力プロセッサ１１−１
または１１−２から該当するメモリモジュールのバッフ
ァ１３２へのデータ転送が連続的に実行される。そし
て、フラッシュＥＥＰＲＯＭ１３１のページサイズ単位
で、バッファ１３２からフラッシュＥＥＰＲＯＭ１３１
へのデータ書き込み動作が繰り返し実行される。
タなどのデータをリアルタイムに記録することが可能な
半導体メモリ記憶装置の実現を図る。 【解決手段】メインバス１００に接続されたメモリモジ
ュール１３−１〜１３−Ｎは、複数のフラッシュＥＥＰ
ＲＯＭ１３１と、これらフラッシュＥＥＰＲＯＭ１３１
とメインバス１００との間に設けられたバッファ１３２
を備えている。メモリモジュール１３−１〜１３−Ｎへ
のデータ書き込みに際しては、入力プロセッサ１１−１
または１１−２から該当するメモリモジュールのバッフ
ァ１３２へのデータ転送が連続的に実行される。そし
て、フラッシュＥＥＰＲＯＭ１３１のページサイズ単位
で、バッファ１３２からフラッシュＥＥＰＲＯＭ１３１
へのデータ書き込み動作が繰り返し実行される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体メモリを記憶
素子として使用した半導体メモリ記憶装置に関する。
素子として使用した半導体メモリ記憶装置に関する。
【０００２】
【従来の技術】従来より、放送局などでは、番組データ
の記録・再生などのためにビデオテープが用いられてい
る。しかし、最近では、ランダムアクセスを容易に実行
するために、ビデオテープの代わりディスクドライブに
番組データを記憶する装置や、や、半導体メモリを記憶
素子として使用し、その半導体メモリに番組データを記
録する半導体メモリ記憶装置が注目され始めている。特
に、半導体メモリ記憶装置は、機械的な機構を必要とせ
ず、ディスクドライブに比べ高速アクセスが可能である
こと等から、複数の番組データの同時記録・再生等の用
途に好適である。
の記録・再生などのためにビデオテープが用いられてい
る。しかし、最近では、ランダムアクセスを容易に実行
するために、ビデオテープの代わりディスクドライブに
番組データを記憶する装置や、や、半導体メモリを記憶
素子として使用し、その半導体メモリに番組データを記
録する半導体メモリ記憶装置が注目され始めている。特
に、半導体メモリ記憶装置は、機械的な機構を必要とせ
ず、ディスクドライブに比べ高速アクセスが可能である
こと等から、複数の番組データの同時記録・再生等の用
途に好適である。
【０００３】
【発明が解決しようとする課題】半導体メモリとしては
高速アクセス可能なＤＲＡＭやＳＲＡＭ等を用いること
が好ましいが、この場合にはバックアップ用の電源を用
意するなどのデータ消失に対する対策が必要となる。そ
こで、最近では、フラッシュＥＥＰＲＯＭなどの不揮発
性メモリの使用が考えられている。
高速アクセス可能なＤＲＡＭやＳＲＡＭ等を用いること
が好ましいが、この場合にはバックアップ用の電源を用
意するなどのデータ消失に対する対策が必要となる。そ
こで、最近では、フラッシュＥＥＰＲＯＭなどの不揮発
性メモリの使用が考えられている。
【０００４】しかし、フラッシュＥＥＰＲＯＭに書き込
みを行う場合には、アドレス設定、データ転送、書き込
みコマンドの発行という一連の書き込み制御シーケンス
の後に、フラッシュＥＥＰＲＯＭの書き込み動作終了待
ち、ステータスリードという処理が必要となる。この場
合、アドレス設定＋データ転送＋書き込みコマンドの発
行に要する総時間は数十マイクロ秒程度であるのに対
し、書き込み動作終了待ちの待ち時間は１ミリ秒程度も
要する。したがって、番組データなどの一連の書き込み
データをフラッシュＥＥＰＲＯＭにリアルタイムに転送
して書き込むことは困難であった。
みを行う場合には、アドレス設定、データ転送、書き込
みコマンドの発行という一連の書き込み制御シーケンス
の後に、フラッシュＥＥＰＲＯＭの書き込み動作終了待
ち、ステータスリードという処理が必要となる。この場
合、アドレス設定＋データ転送＋書き込みコマンドの発
行に要する総時間は数十マイクロ秒程度であるのに対
し、書き込み動作終了待ちの待ち時間は１ミリ秒程度も
要する。したがって、番組データなどの一連の書き込み
データをフラッシュＥＥＰＲＯＭにリアルタイムに転送
して書き込むことは困難であった。
【０００５】また、バス上に複数のフラッシュＥＥＰＲ
ＯＭを用意し、これらに順に書き込んで行くというスト
ライピング方式を使用した場合であっても、フラッシュ
ＥＥＰＲＯＭの数は有限であるため、２巡目からは同様
の問題が生じることになる。さらに、バスを介して複数
のフラッシュＥＥＰＲＯＭの書き込みを制御するという
構成を採用すると、使用するフラッシュＥＥＰＲＯＭの
仕様が変わる度にバスのタイミング設計からやり直しと
なり、コストの増大を招くことになる。
ＯＭを用意し、これらに順に書き込んで行くというスト
ライピング方式を使用した場合であっても、フラッシュ
ＥＥＰＲＯＭの数は有限であるため、２巡目からは同様
の問題が生じることになる。さらに、バスを介して複数
のフラッシュＥＥＰＲＯＭの書き込みを制御するという
構成を採用すると、使用するフラッシュＥＥＰＲＯＭの
仕様が変わる度にバスのタイミング設計からやり直しと
なり、コストの増大を招くことになる。
【０００６】本発明は上述の事情に鑑みてなされたもの
であり、バス使用効率を高められるようにし、番組デー
タなどのデータをリアルタイムに記録するのに好適な半
導体メモリ記憶装置を提供することを目的とする。
であり、バス使用効率を高められるようにし、番組デー
タなどのデータをリアルタイムに記録するのに好適な半
導体メモリ記憶装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、データ入出力のためのバスを有し、この
バスを介して半導体メモリとの間のデータ入出力を行う
半導体メモリ記憶装置において、前記バスと前記半導体
メモリとの間に、前記半導体メモリへの書き込みデータ
を一時保存するバッファを具備することを特徴とする。
め、本発明は、データ入出力のためのバスを有し、この
バスを介して半導体メモリとの間のデータ入出力を行う
半導体メモリ記憶装置において、前記バスと前記半導体
メモリとの間に、前記半導体メモリへの書き込みデータ
を一時保存するバッファを具備することを特徴とする。
【０００８】このようにバスと半導体メモリとの間にバ
ッファを設けることにより、半導体メモリの書き込み動
作とは関係なく、必要な書き込みデータをバスを介して
バッファに順次転送することができるようになり、デー
タ書き込みに要するバス使用時間を短縮することが可能
となる。
ッファを設けることにより、半導体メモリの書き込み動
作とは関係なく、必要な書き込みデータをバスを介して
バッファに順次転送することができるようになり、デー
タ書き込みに要するバス使用時間を短縮することが可能
となる。
【０００９】特に、半導体メモリに書き込むべき一連の
書き込みデータをバスを介してバッファに連続的に転送
するデータ転送手段と、バッファと半導体メモリ間に設
けられたメモリバスを介して半導体メモリに対する書き
込み制御動作を所定の書き込みデータサイズ単位で繰り
返し実行して、バッファ上のデータを半導体メモリに書
き込む書き込み制御とを設けることにより、半導体メモ
リの書き込みデータサイズ以上の一連の書き込みデータ
を効率よく書き込むことが可能となり、バス使用効率を
よりいっそう高めることができる。
書き込みデータをバスを介してバッファに連続的に転送
するデータ転送手段と、バッファと半導体メモリ間に設
けられたメモリバスを介して半導体メモリに対する書き
込み制御動作を所定の書き込みデータサイズ単位で繰り
返し実行して、バッファ上のデータを半導体メモリに書
き込む書き込み制御とを設けることにより、半導体メモ
リの書き込みデータサイズ以上の一連の書き込みデータ
を効率よく書き込むことが可能となり、バス使用効率を
よりいっそう高めることができる。
【００１０】したがって、ある時間内にある一定量のデ
ータ書き込みを行うことが必要な番組データなどをリア
ルタイムに転送・記録できるようになると共に、バスの
空き時間を利用して、バッファからの半導体メモリへの
書き込み中に、それと並行して他の半導体メモリからの
データ読み出し等を行うことも可能となる。
ータ書き込みを行うことが必要な番組データなどをリア
ルタイムに転送・記録できるようになると共に、バスの
空き時間を利用して、バッファからの半導体メモリへの
書き込み中に、それと並行して他の半導体メモリからの
データ読み出し等を行うことも可能となる。
【００１１】さらに、メモリバスに複数の半導体メモリ
を並列接続しておき、ストライピング方式を用いて、各
半導体メモリ内で実行される書き込み動作と並行して他
の半導体メモリへの書き込み制御動作が実行されるよう
に複数の半導体メモリに対して順番に書き込み制御動作
を実行することにより、バス占有時間のみならず、実際
の書き込み動作全体に要する時間の短縮も実現できるま
た、本発明は、データ入出力のためのバスと、前記バス
に並列接続された複数のメモリモジュールとから構成さ
れ、前記複数のメモリモジュールそれぞれに設けられた
半導体メモリを記憶素子として使用する半導体メモリ記
憶装置において、前記各メモリモジュール毎に前記半導
体メモリと前記バスとの間に、前記半導体メモリへの書
き込みデータを一時保存するバッファを具備することを
特徴とする。
を並列接続しておき、ストライピング方式を用いて、各
半導体メモリ内で実行される書き込み動作と並行して他
の半導体メモリへの書き込み制御動作が実行されるよう
に複数の半導体メモリに対して順番に書き込み制御動作
を実行することにより、バス占有時間のみならず、実際
の書き込み動作全体に要する時間の短縮も実現できるま
た、本発明は、データ入出力のためのバスと、前記バス
に並列接続された複数のメモリモジュールとから構成さ
れ、前記複数のメモリモジュールそれぞれに設けられた
半導体メモリを記憶素子として使用する半導体メモリ記
憶装置において、前記各メモリモジュール毎に前記半導
体メモリと前記バスとの間に、前記半導体メモリへの書
き込みデータを一時保存するバッファを具備することを
特徴とする。
【００１２】このようにメモリモジュール毎にバッファ
を個々に用意することにより、複数のメモリモジュール
に順番にデータを書き込みというストライピング方式を
用いた場合には、２巡目以降のデータ書き込みに際して
も書き込み終了待ちによってデータ転送が中断されると
いった問題がなくなり、書き込み時間の短縮を図ること
が可能となる。
を個々に用意することにより、複数のメモリモジュール
に順番にデータを書き込みというストライピング方式を
用いた場合には、２巡目以降のデータ書き込みに際して
も書き込み終了待ちによってデータ転送が中断されると
いった問題がなくなり、書き込み時間の短縮を図ること
が可能となる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の一実施形態に係
る半導体メモリ記憶装置の構成が示されている。この半
導体メモリ記憶装置１はフラッシュＥＥＰＲＯＭなどの
半導体メモリを用いて番組データ等の記録・読み出しを
行うためのものであり、録画用の番組データを入力する
ための二つの入力チャネル＃１，＃２と、記録された番
組データを読み出すための六つの出力チャネル＃１〜＃
６を有している。この半導体メモリ記憶装置１において
は、各チャネル毎に同一または異なる番組データの記録
／読み出しを同時に行うことができる。
施形態を説明する。図１には、本発明の一実施形態に係
る半導体メモリ記憶装置の構成が示されている。この半
導体メモリ記憶装置１はフラッシュＥＥＰＲＯＭなどの
半導体メモリを用いて番組データ等の記録・読み出しを
行うためのものであり、録画用の番組データを入力する
ための二つの入力チャネル＃１，＃２と、記録された番
組データを読み出すための六つの出力チャネル＃１〜＃
６を有している。この半導体メモリ記憶装置１において
は、各チャネル毎に同一または異なる番組データの記録
／読み出しを同時に行うことができる。
【００１４】半導体メモリ記憶装置１には、図示のよう
に、入力プロセッサ１１−１，１１−２、出力プロセッ
サ１２−１〜１２−６、およびＮ個のメモリモジュール
１３−１〜１３−Ｎが設けられている。これら入力プロ
セッサ１１−１，１１−２、出力プロセッサ１２−１〜
１２−６、およびメモリモジュール１３−１〜１３−Ｎ
は図示のようにメインバス１００に接続されている。
に、入力プロセッサ１１−１，１１−２、出力プロセッ
サ１２−１〜１２−６、およびＮ個のメモリモジュール
１３−１〜１３−Ｎが設けられている。これら入力プロ
セッサ１１−１，１１−２、出力プロセッサ１２−１〜
１２−６、およびメモリモジュール１３−１〜１３−Ｎ
は図示のようにメインバス１００に接続されている。
【００１５】入力プロセッサ１１−１，１１−２は上述
の入力チャネル＃１，＃２にそれぞれ対応するものであ
り、記録対象の番組データを入力し、それをメインバス
１００を介して書き込み先のメモリモジュール１３−１
〜１３−Ｎに転送するための制御を実行する。同様に、
出力プロセッサ１２−１〜１２−６は上述の出力チャネ
ル＃１〜＃６にそれぞれ対応するものであり、記録され
ている番組データを該当する出力チャネルから読み出す
ための制御を行う。
の入力チャネル＃１，＃２にそれぞれ対応するものであ
り、記録対象の番組データを入力し、それをメインバス
１００を介して書き込み先のメモリモジュール１３−１
〜１３−Ｎに転送するための制御を実行する。同様に、
出力プロセッサ１２−１〜１２−６は上述の出力チャネ
ル＃１〜＃６にそれぞれ対応するものであり、記録され
ている番組データを該当する出力チャネルから読み出す
ための制御を行う。
【００１６】メモリモジュール１３−１〜１３−Ｎは、
それぞれフラッシュＥＥＰＲＯＭにデータを記録するた
めのものであり、複数のフラッシュＥＥＰＲＯＭ１３１
と、これらフラッシュＥＥＰＲＯＭ１３１とメインバス
１００との間に設けられたバッファ１３２を備えてい
る。各バッファ１３２はフラッシュＥＥＰＲＯＭ１３１
への書き込みデータを一時保存するためのものであり、
たとえばＳＲＡＭ等の高速半導体メモリから構成されて
いる。
それぞれフラッシュＥＥＰＲＯＭにデータを記録するた
めのものであり、複数のフラッシュＥＥＰＲＯＭ１３１
と、これらフラッシュＥＥＰＲＯＭ１３１とメインバス
１００との間に設けられたバッファ１３２を備えてい
る。各バッファ１３２はフラッシュＥＥＰＲＯＭ１３１
への書き込みデータを一時保存するためのものであり、
たとえばＳＲＡＭ等の高速半導体メモリから構成されて
いる。
【００１７】メモリモジュール１３−１〜１３−Ｎへの
データ書き込みに際しては、入力プロセッサ１１−１ま
たは１１−２から該当するメモリモジュールのバッファ
１３２へのデータ転送が連続的に実行される。そして、
フラッシュＥＥＰＲＯＭ１３１のページサイズ単位で、
バッファ１３２からフラッシュＥＥＰＲＯＭ１３１への
データ書き込み動作が繰り返し実行される。この書き込
み制御はメモリモジュール内で自動的に実行される。
データ書き込みに際しては、入力プロセッサ１１−１ま
たは１１−２から該当するメモリモジュールのバッファ
１３２へのデータ転送が連続的に実行される。そして、
フラッシュＥＥＰＲＯＭ１３１のページサイズ単位で、
バッファ１３２からフラッシュＥＥＰＲＯＭ１３１への
データ書き込み動作が繰り返し実行される。この書き込
み制御はメモリモジュール内で自動的に実行される。
【００１８】また、ストライプ方式を利用して複数のメ
モリモジュールに順番にデータを書き込む場合には、転
送先のメモリモジュールを変更しながら、それら各メモ
リモジュールそれぞれのバッファ１３２へのデータ転送
が連続的に実行されることになる。各メモリモジュール
内ではバッファ１３２にある一定量のデータが蓄積され
た時点でフラッシュＥＥＰＲＯＭ１３１へのデータ書き
込み動作が開始されるので、２巡目の転送でデータ転送
先のメモリモジュールがストライプの先頭に戻っても、
データバッファ１３２へのデータ転送が待たされること
はない。
モリモジュールに順番にデータを書き込む場合には、転
送先のメモリモジュールを変更しながら、それら各メモ
リモジュールそれぞれのバッファ１３２へのデータ転送
が連続的に実行されることになる。各メモリモジュール
内ではバッファ１３２にある一定量のデータが蓄積され
た時点でフラッシュＥＥＰＲＯＭ１３１へのデータ書き
込み動作が開始されるので、２巡目の転送でデータ転送
先のメモリモジュールがストライプの先頭に戻っても、
データバッファ１３２へのデータ転送が待たされること
はない。
【００１９】メインバス１００は図２のように制御バス
１０１とデータバス１０２を備えている。制御バス１０
１は各メモリモジュールに対するアドレスおよびコマン
ド等の転送に用いられ、データバス１０２は各メモリモ
ジュールとの間のデータ転送に使用される。
１０１とデータバス１０２を備えている。制御バス１０
１は各メモリモジュールに対するアドレスおよびコマン
ド等の転送に用いられ、データバス１０２は各メモリモ
ジュールとの間のデータ転送に使用される。
【００２０】この場合、各メモリモジュール内のバッフ
ァ１３２はデータバス１０２とフラッシュＥＥＰＲＯＭ
１３１との間に接続されることになる。
ァ１３２はデータバス１０２とフラッシュＥＥＰＲＯＭ
１３１との間に接続されることになる。
【００２１】また、図２に示されているように、入力プ
ロセッサ１１−１，１１−２の各々にもその動作制御の
ための入力制御モジュール１１２に加え番組データ入力
用のバッファ１１１が設けられており、同様に出力モジ
ュール１２−１〜１２−６の各々についてもその動作制
御のための出力制御モジュール１２２に加え番組データ
出力用のバッファ１２１が設けられている。
ロセッサ１１−１，１１−２の各々にもその動作制御の
ための入力制御モジュール１１２に加え番組データ入力
用のバッファ１１１が設けられており、同様に出力モジ
ュール１２−１〜１２−６の各々についてもその動作制
御のための出力制御モジュール１２２に加え番組データ
出力用のバッファ１２１が設けられている。
【００２２】次に、図３を参照して、各メモリモジュー
ルの構成について説明する。どのメモリモジュールにつ
いてもその構成は同じであるので、図３には、メモリモ
ジュール１３−１の構成が代表して示されている。
ルの構成について説明する。どのメモリモジュールにつ
いてもその構成は同じであるので、図３には、メモリモ
ジュール１３−１の構成が代表して示されている。
【００２３】図３に示されているように、メモリモジュ
ール１３−１には、前述のフラッシュＥＥＰＲＯＭ１３
１−１〜１３１−６およびバッファ１３２に加え、コン
トローラ１３３を備えている。フラッシュＥＥＰＲＯＭ
１３１−１〜１３１−６はメモリバスを介してバッファ
１３２に並列接続されている。これらフラッシュＥＥＰ
ＲＯＭ１３１−１〜１３１−６のリード／ライト制御お
よびバッファ１３２の制御はコントローラ１３３によっ
て実行される。
ール１３−１には、前述のフラッシュＥＥＰＲＯＭ１３
１−１〜１３１−６およびバッファ１３２に加え、コン
トローラ１３３を備えている。フラッシュＥＥＰＲＯＭ
１３１−１〜１３１−６はメモリバスを介してバッファ
１３２に並列接続されている。これらフラッシュＥＥＰ
ＲＯＭ１３１−１〜１３１−６のリード／ライト制御お
よびバッファ１３２の制御はコントローラ１３３によっ
て実行される。
【００２４】フラッシュＥＥＰＲＯＭ１３１−１〜１３
１−６へのデータ書き込み時には、コントローラ１３３
は、バッファ１３２からデータを読み出し、それをフラ
ッシュＥＥＰＲＯＭ１３１に書き込むためのページライ
ト動作をメモリバスを介して繰り返し実行する。この場
合、ページライト動作はアドレス設定、データ転送、書
き込みコマンドの発行、フラッシュＥＥＰＲＯＭの書き
込み動作終了待ち、ステータスリードという一連の処理
から構成されるので、書き込み動作終了待ちによる待ち
時間が発生するが、バッファ１３２へのデータ転送はす
でに終了しているので、データバス１０２がそれによっ
て長時間占有されることはない。
１−６へのデータ書き込み時には、コントローラ１３３
は、バッファ１３２からデータを読み出し、それをフラ
ッシュＥＥＰＲＯＭ１３１に書き込むためのページライ
ト動作をメモリバスを介して繰り返し実行する。この場
合、ページライト動作はアドレス設定、データ転送、書
き込みコマンドの発行、フラッシュＥＥＰＲＯＭの書き
込み動作終了待ち、ステータスリードという一連の処理
から構成されるので、書き込み動作終了待ちによる待ち
時間が発生するが、バッファ１３２へのデータ転送はす
でに終了しているので、データバス１０２がそれによっ
て長時間占有されることはない。
【００２５】また、ストライピング方式を用いてフラッ
シュＥＥＰＲＯＭ１３１−１〜１３１−６にページ単位
で順番にデータを書き込むことにより、データをより高
速に書き込むことが可能となる。この場合、コントロー
ラ１３３は、書き込み対象のフラッシュＥＥＰＲＯＭを
順次切り替えながら、ページライト動作を繰り返し実行
する。
シュＥＥＰＲＯＭ１３１−１〜１３１−６にページ単位
で順番にデータを書き込むことにより、データをより高
速に書き込むことが可能となる。この場合、コントロー
ラ１３３は、書き込み対象のフラッシュＥＥＰＲＯＭを
順次切り替えながら、ページライト動作を繰り返し実行
する。
【００２６】次に、図４を参照して、本実施形態で用い
られるメインバス１００上のデータ転送動作について従
来例と比較して説明する。図４（Ａ）は本実施形態のバ
ス使用動作を示し、また図４（Ｂ）はバッファ１３２が
設けられてない場合における従来のバス使用動作を示し
ている。
られるメインバス１００上のデータ転送動作について従
来例と比較して説明する。図４（Ａ）は本実施形態のバ
ス使用動作を示し、また図４（Ｂ）はバッファ１３２が
設けられてない場合における従来のバス使用動作を示し
ている。
【００２７】本実施形態では、フラッシュＥＥＰＲＯＭ
１３１の書き込み動作とは関係なく、必要な書き込みデ
ータをデータバス１０２を介してバッファ１３１に順次
転送することができるので、データサイズの大きい一連
の番組データのストリームを間断なく連続的に転送する
ことができる。また、制御バス１０１を通じてコマンド
およびアドレス設定動作を行い、かつ実際の書き込み制
御についてはメモリモジュール内で完結されるので、図
４（Ｂ）のようなコマンドおよびアドレス設定時間＋待
ち時間がなくなり、データバス１０２が占有されるのは
図４（Ａ）に示すように、連続するデータ転送に要する
時間のみとなる。よって、データバス１０２の占有時間
をｔ２からｔ１にまで短縮することができる。
１３１の書き込み動作とは関係なく、必要な書き込みデ
ータをデータバス１０２を介してバッファ１３１に順次
転送することができるので、データサイズの大きい一連
の番組データのストリームを間断なく連続的に転送する
ことができる。また、制御バス１０１を通じてコマンド
およびアドレス設定動作を行い、かつ実際の書き込み制
御についてはメモリモジュール内で完結されるので、図
４（Ｂ）のようなコマンドおよびアドレス設定時間＋待
ち時間がなくなり、データバス１０２が占有されるのは
図４（Ａ）に示すように、連続するデータ転送に要する
時間のみとなる。よって、データバス１０２の占有時間
をｔ２からｔ１にまで短縮することができる。
【００２８】またデータ量についてはバッファ１３２に
一度貯めることができるので、データバス１０２上の転
送量はフラッシュＥＥＰＲＯＭ１３１のアクセスデータ
単位と必ずしも同じデータ量である必要がなくなる。
一度貯めることができるので、データバス１０２上の転
送量はフラッシュＥＥＰＲＯＭ１３１のアクセスデータ
単位と必ずしも同じデータ量である必要がなくなる。
【００２９】次に、図５および図６を参照して、あるメ
モリモジュール内の複数のフラッシュＥＥＰＲＯＭ１３
１にストライプ方式でデータ書き込みを行う場合におけ
るデータ転送動作を従来例と比較して説明する。
モリモジュール内の複数のフラッシュＥＥＰＲＯＭ１３
１にストライプ方式でデータ書き込みを行う場合におけ
るデータ転送動作を従来例と比較して説明する。
【００３０】ここでは、図５に示されているように、Ｐ
１からＰ１２までの１２ページ分のデータ転送を４つの
フラッシュＥＥＰＲＯＭ１３１−１〜１３１−４にスト
ライプ方式で書き込む場合を想定する。
１からＰ１２までの１２ページ分のデータ転送を４つの
フラッシュＥＥＰＲＯＭ１３１−１〜１３１−４にスト
ライプ方式で書き込む場合を想定する。
【００３１】バッファ１３２が設けられていない場合に
は、図６（Ａ）のように４ページ分のデータ転送はメイ
ンバス１００上で連続して行うことができるが、ページ
書き込み中は次のデータ転送は実行できないので、フラ
ッシュＥＥＰＲＯＭ１３１−１におけるページＰ１の書
き込み動作が終了するまで、次の４ページ分のデータ転
送は待たされることになる。
は、図６（Ａ）のように４ページ分のデータ転送はメイ
ンバス１００上で連続して行うことができるが、ページ
書き込み中は次のデータ転送は実行できないので、フラ
ッシュＥＥＰＲＯＭ１３１−１におけるページＰ１の書
き込み動作が終了するまで、次の４ページ分のデータ転
送は待たされることになる。
【００３２】これに対し、本実施形態では、バッファ１
３２に書き込みデータを保持できるので、Ｐ１からＰ１
２までの１２ページ分のデータ転送をメインバス１００
のデータバス１０２を介して連続的に実行することがで
きる。ページＰ１がバッファ１３２に転送された時点で
そのページＰ１の書き込みを開始することができ、また
最後のページＰ１２についてもバッファ１３２に転送さ
れた時点で書き込みを開始することができる。したがっ
て、データ転送に要する時間のみならず、書き込み処理
全体に要する時間も大幅に短縮することが可能となる。
３２に書き込みデータを保持できるので、Ｐ１からＰ１
２までの１２ページ分のデータ転送をメインバス１００
のデータバス１０２を介して連続的に実行することがで
きる。ページＰ１がバッファ１３２に転送された時点で
そのページＰ１の書き込みを開始することができ、また
最後のページＰ１２についてもバッファ１３２に転送さ
れた時点で書き込みを開始することができる。したがっ
て、データ転送に要する時間のみならず、書き込み処理
全体に要する時間も大幅に短縮することが可能となる。
【００３３】また、このようなメモリモジュール毎のス
トライピングを複数のメモリモジュール１３−１〜１３
−Ｎ間のストライピングと組み合わせて使用することに
より、少なくともストライピングに使用するメモリモジ
ュール数分のバッファサイズ分だけは連続データ転送を
行うことが可能となり、さらにバス使用効率の向上を図
ることができる。よって、複数チャネル分の番組データ
の記録・読み出しを並行して効率よく行うことが可能と
なる。
トライピングを複数のメモリモジュール１３−１〜１３
−Ｎ間のストライピングと組み合わせて使用することに
より、少なくともストライピングに使用するメモリモジ
ュール数分のバッファサイズ分だけは連続データ転送を
行うことが可能となり、さらにバス使用効率の向上を図
ることができる。よって、複数チャネル分の番組データ
の記録・読み出しを並行して効率よく行うことが可能と
なる。
【００３４】また、記憶素子として使用するＥＥＰＲＯ
Ｍの容量、製造メーカ等の仕様が変わってもメモリモジ
ュールさえ変更すれば半導体メモリ記憶装置１自体はそ
のまま使用することができる。さらに、メインバス１０
０の伝送タイミングはフラッシュＥＥＰＲＯＭのアクセ
ス単位・時間に左右されないためメインバス１００のタ
イミングを自由に設計することができる。
Ｍの容量、製造メーカ等の仕様が変わってもメモリモジ
ュールさえ変更すれば半導体メモリ記憶装置１自体はそ
のまま使用することができる。さらに、メインバス１０
０の伝送タイミングはフラッシュＥＥＰＲＯＭのアクセ
ス単位・時間に左右されないためメインバス１００のタ
イミングを自由に設計することができる。
【００３５】なお、メインバス１００およびメモリバス
をそれぞれ複数組かどちらか一方を複数組設けることに
より、さらなるデータ転送効率の向上を図ることが可能
となる。
をそれぞれ複数組かどちらか一方を複数組設けることに
より、さらなるデータ転送効率の向上を図ることが可能
となる。
【００３６】また、本実施形態では、フラッシュＥＥＰ
ＲＯＭを記憶素子として使用する場合を例示して説明し
たが、フラッシュＥＥＰＲＯＭに限らず、他の各種半導
体メモリに適用することもできる。
ＲＯＭを記憶素子として使用する場合を例示して説明し
たが、フラッシュＥＥＰＲＯＭに限らず、他の各種半導
体メモリに適用することもできる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
バス使用効率を高められるようになり、番組データなど
のデータをリアルタイムに記録することが可能となる。
バス使用効率を高められるようになり、番組データなど
のデータをリアルタイムに記録することが可能となる。
【図１】本発明の一実施形態に係る半導体メモリ記憶装
置の構成を示すブロック図。
置の構成を示すブロック図。
【図２】同実施形態で用いられるメインバスとその周辺
の構成を示すブロック図。
の構成を示すブロック図。
【図３】同実施形態で用いられるメモリモジュールの具
体的な構成の一例を示すブロック図。
体的な構成の一例を示すブロック図。
【図４】同実施形態におけるメインバス上のデータ転送
動作を説明するための図。
動作を説明するための図。
【図５】同実施形態において用いられるストライピング
方式の一例を説明するための図。
方式の一例を説明するための図。
【図６】同実施形態においてストライピング方式を用い
た場合のデータ転送動作の一例を説明するための図。
た場合のデータ転送動作の一例を説明するための図。
１…半導体メモリ記憶装置 １１−１，１１−２…入力プロセッサ １２−１〜１２−６…出力プロセッサ １３−１〜１３−Ｎ…メモリモジュール １００…メインバス １３１…フラッシュＥＥＰＲＯＭ １３２…バッファ １３３…コントローラ
Claims (6)
- 【請求項１】 データ入出力のためのバスを有し、この
バスを介して半導体メモリとの間のデータ入出力を行う
半導体メモリ記憶装置において、 前記バスと前記半導体メモリとの間に、前記半導体メモ
リへの書き込みデータを一時保存するバッファを具備す
ることを特徴とする半導体メモリ記憶装置。 - 【請求項２】 前記半導体メモリに書き込むべき一連の
書き込みデータを前記バスを介して前記バッファに連続
的に転送するデータ転送手段と、 前記バッファと前記半導体メモリ間に設けられたメモリ
バスを介して、前記半導体メモリに対する書き込み制御
動作を所定の書き込みデータサイズ単位で繰り返し実行
することにより、前記バッファ上のデータを前記半導体
メモリに書き込む書き込み制御手段とをさらに具備する
ことを特徴とする請求項１記載の半導体メモリ記憶装
置。 - 【請求項３】 前記メモリバスには、複数の半導体メモ
リが並列接続されており、 前記書き込み制御手段は、各半導体メモリ内で実行され
る書き込み動作と並行して他の半導体メモリへの書き込
み制御動作が実行されるように、前記複数の半導体メモ
リに対して順番に書き込み制御動作を実行することを特
徴とする請求項２記載の半導体メモリ記憶装置。 - 【請求項４】 データ入出力のためのバスと、前記バス
に並列接続された複数のメモリモジュールとを備え、前
記複数のメモリモジュールそれぞれに設けられた半導体
メモリを記憶素子として使用する半導体メモリ記憶装置
において、 前記各メモリモジュール毎に前記半導体メモリと前記バ
スとの間に、前記半導体メモリへの書き込みデータを一
時保存するバッファを具備することを特徴とする半導体
メモリ記憶装置。 - 【請求項５】 書き込み対象のメモリモジュールそれぞ
れに対する一連の書き込みデータを、前記バスを介して
前記書き込み対象のメモリモジュールそれぞれのバッフ
ァに連続的に転送するデータ転送手段と、 前記各メモリモジュールに設けられ、前記バッファと前
記半導体メモリとの間に設けられたメモリバスを介して
前記バッファから前記半導体メモリへの書き込みを実行
する書き込み制御手段とをさらに具備することを特徴と
する請求項４記載の半導体メモリ記憶装置。 - 【請求項６】 前記各メモリモジュールには、前記メモ
リバスに並列接続された複数の半導体メモリが設けられ
ており、 前記書き込み制御手段は、各半導体メモリ内で実行され
る書き込み動作と並行して他の半導体メモリへの書き込
み制御動作が実行されるように、前記複数の半導体メモ
リに対して順番に書き込み制御動作を実行することを特
徴とする請求項５記載の半導体メモリ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060479A JP2001249890A (ja) | 2000-03-06 | 2000-03-06 | 半導体メモリ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060479A JP2001249890A (ja) | 2000-03-06 | 2000-03-06 | 半導体メモリ記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001249890A true JP2001249890A (ja) | 2001-09-14 |
Family
ID=18580788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000060479A Pending JP2001249890A (ja) | 2000-03-06 | 2000-03-06 | 半導体メモリ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001249890A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060722A1 (fr) * | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Système de mémoire et carte mémoire |
| JP2007079269A (ja) * | 2005-09-15 | 2007-03-29 | Ricoh Co Ltd | 画像形成装置、プログラム、記録媒体 |
| JP2009277215A (ja) * | 2008-05-15 | 2009-11-26 | Lumos Technology Co Ltd | 多チャンネル記憶システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736818A (ja) * | 1993-07-21 | 1995-02-07 | Hitachi Ltd | メモリインタフェース制御方法 |
| JP2000067574A (ja) * | 1998-08-21 | 2000-03-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2000
- 2000-03-06 JP JP2000060479A patent/JP2001249890A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736818A (ja) * | 1993-07-21 | 1995-02-07 | Hitachi Ltd | メモリインタフェース制御方法 |
| JP2000067574A (ja) * | 1998-08-21 | 2000-03-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060722A1 (fr) * | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Système de mémoire et carte mémoire |
| US7290109B2 (en) | 2002-01-09 | 2007-10-30 | Renesas Technology Corp. | Memory system and memory card |
| JP2007079269A (ja) * | 2005-09-15 | 2007-03-29 | Ricoh Co Ltd | 画像形成装置、プログラム、記録媒体 |
| JP2009277215A (ja) * | 2008-05-15 | 2009-11-26 | Lumos Technology Co Ltd | 多チャンネル記憶システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100506062B1 (ko) | 복합형 메모리 장치 | |
| US8041882B2 (en) | Method and device for writing to a flash memory | |
| US20120246401A1 (en) | In-memory processor | |
| JP2740097B2 (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
| US8799607B2 (en) | Memory controller and method for accessing a plurality of non-volatile memory arrays | |
| JP2008524774A (ja) | アクティブリフレッシュマネージメントに関する方法、装置及びシステム | |
| CN108701081A (zh) | 用于同时存取非易失性存储器的多个分区的设备和方法 | |
| KR930014577A (ko) | 반도체 기억장치 | |
| WO2006051780A1 (ja) | 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置 | |
| US7707384B1 (en) | System and method for re-ordering memory references for access to memory | |
| CN101446924A (zh) | 一种数据存储及获取方法、系统 | |
| CN101127229A (zh) | 信息记录设备及其控制方法 | |
| CN101681672A (zh) | 具有本地列选择线的存储器架构 | |
| US4238842A (en) | LARAM Memory with reordered selection sequence for refresh | |
| EP1668646B1 (en) | Method and apparatus for implicit dram precharge | |
| JP2006344220A5 (ja) | ||
| US7523283B2 (en) | Memory control circuit in a memory chip | |
| JP2006040497A (ja) | 半導体記憶装置、不揮発性半導体記憶装置 | |
| JP2001249890A (ja) | 半導体メモリ記憶装置 | |
| US20110010512A1 (en) | Method for controlling storage system having multiple non-volatile memory units and storage system using the same | |
| US20140372682A1 (en) | Nonvolatile memory bank groups | |
| CA2619358C (en) | Content data storage device and its control method | |
| CN111897766B (zh) | 一种星载固态存储器及边记边擦的数据处理方法 | |
| JPS592058B2 (ja) | 記憶装置 | |
| US4884191A (en) | Memory array unit for computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |