CN101127229A - 信息记录设备及其控制方法 - Google Patents

信息记录设备及其控制方法 Download PDF

Info

Publication number
CN101127229A
CN101127229A CNA2007101465186A CN200710146518A CN101127229A CN 101127229 A CN101127229 A CN 101127229A CN A2007101465186 A CNA2007101465186 A CN A2007101465186A CN 200710146518 A CN200710146518 A CN 200710146518A CN 101127229 A CN101127229 A CN 101127229A
Authority
CN
China
Prior art keywords
information
write
requested
buffer memory
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101465186A
Other languages
English (en)
Inventor
鹰居赖治
吉田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101127229A publication Critical patent/CN101127229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/225—Hybrid cache memory, e.g. having both volatile and non-volatile portions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10685—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control input interface, i.e. the way data enter the buffer, e.g. by informing the sender that the buffer is busy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10694—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control output interface, i.e. the way data leave the buffer, e.g. by adjusting the clock rate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10703—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control processing rate of the buffer, e.g. by accelerating the data output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/1074—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control involving a specific threshold value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10759—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data content data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

闪存(15)和具有较高信息读写速度的SDRAM(14)被设置为关于硬盘(13)的缓存。当SDRAM(14)中不存在与被写入信息的大小对应的空闲空间且预计到在SDRAM(14)中形成与所述信息的大小对应的空闲空间时，判定将该信息写入SDRAM(14)的速度与将该信息写入SDRAM(15)的速度中较高的一个，并将该信息写入具有较高速度的存储器(14，15)。

Description

信息记录设备及其控制方法
技术领域
本发明涉及信息记录设备及其控制方法，该设备通过半导体存储器在例如硬盘等大容量盘型记录介质中写入信息。
背景技术
众所周知，硬盘是一种可靠的大容量信息记录介质，并在近些年来广泛用于记录例如计算机数据、视频数据、音频数据等等。进一步地，硬盘已在尺寸上得到缩小，故其能被装入便携式电子装置。
因此，在使用硬盘的以减小尺寸为导向的信息记录设备中，将能够高速写入和读取信息的半导体存储器用作硬盘用缓存存储器(cachememory)，以便提高写入与读取信息所需的速度。
也就是说，这种类型的信息记录设备使得外部主机装置能够通过缓存存储器读取和写入信息，并使硬盘能向/从缓存存储器传送信息，由此提高了从外部看来写入与读取信息的速度。
另外，如今，存在这样的构思：除缓存存储器外，将非易失性存储器提供为关于硬盘的缓存(cache)，以便减少驱动硬盘的次数，即减小关于硬盘写入与读取信息的次数，由此节省了电池电力。这样的信息记录设备被称为兼容NV(非易失性)缓存的HDD(硬盘驱动器)并被标准化。
同时，如上所述，在除本来的缓存存储器以外包含作为关于硬盘的缓存的非易失性存储器的信息记录设备中，在收到来自外部主机装置的写入信息请求时，对缓存存储器与非易失性存储器中信息将被写入的一个的判断大大影响了包括主机装置的速度在内的整体信息处理速度。
JP-A 171515-1996(特开平)公开了盘缓存的一种存储器管理方案，其中，在盘缓存包括VS(易失性存储)区域与NVS(非易失性存储)区域且VS区域没有空闲空间而NVS区域有空闲空间时，将新近应当写入的易失性数据存入NVS区域。
发明内容
鉴于上述问题，本发明的目的在于提供一种信息记录设备及其控制方法，该设备从被提供为关于盘型记录介质的缓存的多个半导体存储器中选择被请求写入的写入信息能以最高速度被写入的存储器，并有效地促进了信息处理速度的提高。
根据本发明的一个实施形态，提供了一种信息记录设备，其包含：盘型记录介质；非易失性存储器，其作为关于盘型记录介质的缓存；缓存存储器，其具有与非易失性存储器相比较高的信息写入与读取速度，并作为关于盘型记录介质的缓存；判断部分，当将信息写入除请求在非易失性存储器中的对应区域进行写入的地址以外的地址的请求被发布且缓存存储器中不存在与被请求写入的信息的大小对应的空闲空间时，判断部分判断是否预计在缓存存储器中形成与被请求写入的信息的大小对应的空闲空间；控制部分，当判断部分判定为预计在缓存存储器中形成与被请求写入的信息的大小对应的空闲空间时，控制部分判定将被请求写入的信息写入缓存存储器的速度与将被请求写入的信息写入非易失性存储器的速度中较高的一个，并将该信息写入具有较高速度的存储器。
根据本发明的另一实施形态，提供了信息记录设备的一种控制方法，该方法是控制信息记录设备的方法，该设备包含：盘型记录介质；非易失性存储器，其作为关于盘型记录介质的缓存；缓存存储器，其具有与非易失性存储器相比较高的信息写入与读取速度，并作为关于盘型记录介质的缓存，该方法包含：当将信息写入除请求在非易失性存储器中的对应区域写入信息的地址以外的地址的请求被发布时，判断缓存存储器中是否存在与被请求写入的信息的大小对应的空闲空间；当判定为缓存存储器中不存在与被请求写入的信息的大小对应的空闲空间时，判断是否预计在缓存存储器中形成与被请求写入的信息的大小对应的空闲空间；当判定为预计在缓存存储器中形成与被请求写入的信息的大小对应的空闲空间时，判定将被请求写入的信息写入缓存存储器的速度与将被请求写入的信息写入非易失性存储器的速度中较高的一个，并将该信息写入具有较高速度的存储器。
附图说明
图1为示出根据本发明的一实施例的框图，其用于阐释信息记录设备的概况；
图2用于阐释在根据该实施例的信息记录设备中提供的闪存中的记录区域；
图3为一框图，其用于阐释在根据该实施例的信息记录设备中提供的控制器的实例；
图4用于阐释关于在根据该实施例的信息记录设备中提供的硬盘的重新排序处理；
图5用于阐释关于在根据该实施例的信息记录设备中提供的硬盘的重新排序处理；
图6用于阐释在根据该实施例的信息记录设备中从SDRAM向硬盘移动信息时经过时间与SDRAM中的空闲区域之间的关系；
图7用于阐释在根据该实施例的信息记录设备中直到在SDRAM中形成可写入的空闲区域为止的等待时间与被写入信息大小之间的关系；
图8用于阐释在根据该实施例的信息记录设备中直到在闪存中形成可写入的空闲区域为止的等待时间与可写入信息大小之间的关系；
图9用于阐释在根据该实施例的信息记录设备中判定信息将被写入SDRAM或是闪存的判断处理；
图10为一流程图，其用于阐释根据该实施例的信息记录设备中主要处理操作的一部分；
图11为一流程图，其用于阐释根据该实施例的信息记录设备中主要处理操作的其余部分；
图12为一流程图，其用于阐释根据该实施例的信息记录设备中主要处理操作的变体的一部分；以及
图13为一流程图，其用于阐释根据该实施例的信息记录设备中主要处理操作的变体的其余部分。
具体实施方式
参照附图，下面将详细阐释根据本发明的实施例。图1示出了信息记录设备11的概况，将结合本实施例对其进行阐释。作为这里所阐释的信息记录设备11，以基于例如Non Volatile Cache Command Proposal forATA8-ACS revision 5标准化的、兼容NV缓存的HDD为目标。
也就是说，信息记录设备11包含具有多种内置电路块的单片LSI(大规模集成)电路12。另外，作为大容量盘型记录介质的硬盘13、SDRAM(同步动态随机访问存储器)14、闪存15等等与LSI电路12相连。
在这些部件中，SDRAM 14作为缓冲器(buffer)运行，也作为关于硬盘13的缓存存储器。注意，本发明不限于SDRAM，例如可使用S(静态)RAM。另外，闪存15为非易失性存储器(NV-缓存)，其作为关于硬盘13的缓存运行。
这里，LSI电路12具有作为控制部分的内置控制器16，控制器16在信息记录设备11执行各种处理操作时作为进行总体控制的控制部分。另外，LSI电路12具有内置盘I/F(接口)17，盘I/F 17将控制器16与硬盘13相连，以便使得信息传送成为可能。
另外，LSI电路12包含：SDRAM I/F 18，其将控制器16与SDRAM14相连，以便使得信息传送成为可能；闪存I/F 19，其将控制器16与闪存15相连，以便使得信息传送成为可能；主机I/F 21，其将控制器16与外部主机装置20相连，以便使得信息传送成为可能；等等。
主机装置20为例如PC(个人计算机)。在执行例如预定应用软件时，这种主机装置20能使用信息记录设备11来执行信息写入与读取，并能将信息记录设备11用作存储最终得到的信息的目的地。
当关于以这种方式的信息记录设备11写入或读取信息时，主机装置20发布请求信息记录设备11写入信息的指令或请求信息记录设备11读取信息的指令。这些指令经由主机I/F 21被提供给控制器16以便进行分析。
结果，控制器16可对硬盘13、SDRAM 14、闪存15等等进行控制，以便写入从主机装置20供给的信息或读取被供给主机装置20的信息。在这种情况下，控制器16可在硬盘13、SDRAM 14、闪存15之间传送信息。
具体而言，当在硬盘13中写入从主机装置20馈送的信息时，控制器16可将下面五种路径(W1)到(W5)选作信息写入顺序。
(W1)主机I/F 21→控制器16→盘I/F 17→硬盘13。
(W2)主机I/F 21→控制器16→SDRAM I/F 18→SDRAM 14→SDRAM I/F 18→控制器16→盘I/F 17→硬盘13。
(W3)主机I/F 21→控制器16→闪存I/F 19→闪存15→闪存I/F 19→控制器16→盘I/F 17→硬盘13。
(W4)主机I/F 21→控制器16→SDRAM I/F 18→SDRAM 14→SDRAM I/F 18→控制器16→闪存I/F 19→闪存15→闪存I/F 19→控制器16→盘I/F 17→硬盘13。
(W5)主机I/F 21→控制器16→闪存I/F 19→闪存15→闪存I/F 19→控制器16→SDRAM I/F 18→SDRAM 14→SDRAM I/F 18→控制器16→盘I/F 17→硬盘13。
另外，当从硬盘13向主机装置20读取信息时，控制器16将下面的五种路径(R1)到(R5)选作信息读取顺序。
(R1)盘I/F 17→控制器16→主机I/F 21→主机装置20。
(R2)盘I/F 17→控制器16→SDRAM I/F 18→SDRAM 14→SDRAMI/F 18→控制器16→主机I/F 21→主机装置20。
(R3)盘I/F 17→控制器16→闪存I/F 19→闪存15→闪存I/F 19→控制器16→主机I/F 21→主机装置20。
(R4)盘I/F 17→控制器16→SDRAM I/F 18→SDRAM 14→SDRAMI/F 18→控制器16→闪存I/F 19→闪存15→闪存I/F 19→控制器16→主机I/F 21→主机装置20。
(R5)盘I/F 17→控制器16→闪存I/F 19→闪存15→闪存I/F 19→控制器16→SDRAM I/F 18→SDRAM 14→SDRAM I/F 18→控制器16→主机I/F 21→主机装置20。
基于供自主机装置20的写入请求指令或读取请求指令的指示内容、信息被存储的位置或者SDRAM 14或闪存15中的空闲空间，控制器16进行判断并判定上面介绍的信息写入顺序以及读取顺序。
这里，将介绍在基于上面介绍的标准设置且可由信息记录设备11执行的多种指令中阐释本实施例所需要的那些。首先，第一指令指定用于在闪存15中写入信息的硬盘13中的一个逻辑块地址(LBA)。
另外，尽管第二指令与第一指令类似地指定用于在闪存15中写入信息的LBA，其请求从硬盘13读取被记录在LBA中的信息并将所读取的信息写入闪存15。
第一与第二指令与上述标准中到NV Cache Pinned Set的Add LBA中的PI＝0以及PI＝1相关联，被称为“钉住(pinned)”的属性信息被加到由主机装置20指定以便在闪存15中存储信息的LBA。
第三指令请求指定硬盘13中的LBA以写入信息。当第三指令从主机装置20被发布时，控制器16检查钉住属性信息是否与被请求用于写入的LBA相关联。另外，当该信息被关联时，在闪存15中与被请求用于写入信息的LBA对应的区域中执行写入。
另一方面，当钉住属性信息并非与被请求用于写入的LBA相关联时，控制器16判定为在闪存15或SDRAM 14中对应于被指定LBA的区域中写入信息，或自动在硬盘13中的被指定LBA中写入信息，并执行写入。
第四指令指定硬盘13中的LBA以请求读取信息。在第四指令由主机装置20发布的情况下，当与被指定LBA对应的区域已被分配给闪存15且判定为较新的数据被存储在该区域中时，控制器16必须从闪存15中读取与硬盘13中的相比较新的信息。
另一方面，当硬盘13和闪存15具有同样的信息时，控制器16可从闪存15中与被请求用于读取的LBA对应的区域读取信息，或者，可从硬盘13中的被指定LBA读取信息。
另外，当与被指定LBA对应的区域已被分配给闪存15但最新的数据在硬盘13中存在时，控制器16必须从硬盘13中的被指定LBA读取信息。另外，当信息从硬盘13被读取时，控制器16判定SDRAM 14与闪存15中被读取信息将被缓存到的一个。
与第三以及第四指令一样，在作为信息写入或读取请求的目标且钉住属性信息不与之关联的LBA中，被称为“非钉住”的属性信息被加到其区域在闪存中被分配且在闪存中的被分配区域中具有被写入信息的LBA。
另外，被添加了钉住属性信息的LBA被称为钉住LBA，闪存15中与这种钉住LBA对应的区域被称为钉住区域。另外，非钉住属性信息被添加到的LBA被称为非钉住LBA，闪存15中与这种非钉住LBA对应的区域被称为非钉住区域。因此，如图2所示，在闪存15中形成钉住区域15a、非钉住区域15b以及任何其他区域15c。
图3示出了控制器16的实例。控制器16具有指令分析部分16a，该部分对供自主机装置20的指令进行解码和分析。基于来自指令分析部分16a的分析结果，结构存储器16b中的软件被指定，操作过程在顺序控制器16c中被设置。
顺序控制器16c通过I/F与总线控制器16d控制信息流。例如，当信息被写入或读取时，介质选择部分16e指定硬盘13、SDRAM 14或是闪存15，地址控制部分16f指定写入地址或读取地址。
另外，当写入信息时，写入处理部分16g执行例如写入信息的传送处理。另外，当读取信息时，读取处理部分16h执行例如读取信息的传送处理。
另外，擦除处理部分16i被设置在控制器16中。擦除处理部分16i擦除记录在SDRAM 14或闪存15中的信息。另外，擦除处理部分16i还可擦除记录在硬盘13中的信息。
另外，地址管理部分16j被设置在控制器16中。地址管理部分16j集中管理例如SDRAM 14、闪存15以及硬盘13的记录区域或未记录区域的地址。另外，状态判断部分16k被设置在控制器16中，其监视例如硬盘13、SDRAM 14、闪存15的状态或剩余容量的状态。
这里，NAND闪存通常被广泛用作闪存15。在这种情况下，在闪存15中写入信息的速度通常慢于在SDRAM 14中写入信息的速度。
因此，控制器16被设计为当主机装置20发布指定钉住LBA范围以外的LBA的写入请求指令时有选择地执行下面三种类型的处理(P1)到(P3)。
(P1)当SDRAM 14中的空闲空间大于被请求写入的信息的量(数据大小)时，控制器16进行控制，以便将被请求写入的信息写入SDRAM 14。在这种情况下，被请求写入的信息以提到的顺序被传送到主机装置20、主机I/F 21、控制器16、SDRAM I/F 18以及SDRAM 14，以便被缓存在SDRAM 14中，接着，在适当的时刻以提到的顺序被传送到SDRAM 14、SDRAM I/F 18、控制器16、盘I/F 17以及硬盘13，以便存储在硬盘13中。
(P2)当SDRAM 14中的空闲空间小于被请求写入的信息的量但被请求写入的信息能被写入的空闲空间有望由于例如SDRAM 14中的信息正在被移到硬盘13而被形成时，并在计算出即使被请求写入的信息能被写入的空闲空间在SDRAM 14中形成并接着写入信息的情况下写入能在将信息写入闪存15之前完成时，控制器16进行控制，以便将被请求写入的信息写入SDRAM 14。
(P3)当SDRAM 14中的空闲空间小于被请求写入的信息的量且无望在SDRAM 14中形成被请求写入的信息能被写入的空闲空间时，或当有望形成这样的空闲空间但计算出在被请求写入的信息能被写入的空闲空间在SDRAM 14中被形成后写入信息慢于将信息写入闪存15时，控制器16进行控制，以便将被请求写入的信息写入闪存15。在这种情况下，被请求写入的信息以所提到的顺序被传送到主机装置20、主机I/F 21、控制器16、闪存I/F 19、闪存15，以便被缓存在闪存15中，接着，在适当的时刻以所提到的顺序被传送到闪存15、闪存I/F 19、控制器16、盘I/F 17、硬盘13，以便被存储在硬盘13中。
这里，将阐释处理(P2)与(P3)中的判断处理。通常，当将被存储在SDRAM 14中的多条信息中的一些写入硬盘13时，先关于应被写入的所述多条信息进行重新排序处理，以便设置写入该信息的顺序或时刻。
也就是说，这种重新排序处理是以这样的方式设置信息写入顺序的处理：该方式使得所述多条信息能被高效率地写入硬盘13。这种处理是在考虑应被写入的信息在硬盘13中的写入位置(开始地址)、信息量(数据大小)、当前磁头13a关于硬盘13的位置(见图5)等等的同时实现的。
图4示出了在由重新排序处理进行写入顺序的重新安排以后关于多条(所示出的实例中为四条)信息在硬盘13中写入各条信息的顺序、硬盘13中各条信息的记录开始位置(开始地址)、各条信息的量(数据大小)以及在硬盘13中写入各条信息所需的时间(写入时间)之间的关系。
假设在信息写入顺序被设置为如图4所示时硬盘13以如图5所示的逆时针方向旋转且磁头13a从硬盘13的内周侧移到外周侧以便写入信息，可以明了，这四条信息被高效率地写入硬盘13。
另外，由图4所示的关系可以明了，将在写入顺序上排第一的信息写入硬盘13是在时间T1后完成的，此时，在SDRAM 14中形成与数据大小S1对应的空闲区域。另外，将在写入顺序上排第二的信息写入硬盘13是在时间T1+T2之后完成的，此时，在SDRAM 14上形成与数据大小S1+S2对应的空闲空间。
图6示出了当多条信息从SDRAM 14被顺序写入硬盘13时在SDRAM14中形成的空闲区域与经过时间之间的关系。
假设SDRAM 14中预先存在与数据大小Sfree对应的空闲空间，可以明了，当将第一信息写入硬盘13在时间T1后完成时，在DRAM 14中形成与数据大小Sfree+S1对应的空闲区域，当将第二信息写入硬盘13在时间T1+T2后完成时，在DRAM 14中形成与数据大小Sfree+S1+S2对应的空闲区域，当将第三信息写入硬盘13在时间T1+T2+T3后完成时，在DRAM 14中形成与数据大小Sfree+S1+S2+S3对应的空闲区域，当将第四(最后一条)信息写入硬盘13在时间T1+T2+T3+T4后完成时，在DRAM14中形成与数据大小Sfree+S1+S2+S3+S4对应的空闲区域。
因此，如图6中长短交替的虚线所示，在主机装置20发布写入信息的请求时，控制器16可预计在SDRAM 14中形成空闲区域Sfree+S1+S2，具有Sfree+S1＜S＜Sfree+S1+S2的数据大小S的信息可被写入该区域，。
当主机装置20以这种方式发布写入信息--该信息具有大于存在于SDRAM 14中的空闲空间的数据大小--的请求时，如果信息正在从SDRAM 14移到硬盘13或马上将要从SDRAM 14移到硬盘13且计算发现被请求写入的信息能被写入的空闲空间在SDRAM 14中形成，控制器16预计在SDRAM 14中形成被请求写入的信息能被写入的空闲空间。
另外，当控制器16预计在SDRAM 14中形成允许写入来自主机装置20的被请求写入的信息的空闲空间时，其比较将被请求写入的信息写入SDRAM 14的速度与将该信息写入闪存15的速度。
也就是说，将与SDRAM 14中的空闲空间相比有着较大数据大小的信息写入SDRAM 14需要这样的时间：该时间是通过将在SDRAM 14中形成被请求写入的信息能被写入的空闲空间所需要的时间与将该信息写入在SDRAM 14中形成的该空闲空间所需的时间相加得到的。
也就是说，当SDRAM 14中不存在被请求写入的信息能被写入的空闲空间时，主机装置20必须等待上面阐释的相加时间。注意，由于在SDRAM14中写信息所需要的时间远远短于在SDRAM 14中形成空闲空间所需要的时间，将主机装置20的等待时间看作在SDRAM 14中形成空闲空间所需的时间不会有问题。
图7示出了在如图6所示四条信息从SDRAM 14被移到硬盘13的情况下被请求写入的信息的数据大小与直到在SDRAM 14中形成该信息能被写入的空闲空间为止的等待时间之间的关系。例如，在信息具有Sfree+S1＜S＜Sfree+S1+S2的数据大小S的情况下，可以明了，到在SDRAM14中形成该信息能被写入的空闲空间Sfree+S1+S2为止最多需要T1+T2的等待时间。也就是说，当在SDRAM 14中写入具有与SDRAM 14中的空闲空间相比较大的数据大小的信息时，完成将该信息写入SDRAM 14所需的时间Tm取决于将被写入的信息的数据大小。
另一方面，当将被请求写入的信息写入闪存15时，需要将该信息写入闪存15的时间。也就是说，主机装置20等待将被请求写入的信息写入闪存15所需要的时间。
由于闪存15的记录容量远远大于SDRAM 14的记录容量，保证空闲空间的需要不高。也就是说，当在闪存15中写信息时，主机装置20等待这样的时间Tf：该时间与被写入信息的数据大小S成比例，如图8所示。
因此，控制器16将直到完成在SDRAM 14中写入被请求写入的信息的所需时间Tm与直到完成在闪存15中写入被请求写入的信息的所需时间Tf进行比较并进行控制，以便将信息缓存在具有较短时间的存储器中。结果，可以选择能以最高速度写入被请求写入的信息的SDRAM 14或是闪存15，由此提高包含主机装置20的速度在内的总体信息处理速度。
图9示出了图7和8的叠加。也就是说，当主机装置20发布写入具有与SDRAM 14中的空闲空间相比较大的数据大小的信息的请求且控制器16可预计在SDRAM 14中形成能够写入被请求写入的信息的空闲空间时，控制器16将直到完成在SDRAM 14中写入信息为止所需的时间Tm与直到完成在闪存15中写入信息为止所需的时间Tf进行比较。另外，控制器16进行控制，以便在Tf＞Tm时将信息写入SDRAM 14，在Tf＜Tm时将信息写入闪存15。
图10与11为流程图，其中，对控制器16的处理操作进行了概括。也就是说，当处理开始(步骤S1)且在步骤S2中从主机装置20收到信息写入请求指令时，控制器16在步骤S3中获得被请求写入的信息的量(数据大小)S。数据大小S被添加到写入请求指令。
另外，控制器16在步骤S4中判断SDRAM 14中的空闲空间是否大于被请求写入的信息的数据大小S。如果判定为空闲空间较大(是)，控制器16在步骤S9中将被请求写入的信息写入SDRAM 14以终止处理(步骤S11)。
另外，如果在步骤S4中判定为SDRAM 14中的空闲空间不大于被请求写入的信息的数据大小S(否)，控制器16在步骤S5中判断是否可能预计在SDRAM 14中形成被请求写入的信息能被写入的空闲空间。
进一步地，如果判定为不可能预计在SDRAM 14中形成允许写入被请求写入的信息的空闲空间(否)，控制器16在步骤S10中将被请求写入的信息写入闪存15以终止处理(步骤S11)。
另外，如果在S5中判定可以预计在SDRAM 14中形成允许写入被请求写入的信息的空闲空间(是)，控制器16在步骤S6中计算直到完成在SDRAM 14中写入被请求写入的信息为止所需的时间Tm。另外，控制器16在步骤S7中计算直到完成在闪存15中写入被请求写入的信息为止所需的时间Tf。
进一步地，控制器16在步骤S8中将时间Tm与时间Tf进行比较，并判断时间Tm是否短于时间Tf，也就是说，是否获得时间Tm＜时间Tf。如果判定为获得时间Tm＜时间Tf(是)，控制器16在步骤S9中将被请求写入的信息写入SDRAM 14以终止处理(步骤S11)。
另外，如果在步骤S8中判定为没有获得时间Tm＜时间Tf(否)，控制器16在步骤S10中将被请求写入的信息写入闪存15以终止处理(步骤S11)。
根据该实施例，当SDRAM 14中不存在允许存储被请求写入的信息的空闲空间时，控制器16判断是否可能预计在SDRAM 14中形成允许存储被请求写入的信息的空闲空间。如果可以预计，控制器16将信息写入SDRAM 14与闪存15中到完成写入该信息为止所需时间较短的一个。
因此，能够容易且迅速地选择主机装置20所请求的被写入信息能以最高速度被写入的SDRAM 14或是闪存15，由此提高了包括主机装置20的速度在内的总体信息处理速度。
下面阐释该实施例的变体。也就是说，主机装置20所请求的被写入信息可以以预定的数据单位(例如被写入闪存15的数据单位)被划分，并按照各数据单位将SDRAM 14中的写入速度与闪存15中的写入速度进行比较，以便写入信息。
当采用这种配置时，增加了执行用于判断的算术操作的次数。然而，由于按照各个预定数据单位判定信息被写入DRAM 14或是闪存15，可以有效地处理在主机装置20发布写入请求指令后发生的外来因素。
例如，假设主机装置20发布写入请求指令、可预计到在SDRAM 14中形成允许存储被写入信息的空闲空间、控制器16判定在SDRAM 14中写入信息快于在闪存15中写入信息。即使在这样的情况下，可能由于例如从SDRAM 14向硬盘13写入信息期间的外部振动引起写入错误，且到在SDRAM 14中形成必要的空闲空间为止可能需要与预期时间相比较长的时间。
另一方面，按照各个预定数据单位判定信息将被写入DRAM 14或是闪存15使得充分处理这样的意外情况成为可能。
图12与13为流程图，其中概括了控制器16的这样的处理操作：将主机装置20请求的被写入信息以预定的数据单位划分，并按照各数据单位判定DRAM 14或是闪存15。也就是说，当处理开始(步骤S12)且在步骤13中从主机装置20接收到信息写入请求指令时，控制器16在步骤S14中获得被请求写入的信息的量(数据大小)S。
另外，控制器16在步骤S15中判断SDRAM 14中的空闲空间是否大于被请求写入的信息的数据大小S。如果判定为空闲空间较大(是)，控制器16在步骤S20中将与预定数据单位Su对应的、被请求写入的信息写入SDRAM 14。
于是，控制器16在步骤S22中判断是否完成了对划分得到的所有被请求写入信息的写入。如果判定为写入完成(是)，控制器16终止处理(步骤S23)。
另外，如果在步骤S15判定为SDRAM 14中的空闲空间不大于被请求写入的信息的数据大小S(否)，控制器16在步骤S16中判断能否预计在SDRAM 14中形成允许写入被请求写入的信息的空闲空间。
进一步地，如果判定为不能预计在SDRAM 14中形成允许写入被请求写入的信息的空闲空间(否)，控制器16在步骤S21中将与预定数据单位Su对应的、被请求写入的信息写入闪存15，并前进到步骤S22中的处理。
另外，如果在步骤S16中判定为能预计在SDRAM 14中形成允许写入被请求写入的信息的空闲空间(是)，控制器16在步骤S17中计算直到完成在SDRAM 14中写入与预定数据单位Su对应的被请求写入信息为止所需的时间Tm。另外，控制器16在步骤S18中计算直到完成在闪存15中写入与预定数据单位Su对应的被请求写入信息为止所需的时间Tf。
进一步地，控制器16在步骤S19中将时间Tm与时间Tf进行比较，并判断时间Tm是否短于时间Tf，也就是说，是否获得时间Tm＜时间Tf。如果判定为获得时间Tm＜时间Tf(是)，控制器16在步骤S20中将对应于预定数据单位Su的被请求写入信息写入SDRAM 14，并前进到步骤S22中的处理。
另外，如果在步骤S19中判定为没有获得时间Tm＜时间Tf(否)，控制器16在步骤S21中将对应于预定数据单位Su的被请求写入信息写入闪存15，并前进到步骤S22中的处理。另外，如果在步骤S22中判定为没有完成所有被请求写入的信息的写入(否)，控制器16移动到步骤S17中的处理。
根据这种变体，主机装置20请求写入的信息以预定的数据单位Su被划分，并按照各数据单位Su将在SDRAM 14中写入信息的速度与在闪存15中写入信息的速度进行比较以判定较高的速度。因此，可以充分处理意外情况--例如在主机装置20发布写入请求指令之后发生的外部因素--并容易且快速地选择被请求写入的信息能以最高速度写入SDRAM14或是闪存15。另外，能够提高包含主机装置20的速度在内的整体信息处理速度。
注意，本发明实际上不限于该实施例，在实施阶段，在不脱离本发明的范围的情况下，组成元素可被修改以及以多种方式实现。另外，对前述实施例中公开的多种组成元素的适当组合使得形成多种发明成为可能。例如，某些组成元素可从该实施例公开的全部组成元素中省略。另外，可对根据不同实施例的组成元素进行适当的组合。

Claims (14)

1.一种信息记录设备，该设备特征在于包含：
盘型记录介质(13)；
非易失性存储器(15)，其作为关于所述盘型记录介质(13)的缓存；
缓存存储器(14)，其具有与所述非易失性存储器(15)相比较高的信息读写速度，并作为关于所述盘型记录介质(13)的缓存；
判断部分(16)，当将信息写入除请求在所述非易失性存储器(15)中的对应区域进行写入的地址以外的地址的请求被发布且所述缓存存储器(14)中不存在与被请求写入的信息的大小对应的空闲空间时，该部分判断是否预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间，以及
控制部分(16)，当所述判断部分(16)判定为预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间时，所述控制部分判定将所述被请求写入的信息写入所述缓存存储器(14)的速度与将所述被请求写入的信息写入所述非易失性存储器(15)的速度中较高的一个，并将该信息写入具有较高速度的存储器(14，15)。
2.根据权利要求1的设备，其特征在于，当与所述被请求写入的信息的大小对应的、在所述缓存存储器(14)中形成的信息正在从所述缓存存储器(14)移到所述盘型记录介质(13)或当显然该信息将被移动时，所述判断部分(16)判定为预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间。
3.根据权利要求1的设备，其特征在于，基于当多条信息从所述缓存存储器(14)被移动到所述盘型记录介质(13)时对将所述缓存存储器(14)中的各条信息写入所述盘型记录介质(13)的顺序进行设置的重新排序处理的结果，所述判断部分(16)判断是否预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间。
4.根据权利要求1的设备，其特征在于，所述控制部分(16)将在所述缓存存储器(14)中写入所述被请求写入的信息所需的时间(Tm)与在所述非易失性存储器(15)中写入所述被请求写入的信息所需的时间(Tf)进行比较，并在写入该信息所需时间较短的存储器(14，15)中写入该信息。
5.根据权利要求4的设备，其特征在于，基于当多条信息从所述缓存存储器(14)被移动到所述盘型记录介质(13)时对在所述盘型记录介质(13)中写入所述缓存存储器(14)中的各条信息的顺序进行设置的重新排序处理的结果，所述控制部分(16)设置在所述缓存存储器(14)中写入所述被请求写入的信息所需的时间(Tm)。
6.根据权利要求1的设备，其特征在于，所述控制部分(16)以预定的数据单位(Su)对所述被请求写入的信息进行划分，按照各数据单位(Su)将在所述缓存存储器(14)中写入该信息的速度与在所述非易失性存储器(15)中写入该信息的速度进行比较，并按照各数据单位(Su)将该信息写入具有较高速度的存储器(14，15)。
7.根据权利要求1的设备，其特征在于，所述控制部分(16)进行下面的操作：
当所述缓存存储器(14)中存在与所述被请求写入的信息的大小对应的空闲空间时，在所述缓存存储器(14)中写入所述被请求写入的信息；以及
当所述判断部分(16)判定为并非预计在所述缓存存储器中形成与所述被写入的信息的大小对应的空闲空间时，在所述非易失性存储器(15)中写入所述被请求写入的信息。
8.根据权利要求1的设备，其特征在于，所述盘型记录介质(13)包括硬盘，所述缓存存储器(14)包括SDRAM、DRAM、SRAM中的一个，所述非易失性存储器(15)包括NAND闪存。
9.一种信息记录设备的控制方法，该方法为控制信息记录设备(11)的方法，该设备包含：盘型记录介质(13)；非易失性存储器(15)，其作为关于所述盘型记录介质(13)的缓存；缓存存储器(14)，其具有与所述非易失性存储器(15)相比较高的信息读写速度，并作为关于所述盘型记录介质(13)的缓存，该方法的特征在于包含：
当将信息写入在除请求在所述非易失性存储器(15)中的对应区域写入信息的地址以外的地址的请求被发布时，判断所述缓存存储器(14)中是否存在与被请求写入的信息的大小对应的空闲空间(16，S4，S15)；
当判定为所述缓存存储器(14)中不存在与所述被请求写入的信息的大小对应的空闲空间时，判断是否预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间(16，S5，S16)，以及
当判定为预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间时，判定将所述被请求写入的信息写入所述缓存存储器(14)的速度与将所述被请求写入的信息写入所述非易失性存储器(15)的速度中较高的一个，并将该信息写入具有较高速度的存储器(14，15)(16，S6到S10，S17到S22)。
10.根据权利要求9的方法，其特征在于，当对应于与所述被请求写入的信息的大小对应的在所述缓存存储器(14)中形成的空闲空间的信息正在从所述缓存存储器(14)被移到所述盘型记录介质(13)或当已知该信息将被移动时，判断是否预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间(16，S5，S16)判定为预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间。
11.根据权利要求9的方法，其特征在于，当多条信息从所述缓存存储器(14)被移到所述盘型记录介质(13)时，判断是否预计在所述缓存存储器(14)中形成与所述被请求写入的信息的大小对应的空闲空间(16，S5，S16)基于对将所述缓存存储器(14)中的各条信息写入所述盘型记录介质(13)的顺序进行设置的重新排序处理的结果判断是否预计在所述缓存存储器(14)中形成与所述被写入的信息的大小对应的空闲空间。
12.根据权利要求9的方法，其特征在于，判定将所述被请求写入的信息写入所述缓存存储器(14)的速度与将所述被请求写入的信息写入所述非易失性存储器(15)的速度中较高的一个并将该信息写入具有较高速度的存储器(14，15)(16，S6到S10，S17到S22)将在所述缓存存储器(14)中写入所述被请求写入的信息所需的时间(Tm)与在所述非易失性存储器(15)中写入所述被请求写入的信息所需的时间(Tf)进行比较，并在写入该信息所需的时间较短的存储器(14，15)中写入该信息。
13.根据权利要求12的方法，其特征在于，当多条信息从所述缓存存储器(14)被移到所述盘型记录介质(13)时，基于对将所述缓存存储器(14)中的各条信息写入所述盘型记录介质(13)的顺序进行设置的重新排序处理的结果，判断将所述被请求写入的信息写入所述缓存存储器(14)的速度与将所述被请求写入的信息写入所述非易失性存储器(15)的速度中较高的一个并将该信息写入具有较高速度的存储器(14，15)(16，S6到S10，S17到S22)设置在所述缓存存储器(14)中写入所述被请求写入的信息所需的时间(Tm)。
14.根据权利要求9的方法，其特征在于，判断将所述被请求写入的信息写入所述缓存存储器(14)的速度与将所述被请求写入的信息写入所述非易失性存储器(15)的速度中较高的一个并将该信息写入具有较高速度的存储器(14，15)(16，S6到S10，S17到S22)以预定的数据单位(Su)对所述被请求写入的信息进行划分，按照各数据单位(Su)判定在所述缓存存储器(14)中写入该信息的速度与在所述非易失性存储器(15)中写入该信息的速度中较高的一个，并按照各数据单位(Su)将该信息写入具有较高速度的存储器(14，15)。
CNA2007101465186A 2006-08-18 2007-08-17 信息记录设备及其控制方法 Pending CN101127229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP223256/2006 2006-08-18
JP2006223256A JP2008046964A (ja) 2006-08-18 2006-08-18 情報記録装置及びその制御方法

Publications (1)

Publication Number Publication Date
CN101127229A true CN101127229A (zh) 2008-02-20

Family

ID=39095233

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101465186A Pending CN101127229A (zh) 2006-08-18 2007-08-17 信息记录设备及其控制方法

Country Status (3)

Country Link
US (1) US20080046660A1 (zh)
JP (1) JP2008046964A (zh)
CN (1) CN101127229A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231137A (zh) * 2011-05-26 2011-11-02 浪潮(北京)电子信息产业有限公司 一种数据存储系统及方法
CN101551779B (zh) * 2008-04-02 2014-11-05 深圳市朗科科技股份有限公司 计算机及数据存储方法
CN107992271A (zh) * 2017-12-21 2018-05-04 郑州云海信息技术有限公司 数据预读方法、装置、设备及计算机可读存储介质

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157130A (ja) * 2008-12-27 2010-07-15 Toshiba Corp メモリシステム
US8171219B2 (en) * 2009-03-31 2012-05-01 Intel Corporation Method and system to perform caching based on file-level heuristics
JP5447523B2 (ja) 2009-08-12 2014-03-19 日本電気株式会社 データ処理装置、データ記録方法、データ記録プログラム
JP2011175379A (ja) * 2010-02-23 2011-09-08 Toshiba Corp マイクロコンピュータ及び車両
US8850151B2 (en) * 2010-03-24 2014-09-30 Apple Inc. Hybrid-device storage based on environmental state
JP4988008B2 (ja) 2010-05-13 2012-08-01 株式会社東芝 情報処理装置およびドライバ
JP4988007B2 (ja) 2010-05-13 2012-08-01 株式会社東芝 情報処理装置およびドライバ
USRE49818E1 (en) 2010-05-13 2024-01-30 Kioxia Corporation Information processing method in a multi-level hierarchical memory system
KR101691997B1 (ko) * 2010-07-22 2017-01-02 삼성전자 주식회사 영상처리장치 및 그 제어방법
US9417794B2 (en) 2011-07-26 2016-08-16 Apple Inc. Including performance-related hints in requests to composite memory
CN104202650B (zh) * 2014-09-28 2017-11-17 西安诺瓦电子科技有限公司 流媒体播放系统及方法、led显示屏系统
CN106293503B9 (zh) * 2015-06-23 2019-06-28 株式会社东芝 磁盘装置及控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2256735B (en) * 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
JP3451099B2 (ja) * 1991-12-06 2003-09-29 株式会社日立製作所 外部記憶サブシステム
US5586291A (en) * 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories
JP3578265B2 (ja) * 1999-11-19 2004-10-20 日本電気株式会社 不揮発性メモリへのデータ書き込み方法および情報処理装置ならびに記録媒体
JP4178268B2 (ja) * 2000-10-31 2008-11-12 富士通マイクロエレクトロニクス株式会社 マイクロコントローラ
US20030204675A1 (en) * 2002-04-29 2003-10-30 Dover Lance W. Method and system to retrieve information from a storage device
US20040088481A1 (en) * 2002-11-04 2004-05-06 Garney John I. Using non-volatile memories for disk caching
US20040193782A1 (en) * 2003-03-26 2004-09-30 David Bordui Nonvolatile intelligent flash cache memory
US7159076B2 (en) * 2003-06-24 2007-01-02 Research In Motion Limited Cache operation with non-cache memory
US20050125600A1 (en) * 2003-12-04 2005-06-09 Ehrlich Richard M. Method for storing HDD critical data in flash
US7174421B2 (en) * 2003-12-04 2007-02-06 Matsushita Electric Industrial Co., Ltd. HDD with rapid availability of critical data after critical event
US20050125602A1 (en) * 2003-12-04 2005-06-09 Ehrlich Richard M. HDD with storage of critical data in FLASH

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551779B (zh) * 2008-04-02 2014-11-05 深圳市朗科科技股份有限公司 计算机及数据存储方法
CN102231137A (zh) * 2011-05-26 2011-11-02 浪潮(北京)电子信息产业有限公司 一种数据存储系统及方法
CN102231137B (zh) * 2011-05-26 2014-04-02 浪潮(北京)电子信息产业有限公司 一种数据存储系统及方法
CN107992271A (zh) * 2017-12-21 2018-05-04 郑州云海信息技术有限公司 数据预读方法、装置、设备及计算机可读存储介质
CN107992271B (zh) * 2017-12-21 2021-04-23 郑州云海信息技术有限公司 数据预读方法、装置、设备及计算机可读存储介质

Also Published As

Publication number Publication date
JP2008046964A (ja) 2008-02-28
US20080046660A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
CN101127229A (zh) 信息记录设备及其控制方法
US7472222B2 (en) HDD having both DRAM and flash memory
US8307163B2 (en) Hybrid density memory storage device
JP2784440B2 (ja) データ・ページの転送制御方法
CN101499036A (zh) 信息存储设备及其控制方法
CN103150256B (zh) 提高usb闪存写入性能的方法和器件
KR101391270B1 (ko) Ｍｒａｍ을 이용하는 비휘발성 메모리 시스템
US20080025706A1 (en) Information recording apparatus and control method thereof
JP4675881B2 (ja) 磁気ディスク装置およびその制御方法
CN102317924A (zh) 固态硬盘系统中缓冲器高缓的编程方法和装置
US6473842B1 (en) Virtual memory managing system for managing swap-outs by page units and a batch swap-out by task units
CN102279712A (zh) 一种适用于互联网存储系统的存储控制方法、系统和装置
CN101135952B (zh) 对盘驱动事务处理采用存取日志
JP3568110B2 (ja) キャッシュメモリの制御方法、コンピュータシステム、ハードディスクドライブ装置およびハードディスク制御装置
US7913029B2 (en) Information recording apparatus and control method thereof
KR100882740B1 (ko) 맵 히스토리 기반의 불휘발성 메모리의 매핑 방법 및 저장장치
CN101354635A (zh) 信息记录装置及其控制方法
CN101004708A (zh) 信息记录装置及用于控制该装置的方法
JPH07121444A (ja) 補助記憶装置
JP2012521032A (ja) Ｓｓｄコントローラおよびｓｓｄコントローラの動作方法
JP2008009699A (ja) 不揮発性メモリの書き込み方法
US20080046604A1 (en) Storage device and control chip for the storage device
US20100217923A1 (en) Storage device with flash memory
JP2001118365A (ja) 記憶階層管理システム、記憶階層管理方法及び記憶階層管理プログラムを記録した記録媒体
JPH05258585A (ja) ファイル装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080220