KR930014577A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR930014577A
KR930014577A KR1019920024824A KR920024824A KR930014577A KR 930014577 A KR930014577 A KR 930014577A KR 1019920024824 A KR1019920024824 A KR 1019920024824A KR 920024824 A KR920024824 A KR 920024824A KR 930014577 A KR930014577 A KR 930014577A
Authority
KR
South Korea
Prior art keywords
data
outside
page
memory cells
address input
Prior art date
Application number
KR1019920024824A
Other languages
English (en)
Other versions
KR960012359B1 (ko
Inventor
히로토 나카이
히데오 가토
가오루 도쿠시게
마사미치 아사노
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26410146&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR930014577(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP6896192A external-priority patent/JP3187121B2/ja
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR930014577A publication Critical patent/KR930014577A/ko
Application granted granted Critical
Publication of KR960012359B1 publication Critical patent/KR960012359B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

독출에 있어서는 독출개시번지로부터 그 행(페이지)의 최종어드레스까지에 대한 데이터를 레지스터로 전송하고, 또한 다음 페이지의 최초로부터 최후까지의 어드레스에 대한 데이터를 데이터 레지스터로 전송하며, 이것을 반복한다. 기록에 있어서는 페이지의 도중부터 기록하는 경우에는 기록데이터가 입력되지 않는 데이터 레지스터에 대해 데이터를 설정하여 기록을 행한다.
페이지내의 제1소정의 열어드레스로부터 그 페이지의 최종 어드레스까지의 데이터를 연속된 페이지에 대해 독출함과 더불어 페이지내의 제2소정의 열어드레스로부터 그 페이지의 최종어드레스까지의 데이터를 연속된 페이지에 대해 독출하는 것이 가능하다. 이때문에, 데이터 구조가 제1데이터와 제2데이터의 합의 형태로 되어 있는 데이터의 집합을 기억하는 경우에 제1데이터와 제2데이터의 합의 데이터집합을 연속하여 독출시킴과 더불어 제2데이터만의 집합을 연속하여 독출하는 것도 가능하게 되어 본 발명의 반도체 기억장치를 사용한 시스템의 효율을 향상시킬 수 있게 된다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 기억장치의 블럭도.
제2도는 본 발명에 따른 반도체 기억장치의 동작모드를 설명하기 위한 도표.
제41도는 본 발명에 따른 실시예의 회로도.
제42도는 본 발명에 따른 실시예의 블럭도.

Claims (6)

  1. 거의 매트릭스형상으로 배열된 복수개의 메모리셀을 갖추고서, 상기 메모리셀중 선택된 행에 늘어서있는 메모리셀의 데이터를 병렬로 복수개의 데이터 레지스터로 전송하고 이들 데이터 레지스터내의 데이터를 직렬로 외부로 출력하고, 순차로 이 동작을 반복하는 페이지독출 가능한 반도체 기억장치에 있어서, 외부로부터 입력되는 독출개시번지를 기억하는 어드레스입력수단과, 상기 어드레스입력수단에 기억된 외부어드레스를 인크리먼트하는 어드레스제어수단, 상기 데이터 레지스터로부터 1페이지분의 데이터출력이 종료된 후에 상기 메모리셀의 데이터를 상기 데이터 레지스터로 전송하는 독출수단 및, 상기 독출수단에 의해 상기 전송이 행해지는 동안 억세스가 불가능하다는 것을 나타내는 비지(Busy) 신호를 출력하는 비지신호출력수단을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
  2. 거의 매트릭스형상으로 배열된 복수개의 메모리셀을 갖추고서, 상기 메모리셀중 선택된 행에 늘어서있는 메모리셀의 각각에 외부로부터 복수개의 데이터 레지스터의 각각에 격납된 복수 데이터를 한번에 페이지기록 가능한 반도체 기억장치에 있어서 외부로부터 입력되는 기록개시번지를 기억하는 어드레스입력수단과, 상기 어드레스입력수단에 기억된 내부어드레스를 인크리먼트하는 어드레스제어수단, 상기 데이터 레지스터중 상기 내부어드레스에 의해 지정되는 데이터 레지스터의 외부로부터 기록데이터를 입력하는 데이터입력수단 및, 상기 기록데이터가 입력되지 않은 다른 데이터 레지스터의 기억데이터를 소정의 기록데이터로 설정하는 데이터설정수단을 구비하여 이루어진 것을 특징으로 하는 반도체 집적회로.
  3. 거의 매트릭스 형상으로 배열된 복수개의 메모리셀을 갖추고서, 상기 메모리셀중 선택된 행에 늘어서있는 메모리셀의 데이터를 병렬로 복수개의 데이터 레지스터로 전송하고 이들 데이터 레지스터내의 데이터를 직렬로 외부로 출력하며 순차로 이 동작을 반복하고, 상기 메모리셀중 선택된 행에 늘어서있는 메모리셀의 각각에 외부로부터 복수개의 데이터 레지스터의 각각에 격납된 복수 데이터를 한번에 기록하는 페이지독출 및 기록 가능한 반도체 기억장치에 있어서, 외부로부터 입력되는 독출개시번지를 기억하는 어드레스입력수단과, 상기 어드레스 입력수단에 기억된 외부어드레스를 인크리먼트하는 어드레스제어수단, 상기 데이터 레지스터로부터 1페이지분의 데이터출력이 종료된 후에 상기 메모리셀의 데이터를 상기 데이터 레지스터로 전송하는 독출수단, 상기 독출수단에 의해 상기 전송이 행해지는 동안 억세스가 불가능하다는 것을 나타내는 비지신호를 출력하는 비지신호출력수단, 외부로부터 입력되는 기록개시번지를 기억하는 어드레스입력수단 및, 상기 기록데이터가 입력되지 않은 다른 데이터 레지스터의 기억데이터를 소정의 기록데이터로 설정하는 데이터설정수단을 구부히여 이루어진 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 외부로부터 입력된 상기 독출개시번지가 상기 어드레스입력수단에 기억되면, 자동적으로 상기 메모리셀 데이타의 상기 데이터 레지스터로의 전송이 행해짐과 더불어 외부로 상기 비지신호를 출력하는 것을 특징으로 하는 반도체 기억장치.
  5. 매트릭스형상으로 배열된 복수개의 메모리셀과, 각 열에 대해 데이터를 일시적으로 격납하는 데이터 레지스터를 갖추고서, 상기 메모리셀내의 선택된 행에 늘어서있는 페이지 데이터를 상기 데이터 레지스터에 격납하고, 상기 데이터 레지스터내의 데이터를 순차로 외부로 출력하는 페이지독출모드를 구비한 반도체 기억장치에 있어서, 선택된 행이 절환되면 제1소정의 열로부터 순차로 상기 데이터 래지스터의 내용을 외부로 출력하는 제1모드와, 선택된 행이 절환되며 제2소정의 열로부터 순차로 상기 데이터 래지스터의 내용을 외부로 출력하는 제2모드를 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
  6. 매트릭스형상으로 배열된 복수개의 메모리셀과, 각 열에 대해 데이터를 일시적으로 격납하는 데이터 레지스터를 갖추고서, 상기 메모리셀내의 선택된 행에 늘어서있는 페이지 데이터를 상기 데이터 레지스터에 격납하고, 상기 데이터 레지스터내의 데이터를 순차로 외부로 출력하는 페이지독출모드를 구비한 반도체 기억장치에 있어서, 제1모드에서는 선택된 행이 절환되면 제2소정의 열로부터 순차로 상기 데이터 레지스터의 내용을 외부로 출력하고, 제2모드에서는 선택된 행이 절환되면 제2소정의 열로부터 순차로 상기 데이터 레지스터의 내용을 외부로출력하는 제어수단을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024824A 1991-12-19 1992-12-19 반도체 기억장치 KR960012359B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-354872 1991-12-19
JP35487291 1991-12-19
JP92-068961 1992-03-27
JP6896192A JP3187121B2 (ja) 1992-03-27 1992-03-27 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930014577A true KR930014577A (ko) 1993-07-23
KR960012359B1 KR960012359B1 (ko) 1996-09-18

Family

ID=26410146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024824A KR960012359B1 (ko) 1991-12-19 1992-12-19 반도체 기억장치

Country Status (2)

Country Link
US (1) US5297029A (ko)
KR (1) KR960012359B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944747B2 (en) 2008-03-17 2011-05-17 Samsung Electronics Co., Ltd. Flash memory device and method for programming flash memory device having leakage bit lines

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
KR100296850B1 (ko) * 1992-05-28 2001-10-24 썬 마이크로시스템즈, 인코포레이티드 캐시램용다수의뱅크열용장성초기화제어기
US6549974B2 (en) * 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
US5592415A (en) * 1992-07-06 1997-01-07 Hitachi, Ltd. Non-volatile semiconductor memory
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JP3512833B2 (ja) * 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
US5765175A (en) * 1994-08-26 1998-06-09 Intel Corporation System and method for removing deleted entries in file systems based on write-once or erase-slowly media
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
KR100566464B1 (ko) * 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US6471130B2 (en) * 1995-02-03 2002-10-29 Kabushiki Kaisha Toshiba Information storage apparatus and information processing apparatus using the same
JP3660382B2 (ja) 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
KR0152042B1 (ko) * 1995-04-15 1998-10-15 김광호 낸드형 플래쉬메모리 아이씨카드 기록장치
JP3782840B2 (ja) * 1995-07-14 2006-06-07 株式会社ルネサステクノロジ 外部記憶装置およびそのメモリアクセス制御方法
US6801979B1 (en) * 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
JPH0964240A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
KR0169419B1 (ko) * 1995-09-28 1999-02-01 김광호 불휘발성 반도체 메모리의 독출방법 및 장치
AU3832297A (en) 1996-02-29 1997-09-16 Hitachi Limited Semiconductor memory device having faulty cells
JP2799310B2 (ja) * 1996-04-02 1998-09-17 山一電機株式会社 メモリーカード稼動電子機器におけるｉｃ保護装置
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
JP3976839B2 (ja) * 1996-07-09 2007-09-19 株式会社ルネサステクノロジ 不揮発性メモリシステムおよび不揮発性半導体メモリ
US6091666A (en) * 1996-10-04 2000-07-18 Sony Corporation Nonvolatile flash memory with fast data programming operation
US6028794A (en) * 1997-01-17 2000-02-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and erasing method of the same
US6230245B1 (en) 1997-02-11 2001-05-08 Micron Technology, Inc. Method and apparatus for generating a variable sequence of memory device command signals
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置
US6175894B1 (en) 1997-03-05 2001-01-16 Micron Technology, Inc. Memory device command buffer apparatus and method and memory devices and computer systems using same
US5825711A (en) * 1997-06-13 1998-10-20 Micron Technology, Inc. Method and system for storing and processing multiple memory addresses
US5996043A (en) 1997-06-13 1999-11-30 Micron Technology, Inc. Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US6484244B1 (en) 1997-06-17 2002-11-19 Micron Technology, Inc. Method and system for storing and processing multiple memory commands
JPH1116341A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体記憶装置
US5940332A (en) * 1997-11-13 1999-08-17 Stmicroelectronics, Inc. Programmed memory with improved speed and power consumption
US6202119B1 (en) 1997-12-19 2001-03-13 Micron Technology, Inc. Method and system for processing pipelined memory commands
KR100280430B1 (ko) * 1998-01-20 2001-02-01 김영환 데이터버퍼를이용하여데이터를읽는방법
US6175905B1 (en) 1998-07-30 2001-01-16 Micron Technology, Inc. Method and system for bypassing pipelines in a pipelined memory command generator
JP3954208B2 (ja) * 1998-08-19 2007-08-08 富士通株式会社 半導体記憶装置
US6178488B1 (en) 1998-08-27 2001-01-23 Micron Technology, Inc. Method and apparatus for processing pipelined memory commands
JP4055103B2 (ja) * 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
US6985388B2 (en) * 2001-09-17 2006-01-10 Sandisk Corporation Dynamic column block selection
US7170802B2 (en) * 2003-12-31 2007-01-30 Sandisk Corporation Flexible and area efficient column redundancy for non-volatile memories
JP3851865B2 (ja) 2001-12-19 2006-11-29 株式会社東芝 半導体集積回路
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
JP2004013618A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 同期型半導体記憶装置のアクセス制御装置
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
JP2005063548A (ja) * 2003-08-11 2005-03-10 Semiconductor Energy Lab Co Ltd メモリ及びその駆動方法
US7319633B2 (en) * 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2006003704A1 (ja) 2004-07-02 2006-01-12 Spansion Llc メモリシステム、およびその試験方法
US7259989B2 (en) * 2004-09-03 2007-08-21 Matsushita Electric Industrial Co., Ltd. Non-volatile memory device
KR100626391B1 (ko) * 2005-04-01 2006-09-20 삼성전자주식회사 원낸드 플래시 메모리 및 그것을 포함한 데이터 처리시스템
US7400549B2 (en) * 2005-04-28 2008-07-15 Micron Technology, Inc. Memory block reallocation in a flash memory device
DE102005040882B4 (de) * 2005-08-29 2007-04-26 Infineon Technologies Ag Verfahren zum Erfassen eines Leckstroms in einer Bitleitung eines Halbleiterspeichers
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
KR100885783B1 (ko) * 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR101382563B1 (ko) * 2008-02-14 2014-04-07 삼성전자주식회사 레디/비지 제어회로를 구비하는 플래쉬 메모리장치 및 이를테스트하는 방법
JP5218228B2 (ja) * 2008-04-23 2013-06-26 新東工業株式会社 搬送装置及びブラスト加工装置
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US9063561B2 (en) * 2009-05-06 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Direct memory access for loopback transfers in a media controller architecture
US8321639B2 (en) * 2009-12-30 2012-11-27 Lsi Corporation Command tracking for direct access block storage devices
US20100306451A1 (en) * 2009-06-01 2010-12-02 Joshua Johnson Architecture for nand flash constraint enforcement
US8555141B2 (en) * 2009-06-04 2013-10-08 Lsi Corporation Flash memory organization
US8166258B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Skip operations for solid state disks
US8245112B2 (en) * 2009-06-04 2012-08-14 Lsi Corporation Flash memory organization
US8516264B2 (en) * 2009-10-09 2013-08-20 Lsi Corporation Interlocking plain text passwords to data encryption keys
US7974124B2 (en) * 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
TWI543177B (zh) * 2010-08-19 2016-07-21 半導體能源研究所股份有限公司 半導體裝置及其檢驗方法與其驅動方法
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US10074417B2 (en) * 2014-11-20 2018-09-11 Rambus Inc. Memory systems and methods for improved power management
US10163502B2 (en) 2016-12-30 2018-12-25 Intel Corporation Selective performance level modes of operation in a non-volatile memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5050125A (en) * 1987-11-18 1991-09-17 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cellstructure
US4873671A (en) * 1988-01-28 1989-10-10 National Semiconductor Corporation Sequential read access of serial memories with a user defined starting address
US5210723A (en) * 1990-10-31 1993-05-11 International Business Machines Corporation Memory with page mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944747B2 (en) 2008-03-17 2011-05-17 Samsung Electronics Co., Ltd. Flash memory device and method for programming flash memory device having leakage bit lines

Also Published As

Publication number Publication date
KR960012359B1 (ko) 1996-09-18
US5297029A (en) 1994-03-22

Similar Documents

Publication Publication Date Title
KR930014577A (ko) 반도체 기억장치
KR950004854B1 (ko) 반도체 메모리 장치
KR100206063B1 (ko) 동기 낸드 디램 구조
JP2740063B2 (ja) 半導体記憶装置
KR930004426B1 (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
EP0097778A2 (en) Digital storage
US4680738A (en) Memory with sequential mode
JP3099931B2 (ja) 半導体装置
KR970017676A (ko) 불휘발성 반도체 메모리의 독출방법 및 장치
EP0135940A2 (en) Dual port memory circuit
JP2740097B2 (ja) クロック同期型半導体記憶装置およびそのアクセス方法
KR880009521A (ko) 디지탈 메모리 시스템
JP2763372B2 (ja) 記憶装置及びそのアクセス方法
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
EP0048810B1 (en) Recirculating loop memory array with a shift register buffer
JPH08129890A (ja) 半導体記憶装置
JP3319637B2 (ja) 半導体記憶装置及びその制御方法
EP0237030A2 (en) Semiconductor memory having high-speed serial access scheme
JPH04505522A (ja) ディジタルデータを転置するための装置
US7523283B2 (en) Memory control circuit in a memory chip
KR960006014A (ko) 동기형 반도체 기억 장치 및 그 판독 제어 방법
JPH0433029A (ja) メモリ装置とその駆動方法
JPS6146916B2 (ko)
US6445634B2 (en) Serial access memory and data write/read method
JPS6037930B2 (ja) 情報記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 17

EXPY Expiration of term