JP3099931B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3099931B2
JP3099931B2 JP05242932A JP24293293A JP3099931B2 JP 3099931 B2 JP3099931 B2 JP 3099931B2 JP 05242932 A JP05242932 A JP 05242932A JP 24293293 A JP24293293 A JP 24293293A JP 3099931 B2 JP3099931 B2 JP 3099931B2
Authority
JP
Japan
Prior art keywords
bus
data
blocks
bit
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05242932A
Other languages
English (en)
Other versions
JPH0798981A (ja
Inventor
春希 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP05242932A priority Critical patent/JP3099931B2/ja
Priority to US08/310,945 priority patent/US5596541A/en
Priority to EP98123007A priority patent/EP0902433B1/en
Priority to DE69429289T priority patent/DE69429289T2/de
Priority to KR1019940024706A priority patent/KR0139874B1/ko
Priority to DE69422120T priority patent/DE69422120T2/de
Priority to EP94115367A priority patent/EP0646928B1/en
Publication of JPH0798981A publication Critical patent/JPH0798981A/ja
Priority to US08/718,786 priority patent/US5715211A/en
Priority to US08/997,967 priority patent/US6018491A/en
Priority to US09/418,958 priority patent/US6144615A/en
Priority to JP2000014830A priority patent/JP3677187B2/ja
Priority to JP2000014829A priority patent/JP3441416B2/ja
Priority to US09/645,291 priority patent/US6377503B1/en
Application granted granted Critical
Publication of JP3099931B2 publication Critical patent/JP3099931B2/ja
Priority to US09/981,950 priority patent/US6487142B2/en
Priority to US10/265,815 priority patent/US6646955B2/en
Priority to US10/426,316 priority patent/US6816433B2/en
Priority to US10/891,162 priority patent/US6928028B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、バーストデータ転送
を行う半導体装置に関する。
【０００２】
【従来の技術】図１０に示すような基本的な構成の従来
のＤＲＡＭにおいては、図１１に示すように、ワード線
により選択されたメモリセルから読み出されたデータは
ビット線を介してセンスアップに与えられ、センスアッ
プによってセンス増幅された１対のデータは、カラムセ
レクト線ＣＳＬの信号により導通制御される１対のＦＥ
Ｔ１０１を介して出力バッファへと読み出される。
【０００３】このようなＤＲＡＭに対して、従来のシン
クロナスＤＲＡＭ（ＳＤＲＡＭ）のひとつのアーキテク
チャの一部構成を図１２に示す。図１２に示す構成はひ
とつのデータ入出力に対してシンクロナス動作を行うた
めのデータ転送の経路を示したものである。以下簡単に
動作を説明する。
【０００４】一連のシリアルデータの出力に際して、先
頭のデータのアドレスが与えられるとカラムセレクト線
ＣＳＬ１〜２の対応する隣接した２つのＣＳＬが選択さ
れて、４つのデータが４ペアのＤＢ線に読み出される。
２クロックサイクルの内に同時に２カラムから読み出さ
れたデータがシリアルに出力されるのがＳＤＲＡＭの２
ビットプリフェッチのシステムであるから、この４ペア
のＤＢ線からシリアルアクセスのアドレッシングに合う
２ペアのＤＢ線が選択される。この選択を行うのがＤＢ
セレクトである。
【０００５】選ばれた２ペアのＤＢ線のデータは２ペア
のＲＷＤ線に転送される。２ペアのＲＷＤ線のデータ
は、最初の２サイクルのデータについてはレジスタＲ
１，Ｒ２に格納され、次の２サイクルのデータはＲ３，
Ｒ４に格納される。この際、ＲＷＤ線のデータをどの順
序でレジスタに格納するのかを決めるのがＲＷＤスイッ
チ１，２である。このスイッチを経てデータは２サイク
ル毎に交互に開くレジスタトランスファゲート１，２に
よってレジスタＲ１〜Ｒ４にアクセス順に格納されて高
速なデータ出力が実現される。
【０００６】図１２に示すＲＷＤスイッチ１，２及びレ
ジスタトランスファゲート１，２は、例えばＦＥＴから
なるゲートにより構成され、レジスタＲ１，Ｒ４に格納
されたデータは、例えば図１３に示すように、シフトレ
ジスタ１０２の各出力に対応して導通制御されるＦＥＴ
ゲート１０３を介して出力バッファへと読み出される。
【０００７】上述したデータ転送の状態を時間を追って
みたのが図１４のタイミング図である。図１４ではバー
スト長８、アドレス設定からのレイテンシー３のデータ
転送を示している。
【０００８】図１４には図１２の各部の状態が示されて
いるが、これを順を追って説明する。
【０００９】まず、クロックサイクル（ＣＬＫ）におい
て／ＣＡＳがＬになり、一連のバーストデータの先頭の
アドレスが設定されアクセスが開始される。先頭のアド
レスが決まると後はデータのバーストアクセスのアドレ
ッシング順に従って２サイクル毎に内部アドレスが発生
されて２本ずつのカラムセレクト線ＣＳＬが立ち上がり
アクセス動作を行う。
【００１０】カラムセレクト線ＣＳＬが立ち上がるとＤ
Ｂ線ペアはすぐにｂｕｓｙ状態になる。ＤＢ線ペアにデ
ータが充分確定した頃ＤＢセレクタが作用して４ペアの
ＤＢ線の２ペアからデータをＲＷＤ線ペアに転送して、
ＲＷＤ線を２サイクル毎にｂｕｓｙ状態にする。ＲＷＤ
線に充分データを確定すると、ＲＷＤスイッチ及びレジ
スタトランスファゲートの１または２の一方が動作して
レジスタにデータを格納する。
【００１１】この動作の際に、ＲＷＤスイッチはバース
トデータのアドレッシングにより１または２の適当な方
が選択されてオン、レジスタトランスファゲートの方は
常に１と２が交互にオンしてデータをレジスタに格納し
ていく。それぞれのレジスタトランスファゲートがオン
するとすぐにレジスタの内容は書き換えられてｂｕｓｙ
状態となりＯＵＴＰＵＴからデータがシリアルに出力さ
れる。
【００１２】これらのバーストデータ転送の制御の際、
内部の動作は２クロックサイクルを周期として行われる
ために、一連のデータバーストのアクセスが終了した後
の新たなバーストアクセスの開始クロックサイクルには
制限がでてくる。バースト終了後任意のサイクルから新
たなアクセスを開始しようとするには制限がでてくる。
バースト終了後任意のサイクルから新たなアクセスを開
始しようとする、クロック周期の制御を一旦リセットし
て新たに２クロックサイクルを開始する必要がある。
【００１３】このために、一連のバーストアクセスが終
了してこのバーストのアクセスの制御が不要になった時
点でデータバースト終了信号を内部で発生する。この信
号が発生しているクロックサイクルから制御系をリセッ
トする。図１４ではクロックサイクル９である。リセッ
トが終了しなければ新たなバーストサイクルは開始でき
ないのと、リセットには十数ｎｓの時間が必要であるた
め、新たな開始アドレスの設定はクロックサイクル１１
からとなる。このため、クロックサイクル９と１０は新
たなバーストアクセスの設定はできない。したがって、
図１４の太い点線からの新たなバーストデータの出力は
できず、細い点線のみからのデータ出力となる。
【００１４】
【００１５】
【００１６】
【発明が解決しようとする課題】一方、従来のシンクロ
ナスＤＲＡＭにおいては、多バンク構成のセルアレイと
データ転送系統とが最適に配置されておらず、チップ面
積の大型化を招いていた。
【００１７】本発明は、上記に鑑みてなされたものであ
り、その目的とするところは、多バンクの構成のセルア
レイとデータ転送系統との配置構成の最適化することに
より、チップ面積の大型化を防止し得る半導体装置を提
供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、行列状に配置されたセルからなる複数の
セルアレイと、前記複数のセルアレイとの間で同時にｎ
ビットのデータを入出力する複数の入出力（Ｉ／Ｏ）バ
スとを有し、前記複数のセルアレイは、それぞれ非同期
にアクセスできる複数のバンクに分割され、前記各バン
クは、複数のセルアレイを有するｍ個のブロックに分割
され、前記ｎビットのＩ／Ｏバスは、前記各バンクのｍ
個のブロックに対応して、ｎ／ｍビット毎にｍ個にグル
ープ化され、各グループは異なるバンクの対応するブロ
ックの相互間に配置されて共有され、前記各ブロック
は、隣接するセルアレイにより共有され、時分割で使用
されるデータバスを有し、このデータバスを介してセル
アレイと前記ｎ／ｍビットのＩ／Ｏバスとの間でデータ
が入出力される。
【００１９】前記ｎ＝８、ｍ＝２又は４として、２又は
４個のブロックに分割されてなるバンク間で８ビットの
Ｉ／Ｏバスが共通化され、それぞれのブロックに４ビッ
ト又は２ビットのＩ／Ｏバスが対応してなることを特徴
とする。
【００２０】前記それぞれのＩ／Ｏバスに対応したＩ／
Ｏバッファは、対応するＩ／Ｏパッドに隣接して配置さ
れてなることを特徴とする。
【００２１】また、本発明は、行列状に配置された複数
のセルを含む複数のセルアレイが第１の方向に配列され
たブロックが前記第１の方向にｍ個配置され、これらｍ
個のブロックが前記第１の方向と直交する第２の方向に
複数個配置された複数のバンクと、前記複数のセルアレ
イのうち隣接するセルアレイにより共有され、前記隣接
するセルアレイのうち活性化された一方のセルアレイと
データを入出力するデータバスと、前記複数のバンクの
相互間に配置され、隣接するバンクにより共有され、前
記各隣接するバンクのうち活性化された一方のバンクと
の間でデータを入出力するｎビットのＩ／Ｏバスとを有
し、前記ｎビットのＩ／Ｏバスは、前記各バンクのｍ個
のブロックに対応して、ｎ／ｍビット毎にｍ個のグルー
プとされ、各グループは各ブロックに対応して配置され
る。
【００２２】さらに、本発明は、行列状に配置されたセ
ルからなる複数のセルアレイと、前記複数のセルアレイ
との間で同時にｎビットのデータを入出力する複数の入
出力（Ｉ／Ｏ）バスとを有し、前記複数のセルアレイ
は、第１の方向にそれぞれ非同期にアクセスできる複数
のバンクに分割され、前記各バンクは、複数のセルアレ
イを有し、前記第１の方向と直交する第２の方向にのみ
ｍ個のブロックに分割され、前記ｎビットのＩ／Ｏバス
は、前記各バンクのｍ個のブロックに対応して、ｎ／ｍ
ビット毎にｍ個にグループ化され、各グループは異なる
バンクの対応するブロックで共有され、前記各ブロック
は、隣接するセルアレイにより共有され、時分割で使用
されるデータバスを有し、このデータバスを介してセル
アレイと前記ｎ／ｍビットのＩ／Ｏバスとの間でデータ
が入出力される。
【００２３】
【作用】本発明は、各バンクをｍ個のブロックに分割
し、ｎビットのＩ／Ｏバスをｍ個のブロックに対応し
て、ｎ／ｍビット毎にｍ個に分割し、各ブロックに対応
して配置している。したがって、バンク間などで時分割
使用可能なＩ／Ｏバスをセルアレイ、バンクで共有でき
るため、チップ面積の増大を防止できる。
【００２４】
【００２５】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
【００２６】図１は、本発明の一実施例に係わるシンク
ロナスＤＲＡＭの構成を示す図である。
【００２７】図１に示す実施例では、具体的に６４Ｍ
（メガ）ビット構成のシンクロナスＤＲＡＭを考え、図
１は６４ＭシンクロナスＤＲＡＭを４０９６行×５１２
列×８Ｉ／Ｏ４バンクとして構成した実施例である。
【００２８】各バンクは１Ｍビットのアレイペア１が８
つの二つのブロックから構成される。更に詳しくは、こ
の１Ｍビットのセルアレイペア１はセンスアンプを挟ん
だ１０２４列×５１２行セルアレイ２つによって構成さ
れている。各バンクにおいて、各ブロックは４Ｉ／Ｏづ
つのデータバス２を持っている。このようにバンクを２
つのブロックに分けて半分づつのＩ／Ｏに対応させるこ
とで４Ｉ／Ｏ分のバスで８Ｉ／Ｏに対応できる。
【００２９】また、セルアレイの活性化は例えばバンク
１の場合は斜線の入った１Ｍセルアレイペア１が活性化
されて、各セルアレイペア１が２Ｉ／Ｏづつのデータに
対応する。Ｉ／Ｏバス２は４Ｉ／Ｏづつで構成されてお
り、隣接する二つのバンク間で共用される。これは、シ
ンクロナスＤＲＡＭの仕様上二つのバンクと同時にデー
タ転送を行うことはないからである。
【００３０】次に、セルアレイとＩ／Ｏバスの間のデー
タ転送路についてその構成を説明する。図２は図１のセ
ルアレイペア１（斜線部）の詳細な構成を示した図であ
る。
【００３１】図２において、セルアレイ３は１０２４列
×５１２行からなり、センスアンプ（Ｓ／Ａ）４は両側
のセルアレイ３に共有されて活性化されたセルアレイ３
のセンス動作を行う。選択された活性化されたセルアレ
イ３の両側に並ぶＳ／Ａ４がこのセルアレイ３のビット
線のセンス動作を行う。データバス線のＤＢ１１、１
２、１３、１４、２１、２２、２３、２４のペアはセル
アレイ３の間に４ペアあり、これから２ペアがＤＢセレ
クタ５によって選択されてデータ転送が行われるのは図
１２の説明と同じである。
【００３２】なお、図２には示されていないが、点線で
表示したビット線６とＳ／Ａ４の接続は活性化されてい
ないセルアレイのものとは切り離されるようなスイッチ
回路がビット線とＳ／Ａの間に挿入されている。
【００３３】ひとつのセルアレイ３のビット線６は二つ
づつ左右に振り分けられて異なるＩ／Ｏを構成してい
る。カラムセレクト線ＣＳＬ１とＣＳＬ２はクロックサ
イクル毎に同時に選択される隣接した２つのカラム選択
線を表している。これによって、セルアレイ３の両側に
ある各Ｉ／Ｏに４ペアづつのＤＢ線がＳ／Ａ４と接続さ
れる。
【００３４】次に、Ｉ／Ｏバスを構成するＲＷＤ線との
接続の様子を図３に示す。図３は図１の点線で囲まれた
部分に対応している。
【００３５】図３ではバンク１とバンク２に共有の各Ｉ
／ＯのＲＷＤ線が示されている。バンク１の斜線部１が
選択活性化されているとしている。セルアレイ１の詳細
は拡大して示してあるように、一つおきに二つのセルア
レイ３が活性化されている。活性化されるＤＢセレクタ
５も斜線で示したが、バンクを構成する図示された半分
のブロックでは端から順にＩ／Ｏ１，２，３，４のＲＷ
Ｄ線に接続されている。また、図示されていないバンク
の残りの半分のブロックではＩ／Ｏ５，６，７，８のＲ
ＷＤ線に接続されている。ＤＢ線が両側のセルアレイ３
で共用されているのでセルアレイ３の活性化は一つおき
に行うことによって、このようなデータ転送経路の接続
を行えば，各Ｉ／Ｏのアドレスをセルアレイに無駄なく
割り付けることができる。
【００３６】したがって上記実施例のセルアレイ、デー
タ転送線経路の構成によれば、バンクをブロックに分け
てＩ／Ｏの割り付けを２分し、時分割使用不可能なデー
タバスは空間的になるべく局在して分離し、バンク間な
どで時分割使用可能なデータバスはデータ転送経路がセ
ルアレイ、バンクなどで共有し、データ転送経路による
システムの面積増加を最小に抑えて大容量のシンクロナ
スＤＲＡＭを構成できる。
【００３７】なお、上記実施例では１つのバンクを２分
割したが、例えば図４に示すように、１つのバンクを４
つのブロックに分割して、それぞれのブロックに２Ｉ／
Ｏバスを対応させるようにしてもよい。
【００３８】また、図１に示す配置構成において、それ
ぞれのＩ／Ｏバス２に対応したＩ／Ｏバッファ（図示せ
ず）は、図５に示すように、Ｉ／Ｏバッド（図示せず）
に隣接させてパッドの配置領域６内に設けるようにすれ
ば、Ｉ／ＯバッファとＩ／Ｏパット間の配線経路が短縮
されて、チップ面積の縮小化を図ることが可能となる。
【００３９】図６は、データの転送を制御する内部クロ
ックについて従来例において説明したリセットによる制
限の緩和のためのアーキテクチャを示すものであり、内
部動作を制御するクロックの系統のブロック図である。
【００４０】図６において、太い線で示されているのが
一つの信号経路であり、この系統の一連の動作が終わる
と点線のようにリセット及び切り替え信号が各ブロック
に伝えられる。
【００４１】外部クロックＣＬＫはスイッチＳ１を経
て、図１２に示すレジスタＲ１〜Ｒ４の出力を制御する
信号を生成する内部クロック系１に伝えられる。内部ク
ロック系１は外部信号／ＣＡＳ信号を受けて制御用の内
部クロックを外部クロックＣＬＫから発生する。内部ク
ロックはスイッチＷ１を通り、データのアクセスのバー
ストを制御するバースト制御部７を駆動する。
【００４２】一連のバーストアクセスがバースト制御部
７によって終了するか、又はバーストアクセスを途中で
中断させるバーストインタラプト信号が外部から入力さ
れると、ＥＮＤ信号がバースト制御部７からリセット及
び切り替え信号を発生するブロックＥＳ８に出力され
る。ブロックＥＳ８はＥＮＤ信号を受ける度に交互に信
号Ｒ１または信号Ｒ２を出力する。図６では、信号Ｒ１
が立ち上がる場合を示した。この時信号Ｒ２は立ち下が
る。これによって、スイッチＳ１はオフ、スイッチＳ２
はオンし、内部クロック系１はリセット状態に入り内部
クロック系２は待機状態になる。
【００４３】次に、／ＣＡＳ信号が入力されると、外部
クロックＣＬＫに従いいつでも内部クロック系２は動作
可能となる。また、スイッチＷ１はオフしスイッチＷ２
はオンとなる。これにより、次のバースト制御は内部ク
ロック系２から行われることになる。
【００４４】このように、今まで使用していた内部クロ
ック系統のリセット終了を待たずに次の動作を他の内部
クロック系統を使用して行うことができるために、従来
のような制限は生じない。
【００４５】図６に示すスイッチＳ１，Ｓ２，Ｗ１，Ｗ
２内部クロック系１，２及びバースト制御部７は、例え
ば図７に示すように構成されており、スイッチＳ１，Ｓ
２，Ｗ１，Ｗ２は相補型のＦＥＴからなり，内部ブロッ
ク系１，２は、レジスタＲ１〜Ｒ４からデータを出力制
御するトランスファゲート９を順次導通制御する制御信
号を生成するシフトレジスタ１０と、シフトレジスタ１
０で生成された内部クロック系１又は内部クロック系２
の制御信号をブロックＥＳ８から出力される切換え信号
Ｒ１又はＲ２により選択してトランスファゲート９に与
えるトランスファゲート１１とからなり、バースト制御
部７は、一連のバーストデータ転送の長さをカウントし
て終了を判別するカウンタ１２と、カウンタ１２の出力
又はバーストインタラプト信号の入力によりＥＮＤ信号
を出力するＯＲゲート１３とから構成されている。
【００４６】また、ブロックＥＳ８は、例えば図８に示
すように構成されており、図８に示すクロックトインバ
ータ１４はそこの記入されている信号が立ち上がるとイ
ンバータとして作用し、立ち下がると出力が高インピー
ダンスになる。／ＥＮＤはＥＮＤ信号の相補的な信号で
あるから、ＥＮＤ信号が供給される度に信号Ｒ１とＲ２
が図９に示すように交互に立ち上がる。
【００４７】このように、データ転送を制御する内部ク
ロック系統を２系統設け、これを交互に使用することに
よってクロック系統のリセットに掛かる時間によるデー
タ転送に関する制限を無くすことができる。また、図１
に示す構成と組み合わせることで、システムに必要な面
積を小さくすることによるコスト低下と、データ転送に
関わる制限の緩和による使い勝手のよさと合わせ持った
大容量ＳＤＲＡＭを提供できる。
【００４８】
【発明の効果】以上、詳述したように本発明によれば、
バンクを複数のブロックに分割してＩ／Ｏバスをそれぞ
れのブロックに対応して分割し、Ｉ／Ｏバスを隣接する
バンク間で共通化するとともに、データバスを隣接する
セルアレイ間で共通化するようにしたので、バンク化さ
れたセルアレイとデータ転送機構との最適な配置構成が
可能となり、構成の小型化を達成することができる。
【００４９】
【図面の簡単な説明】
【図１】本発明の一実施例に係わる半導体装置の構成を
示す図である。
【図２】図１に示すセルアレイとデータバスの関係を示
す図である。
【図３】図１に示すデータ転送経路とバンクの関係を示
す図である。
【図４】図１の変形例を示す構成図である。
【図５】本発明の一実施例に係わり、Ｉ／Ｏバッファの
配置例を示す図である。
【図６】本発明に適用される制御回路の一例を示す図で
ある。
【図７】図６に示す構成の一部の具体例を示す図であ
る。
【図８】図６に示す構成の一部の具体例を示す図であ
る。
【図９】図８に示す構成の動作タイミングを示す図であ
る。
【図１０】従来のＤＲＡＭの基本構成を示す図である。
【図１１】図１０の一部構成を示す図である。
【図１２】従来のシンクロナスＤＲＡＭのバーストデー
タ転送に係わる一部構成を示す図である。
【図１３】図１２の一部構成を示す図である。
【図１４】図１２に示す構成の動作タイミングを示す図
である。
【符号の説明】
３ セルアレイペア ２ Ｉ／Ｏバス ４ センスアンプ ５ ＤＢセレクタ ６ Ｉ／Ｏバス、Ｉ／Ｏバッドの配置領域 ７ バースト制御部 ８ ブロックＥＳ ９、１１ トランスファーゲート １０ シフトレジスタ Ｓ１、Ｓ２、Ｗ１、Ｗ２ スイッチ

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 行列状に配置されたセルからなる複数の
    セルアレイと、前記 複数のセルアレイとの間で同時にｎビットのデータ
    を入出力する複数の入出力（Ｉ／Ｏ）バスとを有し、前記 複数のセルアレイは、それぞれ非同期にアクセスで
    きる複数のバンクに分割され、前記各 バンクは、複数のセルアレイを有するｍ個のブロ
    ックに分割され、前記ｎビットのＩ／Ｏバスは、前記各バンクのｍ個のブ
    ロックに対応して、ｎ／ｍビット毎にｍ個にグループ化
    され、各グループは異なるバンクの対応するブロックの
    相互間に配置されて共有され、 前記各ブロックは、隣接するセルアレイにより共有さ
    れ、時分割で使用されるデータバスを有し、このデータ
    バスを介してセルアレイと前記ｎ／ｍビットのＩ／Ｏバ
    スとの間でデータが入出力される ことを特徴とする半導
    体装置。
  2. 【請求項２】 前記ｎ＝８、ｍ＝２又は４として、２又
    は４個のブロックに分割されてなるバンク間で８ビット
    のＩ／Ｏバスが共通化され、それぞれのブロックに４ビ
    ット又は２ビットのＩ／Ｏバスが対応してなることを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 それぞれのＩ／Ｏバスに対応したＩ／Ｏ
    バッファは、対応するＩ／Ｏパッドに隣接して配置され
    てなることを特徴とする請求項１又は２記載の半導体装
    置。
  4. 【請求項４】 行列状に配置された複数のセルを含む複
    数のセルアレイが第１の方向に配列されたブロックが前
    記第１の方向にｍ個配置され、これらｍ個のブロックが
    前記第１の方向と直交する第２の方向に複数個配置され
    た複数のバンクと、 前記複数のセルアレイのうち隣接するセルアレイにより
    共有され、前記隣接するセルアレイのうち活性化された
    一方のセルアレイとデータを入出力するデータバスと、 前記複数のバンクの相互間に配置され、隣接するバンク
    により共有され、前記 各隣接するバンクのうち活性化さ
    れた一方のバンクとの間でデータを入出力するｎビット
    のＩ／Ｏバスとを有し、 前記ｎビットのＩ／Ｏバスは、前記各バンクのｍ個のブ
    ロックに対応して、ｎ／ｍビット毎にｍ個のグループと
    され、各グループは各ブロックに対応して配置される こ
    とを特徴とする半導体装置 。
  5. 【請求項５】 行列状に配置されたセルからなる複数の
    セルアレイと、 前記複数のセルアレイとの間で同時にｎビットのデータ
    を入出力する複数の入出力（Ｉ／Ｏ）バスとを有し、 前記複数のセルアレイは、第１の方向にそれぞれ非同期
    にアクセスできる複数のバンクに分割され、 前記各バンクは、複数のセルアレイを有し、前記第１の
    方向と直交する第２の方向にのみｍ個のブロックに分割
    され、 前記ｎビットのＩ／Ｏバスは、前記各バンクのｍ個のブ
    ロックに対応して、ｎ／ｍビット毎にｍ個にグループ化
    され、各グループは異なるバンクの対応するブロックで
    共有され、 前記各ブロックは、隣接するセルアレイにより共有さ
    れ、時分割で使用されるデータバスを有し、このデータ
    バスを介してセルアレイと前記ｎ／ｍビットのＩ／Ｏバ
    スとの間でデータが入出力されることを特徴とする半導
    体装置。
  6. 【請求項６】 前記Ｉ／Ｏバスは前記第２の方向に延在
    していることを特徴とする請求項５記載の半導体装置。
  7. 【請求項７】 前記各グループは異なるバンクの対応す
    るブロックの相互間に配置されて共有されていることを
    特徴とする請求項５又は６記載の半導体装置。
  8. 【請求項８】 前記ｎ＝８、ｍ＝２又は４として、２又
    は４個のブロックに分割されてなるバンク間で８ビット
    のＩ／Ｏバスが共通化され、それぞれのブロックに４ビ
    ット又は２ビットのＩ／Ｏバスが対応してなることを特
    徴とする請求項５又は７記載の半導体装置。
  9. 【請求項９】 それぞれのＩ／Ｏバスに対応したＩ／Ｏ
    バッファは、対応するＩ／Ｏパッドに隣接して配置され
    てなることを特徴とする請求項５又は８記載の半導体装
    置。
JP05242932A 1993-09-29 1993-09-29 半導体装置 Expired - Fee Related JP3099931B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP05242932A JP3099931B2 (ja) 1993-09-29 1993-09-29 半導体装置
US08/310,945 US5596541A (en) 1993-09-29 1994-09-23 Synchronous dynamic random access memory
EP98123007A EP0902433B1 (en) 1993-09-29 1994-09-29 Synchronous dynamic random access memory
DE69429289T DE69429289T2 (de) 1993-09-29 1994-09-29 Synchroner dynamischer Direktzugriffspeicher
KR1019940024706A KR0139874B1 (ko) 1993-09-29 1994-09-29 동기형 다이나믹 랜덤 억세스 메모리
DE69422120T DE69422120T2 (de) 1993-09-29 1994-09-29 Synchroner dynamischer Speicher mit wahlfreiem Zugriff
EP94115367A EP0646928B1 (en) 1993-09-29 1994-09-29 Synchronous dynamic random access memory
US08/718,786 US5715211A (en) 1993-09-29 1996-09-24 Synchronous dynamic random access memory
US08/997,967 US6018491A (en) 1993-09-29 1997-12-24 Synchronous dynamic random access memory
US09/418,958 US6144615A (en) 1993-09-29 1999-10-14 Synchronous dynamic random access memory
JP2000014830A JP3677187B2 (ja) 1993-09-29 2000-01-24 半導体装置
JP2000014829A JP3441416B2 (ja) 1993-09-29 2000-01-24 半導体装置
US09/645,291 US6377503B1 (en) 1993-09-29 2000-08-24 Synchronous dynamic random access memory
US09/981,950 US6487142B2 (en) 1993-09-29 2001-10-17 Synchronous dynamic random access memory
US10/265,815 US6646955B2 (en) 1993-09-29 2002-10-07 Synchronous dynamic random access memory
US10/426,316 US6816433B2 (en) 1993-09-29 2003-04-30 Synchronous dynamic random access memory for burst read/write operations
US10/891,162 US6928028B2 (en) 1993-09-29 2004-07-14 Synchronous dynamic random access memory for burst read/write operations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05242932A JP3099931B2 (ja) 1993-09-29 1993-09-29 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000014829A Division JP3441416B2 (ja) 1993-09-29 2000-01-24 半導体装置
JP2000014830A Division JP3677187B2 (ja) 1993-09-29 2000-01-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH0798981A JPH0798981A (ja) 1995-04-11
JP3099931B2 true JP3099931B2 (ja) 2000-10-16

Family

ID=17096366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05242932A Expired - Fee Related JP3099931B2 (ja) 1993-09-29 1993-09-29 半導体装置

Country Status (5)

Country Link
US (9) US5596541A (ja)
EP (2) EP0646928B1 (ja)
JP (1) JP3099931B2 (ja)
KR (1) KR0139874B1 (ja)
DE (2) DE69429289T2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099931B2 (ja) * 1993-09-29 2000-10-16 株式会社東芝 半導体装置
JP3351692B2 (ja) * 1995-09-12 2002-12-03 株式会社東芝 シンクロナス半導体メモリ装置
JPH09161476A (ja) 1995-10-04 1997-06-20 Toshiba Corp 半導体メモリ及びそのテスト回路、並びにデ−タ転送システム
JPH09223389A (ja) * 1996-02-15 1997-08-26 Mitsubishi Electric Corp 同期型半導体記憶装置
US5953278A (en) * 1996-07-11 1999-09-14 Texas Instruments Incorporated Data sequencing and registering in a four bit pre-fetch SDRAM
JPH1055674A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体記憶装置
US5802005A (en) * 1996-09-23 1998-09-01 Texas Instruments Incorporated Four bit pre-fetch sDRAM column select architecture
JP3280867B2 (ja) * 1996-10-03 2002-05-13 シャープ株式会社 半導体記憶装置
JP3317187B2 (ja) * 1997-04-25 2002-08-26 日本電気株式会社 半導体記憶装置
EP1895538A1 (en) * 1997-10-10 2008-03-05 Rambus, Inc. Apparatus and method for pipelined memory operations
JP3334589B2 (ja) * 1998-01-13 2002-10-15 日本電気株式会社 信号遅延装置及び半導体記憶装置
US6295231B1 (en) 1998-07-17 2001-09-25 Kabushiki Kaisha Toshiba High-speed cycle clock-synchronous memory device
KR100306966B1 (ko) * 1998-08-04 2001-11-30 윤종용 동기형버스트반도체메모리장치
KR100306965B1 (ko) * 1998-08-07 2001-11-30 윤종용 동기형반도체메모리장치의데이터전송회로
JP2000137983A (ja) * 1998-08-26 2000-05-16 Toshiba Corp 半導体記憶装置
KR100287190B1 (ko) * 1999-04-07 2001-04-16 윤종용 선택되는 메모리 모듈만을 데이터 라인에 연결하는 메모리 모듈 시스템 및 이를 이용한 데이터 입출력 방법
KR100507855B1 (ko) * 1999-07-14 2005-08-17 주식회사 하이닉스반도체 디디알 에스디램의 읽기 동작을 위한 데이터 스위치 제어 신호발생 회로
JP4083944B2 (ja) 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
US6473838B1 (en) * 2000-01-04 2002-10-29 International Business Machines Corporation Data transfer system for multiple network processors using dual DRAM storage
JP2001344976A (ja) * 2000-06-05 2001-12-14 Mitsubishi Electric Corp 半導体集積回路
US6438062B1 (en) 2000-07-28 2002-08-20 International Business Machines Corporation Multiple memory bank command for synchronous DRAMs
US6501698B1 (en) * 2000-11-01 2002-12-31 Enhanced Memory Systems, Inc. Structure and method for hiding DRAM cycle time behind a burst access
JP2002222590A (ja) * 2001-01-24 2002-08-09 Nec Corp センスアンプ及び半導体記憶装置
KR100414715B1 (ko) * 2001-07-03 2004-01-13 (주)실리콘세븐 메모리 어레이별 구동이 가능한 분할 워드라인 구조의반도체 메모리 장치
JP2003281890A (ja) * 2002-03-25 2003-10-03 Mitsubishi Electric Corp 同期型半導体記憶装置
US7423982B2 (en) * 2002-09-09 2008-09-09 Scientific-Atlanta, Inc. Adaptive communication modes
JP4326226B2 (ja) * 2003-01-20 2009-09-02 Ｏｋｉセミコンダクタ株式会社 半導体集積回路
US6754134B1 (en) * 2003-09-25 2004-06-22 International Business Machines Corporation Semiconductor storage device having multiple interrupt feature for continuous burst read and write operation
JP2005339604A (ja) * 2004-05-24 2005-12-08 Nec Electronics Corp 半導体記憶装置
KR100615580B1 (ko) * 2005-07-05 2006-08-25 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템
TWI318235B (en) * 2005-08-29 2009-12-11 Univ Chung Yuan Christian Liquid crystal composite material
KR100999875B1 (ko) 2008-10-06 2010-12-09 주식회사 하이닉스반도체 버스트길이 제어회로 및 이를 이용한 반도체 메모리 장치
JP4947395B2 (ja) * 2010-01-07 2012-06-06 横河電機株式会社 半導体試験装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35723A (en) * 1862-06-24 S improvement
KR960003526B1 (ko) * 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
US4630230A (en) * 1983-04-25 1986-12-16 Cray Research, Inc. Solid state storage device
JPS60157798A (ja) * 1984-01-26 1985-08-19 Toshiba Corp 半導体メモリ
US4800530A (en) * 1986-08-19 1989-01-24 Kabushiki Kasiha Toshiba Semiconductor memory system with dynamic random access memory cells
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JPH04247393A (ja) 1991-02-01 1992-09-03 Nec Corp 半導体記憶装置
JP3992757B2 (ja) * 1991-04-23 2007-10-17 テキサス インスツルメンツ インコーポレイテツド マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム
JPH0521753A (ja) 1991-07-09 1993-01-29 Mitsubishi Electric Corp 半導体記憶装置
JPH05182455A (ja) 1991-12-30 1993-07-23 Sony Corp メモリ装置
JPH05234377A (ja) 1992-02-20 1993-09-10 Sanyo Electric Co Ltd 半導体記憶装置
US5594704A (en) * 1992-04-27 1997-01-14 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
JP3073610B2 (ja) * 1992-09-22 2000-08-07 株式会社東芝 半導体記憶装置
JPH06259370A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd データ処理システムおよびそれに使用されるプロセッサ
JP3346827B2 (ja) * 1993-05-25 2002-11-18 三菱電機株式会社 同期型半導体記憶装置
AU6988494A (en) * 1993-05-28 1994-12-20 Rambus Inc. Method and apparatus for implementing refresh in a synchronous dram system
JPH07111083A (ja) * 1993-08-20 1995-04-25 Mitsubishi Electric Corp 半導体記憶装置
JP3099931B2 (ja) * 1993-09-29 2000-10-16 株式会社東芝 半導体装置
US5412613A (en) * 1993-12-06 1995-05-02 International Business Machines Corporation Memory device having asymmetrical CAS to data input/output mapping and applications thereof
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
US5386385A (en) * 1994-01-31 1995-01-31 Texas Instruments Inc. Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
JPH08167285A (ja) * 1994-12-07 1996-06-25 Toshiba Corp 半導体記憶装置
JPH0955482A (ja) * 1995-06-08 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
JPH09139071A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 半導体記憶装置
JPH09198861A (ja) * 1996-01-16 1997-07-31 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH09288888A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体記憶装置
US5717645A (en) * 1997-02-07 1998-02-10 Alliance Semiconductor Corporation Random access memory with fast, compact sensing and selection architecture
JP3825862B2 (ja) * 1997-02-27 2006-09-27 株式会社ルネサステクノロジ 同期型ダイナミック型半導体記憶装置
US5949732A (en) * 1997-09-11 1999-09-07 International Business Machines Corporation Method of structuring a multi-bank DRAM into a hierarchical column select line architecture

Also Published As

Publication number Publication date
US20030031078A1 (en) 2003-02-13
EP0646928A2 (en) 1995-04-05
US20020059323A1 (en) 2002-05-16
DE69422120T2 (de) 2000-05-25
US6487142B2 (en) 2002-11-26
US6928028B2 (en) 2005-08-09
EP0902433A2 (en) 1999-03-17
US5715211A (en) 1998-02-03
KR0139874B1 (ko) 1998-08-17
US6646955B2 (en) 2003-11-11
EP0902433A3 (en) 1999-06-02
JPH0798981A (ja) 1995-04-11
US6377503B1 (en) 2002-04-23
EP0646928A3 (en) 1996-04-24
US6018491A (en) 2000-01-25
EP0646928B1 (en) 1999-12-15
DE69429289D1 (de) 2002-01-10
KR950009711A (ko) 1995-04-24
EP0902433B1 (en) 2001-11-28
US20050057989A1 (en) 2005-03-17
US20030185089A1 (en) 2003-10-02
DE69422120D1 (de) 2000-01-20
US5596541A (en) 1997-01-21
DE69429289T2 (de) 2002-08-14
US6816433B2 (en) 2004-11-09
US6144615A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
JP3099931B2 (ja) 半導体装置
US5588130A (en) Semiconductor memory device for simple cache system
JP2740063B2 (ja) 半導体記憶装置
JP3317187B2 (ja) 半導体記憶装置
KR930024012A (ko) 반도체 기억장치
EP1415304B1 (en) Memory device having different burst order addressing for read and write operations
US5617555A (en) Burst random access memory employing sequenced banks of local tri-state drivers
JP2000268560A (ja) 半導体集積回路装置
US6138214A (en) Synchronous dynamic random access memory architecture for sequential burst mode
JP3677187B2 (ja) 半導体装置
JP3441416B2 (ja) 半導体装置
JP3869377B2 (ja) 半導体装置
JPH0778989B2 (ja) 半導体メモリ装置
JP2708161B2 (ja) 半導体記憶装置及び半導体記憶装置の書き込み／読み出し制御方法
KR0144411B1 (ko) 버스트 회로
KR100206120B1 (ko) 명령파이프라인 기능을 갖는 반도체 메모리장치
JPH08212126A (ja) Ｄｒａｍコントローラ
JPH05233433A (ja) マルチポートｒａｍ
JPH07296579A (ja) 半導体記憶装置
JPH07153260A (ja) 半導体記憶装置
JPS61138346A (ja) 記憶システムにおけるアクセス制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees