KR0144411B1 - 버스트 회로 - Google Patents
버스트 회로Info
- Publication number
- KR0144411B1 KR0144411B1 KR1019940040583A KR19940040583A KR0144411B1 KR 0144411 B1 KR0144411 B1 KR 0144411B1 KR 1019940040583 A KR1019940040583 A KR 1019940040583A KR 19940040583 A KR19940040583 A KR 19940040583A KR 0144411 B1 KR0144411 B1 KR 0144411B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- signal
- burst
- counters
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명의 버스트 회로는, 다수의 버스트 어드레스 카운터를 케모리 셀어레이 혹은 뱅크에 맞추어 분산배치함으로써, 버스트 모드에서 초기 어드레스를 제외한 상기 버스트 어드레스 카운터로 부터의 어드레스 신호는 상기 글로블 어드레스 버스에 유도되지 않게 함으로써, 전력의 소모를 감소시킨다. 이를 위하여 상기 버스트 회로는 메모리 외부로 부터의 어드레스 신호를 완충하는 완충회로와, 상기 완충회로로 부터의 신호에 의하여 초기화 되고 클럭신호에 의하여 어드레스 신호를 생성하는 몇 개 혹은 다수의 카운터와, 상기 몇 개 혹은 다수의 카운터 및 상기 완충회로로부터 신호를 각각 입력하고 선택하여 다수의 메모리 셀 혹은 뱅크쪽으로 각각 공급하는 몇 개 혹은 다수의 멀티플렉스와, 상기 완충회로로 부터의 신호를 상기 몇 개 혹은 다수의 멀티플렉스 및 몇 개 혹은 다수의 카운터쪽으로 각각 공급하는 글로블 어드레스 버스를 구비한다.
Description
제1도는 통상의 버스트 회로를 도시한 블록도.
제2도는 본 발명의 실시예1에 따른 버스트 회로의 회로도.
제3도는 본 발명의 실시예2에 따른 버스트 회로의 회로도.
*도면의 주요부분에 대한 부호의 설명
3,22:완충부 9,15,23,31:버스트 어드레스 카운터
5,12,24,32:멀티플렉스 7,26:글로블 어드레스 버스
본 발명은 싱크로노스 다이나믹 램(Synchronus Dynamic RAM 이하 SDRAM)에 있어서, 특정수의 연속된 어드레스의 메모리 셀을 리드 혹은 라이트하여 고속의 동작을 수행하는 버스트 회로에 관한 것으로 특히, 다수의 버스트 어드레스 카운터를 이용함으로써 전력소모를 줄일 수 있는 버스트 회로에 관한 것이다.
통상의 싱크로노스 디램의 버스트 회로는 하나의 워드라인을 선택한후 외부로부터 칼럼 어드레스스트로브 신호(이하, 카스바)가 인가 되는 순간의 외부로 부터의 칼럼 어드레스를 초기 어드레스 신호로 하여 내부 카운터에 의하여 생성된 2개, 4개, 8개, 16개 혹은 풀 페이지(full page)개의 연속적인 칼럼 어드레스 신호에 의하여 셀 데이터를 리드 또는 라이트(read or wrete)한다.
제1도는 통상의 버스트 회로를 도시한 블록도로서, 메모리 외부로 부터의 한 사이클의 초기 어드레스 신호를 입렬하여 완충하는 완충부(1)을 구비한다. 멀티플렉스(2)는 상기 완충부(1)로 부터의 초기 어드레스 신호를 선택하여 글로블(global) 어드레스 버스(4)를 경유하여 선택된 워드라인의 다수의 메모리 셀 어레이중 해당하는 메모리 셀 어레이쪽으로 인가함으로써, 제2도의 버스트 회로는 첫번째 사이클을 완료하게 된다.
또한, 버스트 어드레스 카운터(3)은 상기 완충부(1)로 부터의 신호에 의하여 초기화되어 클럭에 의해 정해진 길이 만큼 순차적인 몇 개 혹은 다수의 어드레스 신호를 생성하여 해당하는 메모리 셀 어레이쪽으로 공급함으로써, 버스트 사이클을 수행하게 된다.
본 발명의 목적은 상기 버스트 어드레스 메모리 셀 어레이 혹은 뱅크에 맞추어 중복분산배치함으로써, 버스트 모드에서 초기 어드레스를 제외한 상기 버스트 어드레스 카운터로 부터의 어드레스 신호는 상기 글로블 어드레스 버스에 유도되지 않게 함으로서, 전력의 소모를 감소시킨 버스트 회로를 제공함에 있다.
상기 목적을 만족하기 위하여 본 발명의 버스트 회로는 메모리 외부로 부터의 어드레스 신호를 완충하는 완충회로와, 상기 완충회로로 부터의 신호에 의하여 초기화 되고 클럭신호에 의하여 어드레스 신호를 생성하는 몇 개 혹은 다수의 카운터와, 상기 몇 개 혹은 다수의 카운터 및 상기 완충회로에 의해 입력되어 글로블 어드레스 버스에 유도된 어드레스 신호를 각각 입력하고 선택하여 다수의 메모리 셀 혹은 뱅크(bank)쪽으로 각각 공급하는 몇 개 혹은 다수의 멀티플렉스와, 상기 완충회로로 부터의 신호를 상기 몇 개 혹은 다수의 멀티플렉스 및 몇 개 혹은 다수의 카운터쪽으로 각각 공급하는 글로블 어드레스 버스(global address bus)를 구비한다.
이하, 본 발명의 [실시예]를 도시한 회로도를 참조로 상세히 설명하기로 한다.
제2도는 본 발명의 버스트 회로를 도시한 회로도이다. 제2도는 메모리 외부로 부터의 한 사이클의 초기 어드레스 신호를 입력하여 완충하는 완충부(2)와, 외부로부터 입력된 클럭 신호 혹은 메모리 내부의 클럭발생기(도시하지 않음)로 부터의 클럭신호를 버스트 어드레스 카운터에 입력하는 입력라인(3)과, 상기 초기 어드레스 신호에 의하여 초기화 되며 상기 입력라인(3)으로 부터의 클럭신호에 의하여 어드레스 신호를 생성하는 버스트 어드레스 카운터(4)와, 상기 완충부(2)로 부터의 초기 어드레스 신호 또는 상기 버스트 어드레스 카운터(4)로 부터의 신호를 선택안혀 메모리 셀 어레이 혹은 뱅크(6)쪽으로 어드레스 신호를 공급하는 멀티플렉스(5)와함께 상기 완충부(2)로 부터의 어드레스 신호를 상기 멀티플렉스(5) 및 상기 버스트 어드레스 카운터(4)쪽으로 공급하는 글로블 어드레스 버스(7)을 구비한다.
제2도의 버스트 회로는 상기 버스트 어드레스 카운터(4) 및 상기 멀티플렉스(5) 및 상기 메모리 셀 어레이(6)과 같은 구성과 동작을 하는 몇 개 혹은 다수의 버스트 어드레스 카운터 및 멀티플렉스 및 메모리 셀 어레이를 구비한다.
제2도의 동작을 살펴보면, 상기 버스트 어드레스 카운터(4,11)을 각 메모리 셀 어레이 혹은 뱅크(6,13)에 가깝게 분산하여 배치하고 각 메모리 어레이 혹은 뱅크마다 메모리 외부 혹은 내부로 부터의 어드레스를 선택할 멀티플렉스(5,12)를 배치하며, 외부에서 입력된 초기 어드레스 신호만이 상기 글로블 어드레스 버스(7)를 경유하여 상기 메모리 셀 어레이 혹은 뱅크의 데이터를 출력하게 한다. 또한, 상기 버스트 어드레스 카운터(4,11)은 상기 초기 어드레스 신호에 의하여 초기화되어 순차적으로 몇 개 혹은 다수의 사이클의 버스트 동작을 수행한다. 이때, 상기 버스트 어드레스 카운터로 부터의 어드레스 신호는 상기 글로블 어드레스 버스(7)을 경유하지 않음으로 상기 제2도의 버스트 회로는 제1도의 버스트 회로에 비하여 상대적으로 전력소모가 감소한다.
제3도는 본 발명의 제실시예2를 도시한 버스트 회로로서, 메모리 셀 어레이 혹은 뱅크를 선택하는 선택회로(38)을 제외하고는 제2도와 동일한 구성을 가지므로 상세한 설명은 생략한다. 상기 선택회로는 메모리 내부의 클럭발생회로로 부터의 클럭신호 및 완충부(3)으로 부터의 어드레스 신호중 일부를 입력하는 NAND게이트(39)와 상기 NAND게이트(39)로 부터의 신호를 버스트 어드레스 카운터(23)쪽으로 매칭(matching)하는 몇 개 혹은 다수의 인버터(40)를 구비한다. 제3도의 버스트 회로는 상기 버스트 어드레스 카운터(23) 및 상기 멀티플렉스(24) 및 상기 메모리 셀 어레이(25) 및 상기 선택회로(38)과 같은 구성과 동작을 하는 몇 개 혹은 다수의 버스트 어드레스 카운터 및 멀티플렉스 및 메모리 셀 어레이 및 선택회로를 구비한다.
상기 선택회로(38)은 외부로부터 입력된 클럭신호 혹은 메모리 내부의 클럭발생회로로 부터의 클럭신호 및 상기 완충부(22)로 부터의 신호를 입력하여 상기 버스트 어드레스 카운터(23,31)쪽으로 공급함으로써, 선택된 메모리 셀 어레이 혹은 뱅크를 쪽으로 어드레스 신호를 공급하는 카운터만을 구동함으로써, 전력 소모를 감소하게 된다.
상술한 바와 같이 본 발명의 버스트 회로는 다수의 버스트 어드레스 카운터를 메모리 셀 어레이 혹은 뱅크에 맞추어 분산배치함으로써, 버스트 모드에서 초기 어드레스를 제외한 상기 버스트 어드레스 카운터로 부터의 어드레스 신호는 상기 글로블 어드레스 버스에 유도되지 않게 함으로써, 전력의 소모를 감소시킨다.
Claims (4)
- 메모리 외부로 부터의 어드레스 신호를 완충하는 완충수단과, 상기 완충수단으로 부터의 신호에 의하여 초기화 되고 클럭신호에 의하여 어드레스 신호를 생성하는 몇 개 혹은 다수의 카운터와, 상기 몇 개 혹은 다수의 카운터 및 상기 완충수단으로부터 신호를 각각 입력하고 선택하여 다수의 메모리 셀 혹은 뱅크쪽으로 각각 공급하는 몇 개 혹은 다수의 멀티플렉스와, 상기 완충수단으로 부터의 신호를 상기 몇 개 혹은 다수의 멀티플렉스 및 몇 개 혹은 다수의 카운터쪽으로 각각 공급하는 글로블 어드레스 버스를 구비한 것을 특징으로 하는 버스트 회로.
- 메모리 외부로 부터의 어드레스 신호를 완충하는 완충수단과, 상기 완충수단으로 부터의 신호 및 클럭신호를 논리조합하는 논리조합 수단과, 상기 논리조합수단으로 부터의 신호에 따라 상기 완충수단으로 부터의 신호에 의하여 초기화 되고 클럭신호에 의하여 어드레스 신호를 생성하는 몇 개 혹은 다수의 카운터와, 상기 몇 개 혹은 다수의 카운터 및 상기 완충수단으로부터 신호를 각각 입력하고 선택하여 다수의 메모리 셀 혹은 뱅크쪽으로 각각 공급하는 몇 개 혹은 다수의 멀티플렉스와, 상기 완충수단으로 부터의 신호를 상기 몇 개 혹은 다수의 멀티플렉스 및 몇 개 혹은 다수의 카운터쪽으로 각각 공급하는 글로블 어드레스 버스를 구비한 것을 특징으로 하는 버스트 회로.
- 제2항에 있어서, 상기 논리조합수단이 NAND게이트를 포함한 것을 특징으로 하는 버스트회로.
- 제2항에 있어서, 상기 논리조합수단이 상기 카운터로 신호를 매칭하기 위한 인버터를 구비한 것을 특징으로 하는 버스트 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040583A KR0144411B1 (ko) | 1994-12-31 | 1994-12-31 | 버스트 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040583A KR0144411B1 (ko) | 1994-12-31 | 1994-12-31 | 버스트 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025771A KR960025771A (ko) | 1996-07-20 |
| KR0144411B1 true KR0144411B1 (ko) | 1998-08-17 |
Family
ID=19406219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040583A KR0144411B1 (ko) | 1994-12-31 | 1994-12-31 | 버스트 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144411B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100238869B1 (ko) * | 1996-12-11 | 2000-01-15 | 윤종용 | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 |
-
1994
- 1994-12-31 KR KR1019940040583A patent/KR0144411B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025771A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6167487A (en) | Multi-port RAM having functionally identical ports | |
| US5519664A (en) | Dynamic random access memory persistent page implemented as processor register sets | |
| US6928028B2 (en) | Synchronous dynamic random access memory for burst read/write operations | |
| KR100319441B1 (ko) | 집적 메모리 | |
| US5892730A (en) | Synchronous semiconductor memory device operable in a plurality of data write operation modes | |
| US5745428A (en) | Pipelined address memories, and systems and methods using the same | |
| US5699530A (en) | Circular RAM-based first-in/first-out buffer employing interleaved storage locations and cross pointers | |
| KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
| KR930024012A (ko) | 반도체 기억장치 | |
| JPH1139871A (ja) | 同期型半導体記憶装置 | |
| JP2000156079A (ja) | マルチバンク構造を有する半導体メモリ装置 | |
| US6052331A (en) | Synchronous semiconductor device allowing reduction in chip area by sharing delay circuit | |
| US6157990A (en) | Independent chip select for SRAM and DRAM in a multi-port RAM | |
| KR100237621B1 (ko) | 반도체 메모리소자의 리프레시 제어회로 | |
| KR0144411B1 (ko) | 버스트 회로 | |
| US5701273A (en) | Memory device | |
| US5841727A (en) | Semiconductor memory device | |
| US5959937A (en) | Dual clocking scheme in a multi-port RAM | |
| JPH11250660A (ja) | メモリデバイスおよび該メモリデバイスのアドレッシング方法 | |
| US5654934A (en) | Semiconductor memory employing a block-write system | |
| JPH07114794A (ja) | 半導体記憶装置 | |
| KR100361862B1 (ko) | 반도체 메모리장치 및 이의 센싱전류 감소방법 | |
| US6744690B1 (en) | Asynchronous input data path technique for increasing speed and reducing latency in integrated circuit devices incorporating dynamic random access memory (DRAM) arrays and embedded DRAM | |
| KR100351446B1 (ko) | 동기식 디램 | |
| JPH09251773A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |