JPH0964240A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH0964240A
JPH0964240A JP7217277A JP21727795A JPH0964240A JP H0964240 A JPH0964240 A JP H0964240A JP 7217277 A JP7217277 A JP 7217277A JP 21727795 A JP21727795 A JP 21727795A JP H0964240 A JPH0964240 A JP H0964240A
Authority
JP
Japan
Prior art keywords
frame plate
semiconductor
semiconductor pellet
mounting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7217277A
Other languages
English (en)
Inventor
Takuya Takahashi
拓也 高橋
Jun Omori
純 大森
Takanori Jin
隆則 神
Masatoshi Fukuda
昌利 福田
Hiroshi Iwasaki
博 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7217277A priority Critical patent/JPH0964240A/ja
Priority to US08/701,425 priority patent/US6166431A/en
Publication of JPH0964240A publication Critical patent/JPH0964240A/ja
Priority to US09/707,850 priority patent/US6333212B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 自動実装機による実装も可能で、信頼性の高
い実装回路装置などの構成に適する大形化、かつ薄型化
された半導体装置および半導体装置の製造方法の提供。 【解決手段】 一主面に少なくとも１個の半導体ペレッ
トを搭載・実装する領域８を備え、かつ外部接続用端子
９を有するフレーム板と、前記一主面に搭載・実装され
た半導体ペレット11と、前記半導体ペレット11の電極を
一主面上の対応する被接続パッドに電気的に接続するワ
イヤー13と、前記半導体ペレット11，ワイヤー13および
被接続パッドを含む領域を被覆・封止する封止樹脂層1
4，14′とを具備した全厚 1mm以下の体半導体装置であ
って、前記フレーム板上面と半導体ペレット上面との差
および／もしくは外部接続用端子を備えたフレーム板下
面と半導体ペレットを搭載・実装したフレーム板下面と
の差が 0.2mm以下に設定されていることを特徴とする半
導体装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、さらに詳しくは大形の半導体ペレッ
トを樹脂封止した薄型の半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】近年、電子機器のコンパクト化が進む
中、それら電子機器の主要電子部品である半導体装置
も、高容量化および薄型化が求められており、この要求
に対応して半導体ペレットは大形化している。そして、
半導体装置の薄型化手段としては、いわゆるフレーム板
に半導体ペレットを搭載・実装し、樹脂封止した構成
が、製造コストなどの面から注目されている。なお、こ
こで、フレーム板とは、一般的なリードフレームを始
め、たとえば一主面に複数個の半導体ペレットを搭載・
実装でき、他主面に接続用端子を平面的に導出した構成
の薄い絶縁基板などである。しかし、高集積化を伴う半
導体ペレットの大形化、たとえば平面積40mm2 を超える
半導体ペレットを、リードフレームなどに搭載・実装し
て、トランスファーモールド法で樹脂封止した場合、封
止用樹脂の流動性が損なわれ、半導体装置の厚さを 1mm
以下に制御することが非常に困難である。
【０００３】この点さらに詳述すると、一般的には、フ
レーム板，半導体ペレットおよび封止樹脂層をそれぞれ
薄くし、半導体装置全体を薄型化している。図３は、薄
型化した半導体装置を断面的に示したもので、１は厚さ
0.25mm程度のフレーム板、２は前記フレーム１の一主面
に配置された厚さ0.02mm程度の接着剤層である。また、
３は前記接着剤層２によってフレーム板１面に固定され
た厚さ0.25mm程度で、平面積40mm2 の半導体ペレット、
４は前記フレーム板１の一主面に配置された被接続パッ
ドを含む配線パターンである。さらに、５は半導体ペレ
ット３の電極および配線パターン４の被接続パッドを電
気的に接続するワイヤー、６は前記フレーム板１の他主
面に導出された平面型の外部接続用端子、７は半導体ペ
レット３，ワイヤー５および配線パターン４の被接続パ
ッドなどを全体的に被覆・封止するトランスファーモー
ルドによる封止樹脂層である。なお、前記ワイヤー５の
高さは、半導体ペレット３面から0.15mm以内であり、ま
た、封止樹脂層７の高さ（厚さ）は、ワイヤー５高さを
超えること0.03mm以内とする。
【０００４】
【発明が解決しようとする課題】前記設定によって、全
体の厚さ 0.7mmの半導体装置が構成されるが、封止樹脂
層７の厚さは、周辺部の厚いところで0.45mm程度になっ
て脆弱化し、自動実装機などにかけたとき破損を起こす
恐れがある。一方、樹脂封止工程での樹脂流れの偏りに
起因して、封止樹脂層７の薄い中央部では0.18mm程度、
さらには空隙部が残存したりして、信頼性の高い封止樹
脂層７として機能しない場合がある。
【０００５】図４および図５の平面図は、前記平面積40
2 mmを超える半導体ペレット３を，フレーム板１面に搭
載・実装し、トランスファーモールド法で樹脂封止した
ときの封止用樹脂の流れを模式的に示したものである。
金型８内にあっては、圧入された封止用樹脂、たとえば
無機質粉末を充填剤として含み、かつ溶融・流動性化さ
れたビスフェノール型エポキシ樹脂組成物は、比較的空
隙部の大きい半導体ペレット３の周辺部などを流れ易く
（実線矢印）、この領域を優先的に充填・被覆する。一
方、半導体ペレット３上面などは空隙部が小さいため、
封止用樹脂の流れが悪く（点線矢印）、緻密で一様な充
填が困難で所要の膜厚に被覆封止できない。
【０００６】したがって、本発明は自動実装機による実
装も可能で、信頼性の高い実装回路装置などの構成に適
する大形化、かつ薄型化された半導体装置および半導体
装置の製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明は、一主
面に少なくとも１個の半導体ペレットを搭載・実装する
領域を備え、かつ外部接続用端子を有するフレーム板
と、前記一主面に搭載・実装された半導体ペレットと、
前記半導体ペレットの電極を一主面上の対応する被接続
パッドに電気的に接続するワイヤーと、前記半導体ペレ
ット，ワイヤーおよび被接続パッドを含む領域を被覆・
封止する封止樹脂層とを具備した全厚 1mm以下の体半導
体装置であって、前記フレーム板上面と半導体ペレット
上面との差および／もしくは外部接続用端子を備えたフ
レーム板下面と半導体ペレットを搭載・実装したフレー
ム板下面との差が 0.2mm以下に設定されていることを特
徴とする半導体装置である。
【０００８】請求項２の発明は、一主面に少なくとも１
個の半導体ペレットを搭載・実装する領域を備え、かつ
他主面に導出された平面型の外部接続用端子を有する絶
縁性フレーム板と、前記一主面に搭載・実装された半導
体ペレットと、前記半導体ペレットの電極を一主面上の
対応する被接続パッドに電気的に接続するワイヤーと、
前記半導体ペレット，ワイヤーおよび被接続パッドを含
む領域を被覆・封止する封止樹脂層とを具備した全厚 1
mm以下の半導体装置であって、前記フレーム板上面から
半導体ペレット上面までの高さの差が 0.2mm以下と設定
されていることを特徴とする半導体装置である。
【０００９】請求項３の発明は、外部接続用端子および
少なくとも１個の半導体ペレットを搭載・実装する領域
を備えたフレーム板に半導体ペレットを搭載・配置する
工程と、前記半導体ペレットの電極を対応させて外部接
続用端子側にワイヤボンディングする工程と、前記ワイ
ヤボンディング後のフレーム板をトランスファーモール
ド用金型に装着・配置し、封止用樹脂を圧入してトラン
スファーモールドする工程を具備する全厚 1mm以下の半
導体装置の製造方法であって、前記フレーム板に、フレ
ーム板上面と半導体ペレット上面との差および／もしく
は外部接続用端子を備えたフレーム板下面と半導体ペレ
ットを搭載・実装するフレーム板下面との差が 0.2mm以
下になるように半導体ペレットを搭載・実装しておくこ
とを特徴とする全厚 1mm以下の半導体装置の製造方法で
ある。
【００１０】請求項４の発明は、一主面に少なくとも１
個の半導体ペレットを搭載・実装する領域を備え、かつ
他主面に導出された平面型の外部接続用端子を有する絶
縁性フレーム板に半導体ペレットを搭載・配置する工程
と、前記半導体ペレットの電極を対応させて外部接続用
端子側にワイヤボンディングする工程と、前記ワイヤボ
ンディング後のフレーム板をトランスファーモールド用
金型に装着・配置し、封止用樹脂を圧入してトランスフ
ァーモールドする工程を具備する全厚 1mm以下の半導体
装置の製造方法であって、前記フレーム板に、フレーム
板上面と半導体ペレット上面との差が 0.2mm以下になる
ように半導体ペレットを搭載・実装しておくことを特徴
とする全厚 1mm以下の半導体装置の製造方法である。
【００１１】本発明において、半導体ペレットを搭載・
実装するフレーム板は、たとえば TAB(Tape Automated
Bouding)型のフレーム、一般的なリードフレーム、もし
くは一主面に複数個の半導体ペレットを搭載・実装で
き、他主面に接続用端子を平面的に導出した構成の薄い
絶縁基板などが挙げられる。このフレーム板において、
半導体ペレットの搭載・実装領域を金属製とした場合
は、放熱性などの点で好ましい。勿論外部接続用端子と
の間の電気的な絶縁性を考慮する必要はある。
【００１２】また、封止樹脂層は、薄型化の点で、半導
体ペレットを搭載・実装した片面のみを被覆・封止した
構成とすることが望ましいけれど、フレーム板の構成に
よっては両面を被覆・封止する構成としてもよい。しか
し、いずの場合も、ボンディンクワイヤーを十分にモー
ルドし、かつ半導体装置に反りなどが発生・残存しない
ような封止樹脂層とする必要がある。
【００１３】本発明に係る半導体装置の製造方法におい
ては、所要のフレーム板に半導体ペレットの搭載・実
装，ワイヤーボンディングして組み立てたモジュール
を、トランスファモールド用金型に配置するに当たっ
て、フレーム板上面と半導体ペレット上面との差および
／もしくは外部接続用端子を備えたフレーム板下面と半
導体ペレットを搭載・実装するフレーム板下面との差が
0.2mm以下になるように半導体ペレットを搭載・実装し
ておく必要がある。つまり、フレーム板の被樹脂封止領
域主面と半導体ペレット上面との差などを、 0.2mm以下
に予め設定しておくことにより、たとえば溶融化された
エポキシ樹脂系組成物をトランスファモールドしたと
き、圧入された封止用樹脂の流動性のバランスがよく採
れ（流動し易い空隙部の大きさが低減されるため）、こ
れによって、全体的に膜厚のバランスが採れた封止樹脂
層を備えた半導体装置が容易に製造できる。
【００１４】
【発明の実施の形態】以下図１および図２を参照して本
発明の実施例を説明する。
【００１５】図１は、本発明に係る半導体装置の概略構
成例を示したものである。図１において、9aは厚さ 0.1
〜0.15mm程度の絶縁性樹脂板からなるフレーム板本体、
9bは前記フレーム板9aの周縁部に、厚さ0.02〜0.05mm程
度のポリイミド樹脂系接着剤層10介して接着一体化され
たリードで、これらによってフレーム板９を形成してい
る。また、11は前記フレーム板本体9a面に厚さ0.02〜0.
05mm程度のポリイミド樹脂系接着剤層12介して接着・固
定化された厚さ 0.2〜 0.3mm，平面積40mm2 以上の半導
体ペレット（ICペレット）、13は前記半導体ペレット11
の電極を対応するリード9bに電気的に接続するAuやAlな
どを素材としたボンディングワイヤー、14，14′は前記
フレーム板本体9a，半導体ペレット11およびボンディン
グワイヤー13を含むリード9bの一部を被覆・封止するエ
ポキシ樹脂などから成る封止樹脂層である。なお、上記
構成において、ボンディングワイヤー13の高さは、半導
体ペレット11面から高々 0.1 0.2mm程度に設定されてお
り、全体の厚さ 0.5〜 1.0mmの薄型、かつ反りのない平
坦性良好な半導体装置である。
【００１６】次に、前記半導体装置の製造方法について
説明する。
【００１７】先ず、フレーム板９を用意し、フレーム板
本体9a面にポリイミド樹脂系接着剤層12介して、厚さ
0.2〜 0.3mm，平面積40mm2 以上の半導体ペレット（IC
ペレット）11を接着・固定化した。その後、前記半導体
ペレット11の電極を対応するリード9bに、ボンディング
ワイヤー13で電気的に接続して半導体装置本体部を組み
立てた。ここで、組み立てられた半導体装置本体部は、
リード9bの上面と半導体ペレット11上面との差 (A)、お
よびリード9bの下面とフレーム板本体9a下面との差 (B)
…図１参照…をそれぞれ 0.2mm以下に設定する。
【００１８】前記構成の半導体装置本体部を、予め用意
しておいたトランスファーモールド用金型に装着・配置
し、通常半導体装置の封止用に使用されている封止用樹
脂により、トランスファーモールドを行って、前記図１
に図示したような構成の半導体装置を製造した。なお、
このトランスファーモールド工程では、封止用樹脂は18
0℃程度に加熱溶融され、また10 MPa程度の加圧で圧入
した。
【００１９】上記構成の半導体装置は、封止樹脂層14，
14′の厚さが中央部および周縁部での差が、高々 0.2mm
程度と小さく、周縁部の脆弱性も大幅に低減・改善され
ているため、たとえば自動実装器による配線基板面への
搭載・実装でも、半導体装置の破損発生など全面的に解
消される。また、前記封止樹脂層も緻密で、良好な電気
的保護機能を呈しており、信頼性の高い半導体装置とし
て機能することも確認された。なお、この構成において
は、両面を封止樹脂層14，14′で被覆・封止したが、封
止樹脂層14′の被覆・封止を省略してもよい。
【００２０】図２は、本発明に係る半導体装置の他の概
略構成例を示したものである。図２において、15は半導
体ペレット11の搭載・実装領域を選択的に 0.2〜 0.3mm
の深さ（この部分の厚は 0.1〜 0.2mmとなる）に凹設
し、周縁部を 0.3〜 0.5mm厚に設定した配線板型のフレ
ームである。ここで、配線板型のフレーム15は、たとえ
ば合成樹脂もしくはセラミックを素材として形成された
もので、一主面に半導体ペレット11を搭載・実装する領
域 15aが凹設され、他主面に外部接続用端子 15bを平面
的に導出した構成を成している。
【００２１】つまり、図１の場合に対比して、半導体ペ
レット11の搭載・実装する領域9aおよび外部接続用のリ
ード9bが一体化されている。また、11は前記フレーム板
15面に厚さ0.02〜0.05mm程度のポリイミド樹脂系接着剤
層12介して接着・固定化された厚さ 0.2〜 0.3mm，平面
積40mm2 以上の半導体ペレット（ICペレット）、13は前
記半導体ペレット11の電極を対応する被接続パッドを含
む配線パターン 15cに電気的に接続するAuやAlなどを素
材としたボンディングワイヤー、14は前記フレーム板
８，半導体ペレット11およびボンディングワイヤー13を
含む配線パターン15cの一部を被覆・封止するエポキシ
樹脂などから成る封止樹脂層である。なお、上記構成に
おいて、ボンディングワイヤー13の高さは、半導体ペレ
ット11面から高々 0.1〜 0.2mm程度に設定されており、
厚さ 0.5〜 1.0mmの薄型、かつ反りのない平坦性良好な
半導体装置である。
【００２２】次に、前記半導体装置の製造方法について
説明する。
【００２３】先ず、前記フレーム板15の所定領域 15a面
に、ポリイミド樹脂系接着剤層12介して、厚さ 0.2〜
0.3mm，平面積40mm2 以上の半導体ペレット（ICペレッ
ト）11を接着・固定化した。その後、前記半導体ペレッ
ト11の電極を対応する配線パターン 15cの被接続パッド
に、ボンディングワイヤー13で電気的に接続して半導体
装置本体部を組み立てた。ここで、組み立てられた半導
体装置本体部は、フレーム板15の上面（厳密には配線パ
ターン 15c上面）と半導体ペレット11上面との差(A)…
図２参照…をそれぞれ 0.2mm以下に設定する。
【００２４】前記構成の半導体装置本体部を、予め用意
しておいたトランスファーモールド用金型に装着・配置
し、通常半導体装置の封止用に使用されている封止用樹
脂により、トランスファーモールドを行って、前記図２
に図示したような構成の半導体装置を製造した。なお、
このトランスファーモールド工程では、封止用樹脂は18
0℃程度に加熱溶融され、また10 MPa程度の加圧で圧入
した。
【００２５】上記構成の半導体装置は、封止樹脂層14の
厚さが中央部および周縁部での差が、高々 0.2mm程度と
小さく、周縁部の脆弱性も大幅に低減・改善されている
ため、たとえば自動実装器による配線基板面への搭載・
実装でも、半導体装置の破損発生など全面的に解消され
る。また、前記封止樹脂層も緻密で、良好な電気的保護
機能を呈しており、信頼性の高い半導体装置として機能
することも確認された。 なお、本発明は上記例示の構
成に限定されるものでなく、本発明の趣旨を逸脱しない
範囲でいろいろの変形を採ることができる。たとえば、
半導体ペレットの大きさや厚さは、40mm2 以上の大き
さ，厚さ 1mm以下の範囲で任意に選択でき、また、フレ
ーム板の構造，素材、あるいは封止樹脂層の素材など
も、前記例示に限定されない
【００２６】
【発明の効果】上記説明から分かるように、請求項１お
よび請求項２の発明によれば、平面的に大形で集積度が
高く、かつ薄型化を図るため、樹脂封止した構成を採り
ながら、全体的に緻密（空隙部のない）で、かつ厚さの
差を低減した封止樹脂層を形設することにより、封止樹
脂層の脆弱性化を回避もしくは解消された半導体装置が
提供される。したがって、外部的な力，作用にによる封
止樹脂層の破損ないし損傷の恐れもなくなって、歩留ま
りの向上および背信頼性の向上が図られるだけでなく、
自動実装機による実装などにも対応でき、半導体実装回
路装置の生産性などに大きく寄与する。
【００２７】また、請求項３および請求項４の発明によ
れば、上記請求項１および請求項２の作用効果を呈する
半導体装置を歩留まりよく、量産的に提供できる。
【００２８】そして、本発明に係る半導体装置の場合
は、生産・製造工程の面から見ても、半導体ペレットの
搭載・実装領域を凹設面化して全体てしの薄型確保を図
る構成を採っているため、フレーム板厚を比較的厚くで
き、変形などが防止されるとともに、搬送ベルトなどに
よる搬送トラブルも回避できる。さらに、前記半導体ペ
レットを搭載・実装する領域の凹設面化は、半導体ペレ
ット自体の厚さを比較的厚くしても薄型化を確保できる
ことになり、半導体ペレット化前のウェハーの裏面研磨
工程において、研磨時間の短縮化などプロセスマージン
が広がり、プロセス管理も容易になる。つまり、半導体
ペレット化工程，半導体装置の組み立て工程などにおい
て、プロセスマージンが広がり、量産性の向上なども図
ることができるという利点がある。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の要部構成を示す断面
図。
【図２】第２実施例の半導体装置の要部構成を示す断面
図。
【図３】従来の半導体装置の要部構成を示す断面図。
【図４】トランファーモールドにおけるモールド用樹脂
の流れ性例を模式的に示す平面図。
【図５】トランファーモールドにおけるモールド用樹脂
の他の流れ性例を模式的に示す平面図。
【符号の説明】
１，９，15……フレーム板 ２，10，12……接着剤層 ３，11……半導体ペレット ４， 15c……配線パターン ５，13……ボンディングワイヤー ６， 15b……平面型の外部接続用端子 ７，14，14′……封止樹脂層 ８……トランスファーモールド用金型 9a……フレーム板本体 9b……フレーム板リード 15a……半導体ペレット搭載・実装用凹設
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 昌利 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内 (72)発明者 岩崎 博 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 一主面に少なくとも１個の半導体ペレッ
    トを搭載・実装する領域を備え、かつ外部接続用端子を
    有するフレーム板と、 前記一主面に搭載・実装された半導体ペレットと、 前記半導体ペレットの電極を一主面上の対応する被接続
    パッドに電気的に接続するワイヤーと、 前記半導体ペレット，ワイヤーおよび被接続パッドを含
    む領域を被覆・封止する封止樹脂層とを具備した全厚 1
    mm以下の体半導体装置であって、 前記フレーム板上面と半導体ペレット上面との差および
    ／もしくは外部接続用端子を備えたフレーム板下面と半
    導体ペレットを搭載・実装したフレーム板下面との差が
    0.2mm以下に設定されていることを特徴とする半導体装
    置。
  2. 【請求項２】 一主面に少なくとも１個の半導体ペレッ
    トを搭載・実装する領域を備え、かつ他主面に導出され
    た平面型の外部接続用端子を有する絶縁性フレーム板
    と、 前記一主面に搭載・実装された半導体ペレットと、 前記半導体ペレットの電極を一主面上の対応する被接続
    パッドに電気的に接続するワイヤーと、 前記半導体ペレット，ワイヤーおよび被接続パッドを含
    む領域を被覆・封止する封止樹脂層とを具備した全厚 1
    mm以下の半導体装置であって、 前記フレーム板上面から半導体ペレット上面までの高さ
    の差が 0.2mm以下と設定されていることを特徴とする半
    導体装置。
  3. 【請求項３】 外部接続用端子および少なくとも１個の
    半導体ペレットを搭載・実装する領域を備えたフレーム
    板に半導体ペレットを搭載・配置する工程と、 前記半
    導体ペレットの電極を対応させて外部接続用端子側にワ
    イヤボンディングする工程と、 前記ワイヤボンディング後のフレーム板をトランスファ
    ーモールド用金型に装着・配置し、封止用樹脂を圧入し
    てトランスファーモールドする工程を具備する全厚 1mm
    以下の半導体装置の製造方法であって、 前記フレーム板に、フレーム板上面と半導体ペレット上
    面との差および／もしくは外部接続用端子を備えたフレ
    ーム板下面と半導体ペレットを搭載・実装するフレーム
    板下面との差が 0.2mm以下になるように半導体ペレット
    を搭載・実装しておくことを特徴とする全厚 1mm以下の
    半導体装置の製造方法。
  4. 【請求項４】 一主面に少なくとも１個の半導体ペレッ
    トを搭載・実装する領域を備え、かつ他主面に導出され
    た平面型の外部接続用端子を有する絶縁性フレーム板に
    半導体ペレットを搭載・配置する工程と、 前記半導体ペレットの電極を対応させて外部接続用端子
    側にワイヤボンディングする工程と、 前記ワイヤボンディング後のフレーム板をトランスファ
    ーモールド用金型に装着・配置し、封止用樹脂を圧入し
    てトランスファーモールドする工程を具備する全厚 1mm
    以下の半導体装置の製造方法であって、 前記フレーム板に、フレーム板上面と半導体ペレット上
    面との差が 0.2mm以下になるように半導体ペレットを搭
    載・実装しておくことを特徴とする全厚 1mm以下の半導
    体装置の製造方法。
JP7217277A 1995-08-25 1995-08-25 半導体装置および半導体装置の製造方法 Pending JPH0964240A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7217277A JPH0964240A (ja) 1995-08-25 1995-08-25 半導体装置および半導体装置の製造方法
US08/701,425 US6166431A (en) 1995-08-25 1996-08-22 Semiconductor device with a thickness of 1 MM or less
US09/707,850 US6333212B1 (en) 1995-08-25 2000-11-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7217277A JPH0964240A (ja) 1995-08-25 1995-08-25 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0964240A true JPH0964240A (ja) 1997-03-07

Family

ID=16701623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7217277A Pending JPH0964240A (ja) 1995-08-25 1995-08-25 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6166431A (ja)
JP (1) JPH0964240A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214607A (ja) * 1998-01-22 1999-08-06 Oki Electric Ind Co Ltd 半導体装置
JPWO2004032223A1 (ja) * 2002-09-30 2006-02-02 株式会社ルネサステクノロジ 半導体装置
DE102018201028B3 (de) * 2018-01-23 2019-06-06 Conti Temic Microelectronic Gmbh Leiterplatte und Verfahren zur Herstellung einer Leiterplatte

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR599194A (fr) * 1925-06-08 1926-01-06 Détecteur à pression réglable pour t. s. f.
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
FR2439438A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
JPS5710251A (en) * 1980-06-20 1982-01-19 Toshiba Corp Semiconductor device
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS5892597A (ja) 1981-11-28 1983-06-01 大日本印刷株式会社 Ｉｃカ−ドの製造方法
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
JPH0770930B2 (ja) * 1985-06-28 1995-07-31 株式会社東芝 並列帰環形増幅回路
DE3546780C2 (de) * 1985-09-02 1996-04-25 Amphenol Corp Kontaktiereinrichtung für eine Chipkarte
JPS62111187U (ja) * 1985-12-27 1987-07-15
US4882702A (en) * 1986-03-31 1989-11-21 Allen-Bradley Company, Inc. Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules
US4837628A (en) * 1986-07-14 1989-06-06 Kabushiki Kaisha Toshiba Electronic still camera for recording still picture on memory card with mode selecting shutter release
US4980856A (en) * 1986-10-20 1990-12-25 Brother Kogyo Kabushiki Kaisha IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end
FR2616995A1 (fr) * 1987-06-22 1988-12-23 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JPS6478397A (en) * 1987-09-18 1989-03-23 Mitsubishi Electric Corp Ic card writing system
FR2624652B1 (fr) * 1987-12-14 1990-08-31 Sgs Thomson Microelectronics Procede de mise en place sur un support, d'un composant electronique, muni de ses contacts
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
US5018017A (en) * 1987-12-25 1991-05-21 Kabushiki Kaisha Toshiba Electronic still camera and image recording method thereof
JPH01209194A (ja) 1988-02-17 1989-08-22 Matsushita Electric Ind Co Ltd 集積回路装置
JPH01210394A (ja) 1988-02-19 1989-08-23 Matsushita Electric Ind Co Ltd 集積回路装置
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
JPH02160592A (ja) * 1988-12-14 1990-06-20 Dainippon Printing Co Ltd Ｉｃカード
JP2596615B2 (ja) 1989-02-08 1997-04-02 沖電気工業株式会社 樹脂封止用回路基板
US5184282A (en) * 1989-02-27 1993-02-02 Mips Co., Ltd. IC card adapter
JPH02111861U (ja) * 1989-02-27 1990-09-06
JPH0733402Y2 (ja) * 1989-03-01 1995-07-31 コネクタ装置
EP0392895B1 (en) * 1989-04-13 1995-12-13 Sundisk Corporation Flash EEprom system
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
JPH02301155A (ja) * 1989-05-16 1990-12-13 Citizen Watch Co Ltd Ｉｃモジュールの固定方法
JPH02307182A (ja) * 1989-05-23 1990-12-20 Hitachi Maxell Ltd Ｉｃカードリーダ・ライタ
JPH032099A (ja) * 1989-05-31 1991-01-08 Toshiba Corp Ｉｃカードの製造方法
JP2745689B2 (ja) * 1989-06-13 1998-04-28 松下電器産業株式会社 Ｉｃカード装置
JPH0764143B2 (ja) * 1989-07-05 1995-07-12 セイコーエプソン株式会社 メモリカードの静電気除電構造
DE69020077T2 (de) * 1989-09-09 1995-11-09 Mitsubishi Electric Corp Integrierte Schaltungskarte.
JPH03114788A (ja) * 1989-09-29 1991-05-15 Citizen Watch Co Ltd Ｉｃカード構造
US4981105A (en) * 1989-10-16 1991-01-01 Research And Development Institute, Inc. At Montana State University Method for increasing performance of ruminant animals
US5457590A (en) * 1989-12-12 1995-10-10 Smartdiskette Gmbh Insertable element for a disk station of EDP equipment with connections to external components
US5155663A (en) * 1990-02-19 1992-10-13 Fuji Photo Film Co., Ltd. Memory cartridge system with adapter
US5153818A (en) * 1990-04-20 1992-10-06 Rohm Co., Ltd. Ic memory card with an anisotropic conductive rubber interconnector
JPH0416396A (ja) * 1990-05-10 1992-01-21 Mitsubishi Electric Corp 半導体装置カード
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
FR2665556A1 (fr) * 1990-08-03 1992-02-07 Alcatel Radiotelephone Dispositif de logement d'une carte a memoire.
GB9020002D0 (en) * 1990-09-13 1990-10-24 Amp Holland Card reader
JPH04148999A (ja) * 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5293236A (en) * 1991-01-11 1994-03-08 Fuji Photo Film Co., Ltd. Electronic still camera including an EEPROM memory card and having a continuous shoot mode
JPH04241444A (ja) 1991-01-16 1992-08-28 Mitsubishi Electric Corp 半導体装置
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
DE4121023C2 (de) * 1991-06-26 1994-06-01 Smartdiskette Gmbh In eine EDV-Einrichtung einsteckbares Element
JPH0517269A (ja) * 1991-07-12 1993-01-26 Inax Corp 釉薬自動調整装置
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US5299089A (en) * 1991-10-28 1994-03-29 E. I. Dupont De Nemours & Co. Connector device having two storage decks and three contact arrays for one hard disk drive package or two memory cards
JP3058209B2 (ja) * 1991-11-14 2000-07-04 セイコーエプソン株式会社 周辺装置カードおよび情報処理装置
FR2684235B1 (fr) * 1991-11-25 1999-12-10 Gemplus Card Int Carte a circuit integre comprenant des moyens de protection du circuit integre.
FR2684236B1 (fr) * 1991-11-27 1998-08-21 Gemplus Card Int Dispositif de connexion de circuit integre.
US5297029A (en) * 1991-12-19 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor memory device
FR2686172B1 (fr) * 1992-01-14 1996-09-06 Gemplus Card Int Carte enfichable pour microordinateur formant lecteur de carte a contacts affleurants.
JPH06334106A (ja) 1992-03-16 1994-12-02 Hitachi Ltd 樹脂封止型半導体装置
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2647312B2 (ja) * 1992-09-11 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性半導体記憶装置
JPH06195524A (ja) * 1992-09-14 1994-07-15 Toshiba Corp メモリカード装置
JPH06105271A (ja) * 1992-09-16 1994-04-15 Asahi Optical Co Ltd Ｉｃメモリカードカメラシステム
US5343319A (en) * 1993-06-14 1994-08-30 Motorola, Inc. Apparatus for adapting an electrical communications port to an optical communications port
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
JP3105092B2 (ja) * 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
AU5552294A (en) * 1992-11-12 1994-06-08 New Media Corporation Reconfigureable interface between a computer and peripheral devices
CH686325A5 (de) 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
US5475441A (en) * 1992-12-10 1995-12-12 Eastman Kodak Company Electronic camera with memory card interface to a computer
JPH06236316A (ja) * 1992-12-18 1994-08-23 Toshiba Corp 情報伝送システム
JPH06318390A (ja) * 1993-03-11 1994-11-15 Toshiba Corp Ｉｃメモリカード
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
JPH06295974A (ja) 1993-04-08 1994-10-21 Hitachi Ltd 半導体装置
US5488433A (en) * 1993-04-21 1996-01-30 Kinya Washino Dual compression format digital video production system
JPH06312593A (ja) * 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JPH0729927A (ja) 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
JPH0758246A (ja) 1993-08-17 1995-03-03 Seiko Epson Corp 半導体装置とその製造方法
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
EP0650193A3 (en) * 1993-10-25 1996-07-31 Toshiba Kk Semiconductor device and method for its production.
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
JP3383398B2 (ja) 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
KR0144818B1 (ko) * 1994-07-25 1998-08-17 김광호 낸드형 플래쉬메모리 아이씨카드
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
US5611057A (en) * 1994-10-06 1997-03-11 Dell Usa, L.P. Computer system modular add-in daughter card for an adapter card which also functions as an independent add-in card
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
JP3114788B2 (ja) 1994-12-20 2000-12-04 三菱レイヨン株式会社 染色ポリエステル繊維布帛の製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
KR0152042B1 (ko) * 1995-04-15 1998-10-15 김광호 낸드형 플래쉬메모리 아이씨카드 기록장치
JPH0936796A (ja) * 1995-07-14 1997-02-07 Sony Corp 無線電話機
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
JPH10302030A (ja) 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置

Also Published As

Publication number Publication date
US6333212B1 (en) 2001-12-25
US6166431A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
US6326700B1 (en) Low profile semiconductor package and process for making the same
JP4322844B2 (ja) 半導体装置および積層型半導体装置
US6261865B1 (en) Multi chip semiconductor package and method of construction
US11894358B2 (en) Semiconductor device and manufacturing method thereof
CN101171683B (zh) 多芯片模块及制造方法
JP2009295959A (ja) 半導体装置及びその製造方法
JP4075204B2 (ja) 積層型半導体装置
KR20030018642A (ko) 스택 칩 모듈
JP2000243887A (ja) 半導体装置とその製造方法
JPH10256470A (ja) 半導体装置
US8143707B2 (en) Semiconductor device
JP2839941B2 (ja) 半導体装置
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JPH0964240A (ja) 半導体装置および半導体装置の製造方法
JP2000243880A (ja) 半導体装置とその製造方法
JPH11186449A (ja) 半導体装置およびその製造方法
JPS6370532A (ja) 半導体装置
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
JPS63190363A (ja) パワ−パツケ−ジ
JP3045940B2 (ja) 半導体装置およびその製造方法
JP2000150725A (ja) 半導体装置およびその製造方法
JP3545171B2 (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP3182374B2 (ja) 半導体装置
EP1205973A1 (en) Low-profile semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011023