JP2000150725A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000150725A JP2000150725A JP10314629A JP31462998A JP2000150725A JP 2000150725 A JP2000150725 A JP 2000150725A JP 10314629 A JP10314629 A JP 10314629A JP 31462998 A JP31462998 A JP 31462998A JP 2000150725 A JP2000150725 A JP 2000150725A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- semiconductor device
- die pad
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 49
- 229920005989 resin Polymers 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000465 moulding Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】小型化、薄型化され、放熱性に優れ、製造工程
を簡略化することができる半導体装置および半導体装置
の製造方法を提供する。 【解決手段】半導体素子11と、半導体素子11を保持
するダイパッド部材5と、半導体素子11から離間し、
ダイパッド部材5と同一平面上に複数配設されたリード
部材3と、半導体素子11と各リード部材3とを電気的
に接続する金属細線6と、金属細線6を含む、半導体素
子11、ダイパッド部材5およびリード部材3を表面側
から封止固定する封止樹脂Rからなるパッケージ本体2
とを有し、ダイパッド部材5およびリード部材3の裏面
は、パッケージ本体2から露出している。
を簡略化することができる半導体装置および半導体装置
の製造方法を提供する。 【解決手段】半導体素子11と、半導体素子11を保持
するダイパッド部材5と、半導体素子11から離間し、
ダイパッド部材5と同一平面上に複数配設されたリード
部材3と、半導体素子11と各リード部材3とを電気的
に接続する金属細線6と、金属細線6を含む、半導体素
子11、ダイパッド部材5およびリード部材3を表面側
から封止固定する封止樹脂Rからなるパッケージ本体2
とを有し、ダイパッド部材5およびリード部材3の裏面
は、パッケージ本体2から露出している。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
その製造方法に関する。
【0002】
【従来の技術】近年、半導体装置は、半導体装置を搭載
する電子機器の小型化に伴い、一層の小型化、薄型化、
高密度化が要求されている。図5は、従来の半導体装置
の構成の一例を示す斜視図であり、図6は図5に示す半
導体装置の断面図である。図5および図6において、半
導体装置101は、ダイパッド部材102と、ダイパッ
ド基板102に接合保持された半導体チップ103と、
半導体チップ103と離間して設けられたリード部材1
04と、半導体チップ103とリード部材104の内部
リード部104aとを電気的に接続する金属細線105
と、金属細線105を含む半導体チップ103、ダイパ
ッド部材102、リード部材104の内部リード部10
4aを封止する封止樹脂からなるパッケージ本体部10
8とを有する。
する電子機器の小型化に伴い、一層の小型化、薄型化、
高密度化が要求されている。図5は、従来の半導体装置
の構成の一例を示す斜視図であり、図6は図5に示す半
導体装置の断面図である。図5および図6において、半
導体装置101は、ダイパッド部材102と、ダイパッ
ド基板102に接合保持された半導体チップ103と、
半導体チップ103と離間して設けられたリード部材1
04と、半導体チップ103とリード部材104の内部
リード部104aとを電気的に接続する金属細線105
と、金属細線105を含む半導体チップ103、ダイパ
ッド部材102、リード部材104の内部リード部10
4aを封止する封止樹脂からなるパッケージ本体部10
8とを有する。
【0003】上記構成の半導体装置101は、まず、ダ
イパッド部材102へ半導体チップ103を、たとえ
ば、はんだ、導電性接着剤等を用いてダイボンディング
する。次いで、金属細線ボンディング装置を用いて、半
導体チップ103とリード部104の内部リード部10
4aとを、たとえば、金線等からなる金属細線ワイヤ1
05で接続する。次いで、モールド金型および射出成形
プレス装置を用いて、半導体チップ101の周囲を封止
樹脂によって封止し、パッケージ本体108を形成す
る。次いで、パッケージ本体108の側面から突き出し
たリード部材104の外部リード104bを切断用成形
金型を用いて所定の長さに切断し、切断したリード部材
104を、たとえば、図6に示すように、曲げ加工す
る。
イパッド部材102へ半導体チップ103を、たとえ
ば、はんだ、導電性接着剤等を用いてダイボンディング
する。次いで、金属細線ボンディング装置を用いて、半
導体チップ103とリード部104の内部リード部10
4aとを、たとえば、金線等からなる金属細線ワイヤ1
05で接続する。次いで、モールド金型および射出成形
プレス装置を用いて、半導体チップ101の周囲を封止
樹脂によって封止し、パッケージ本体108を形成す
る。次いで、パッケージ本体108の側面から突き出し
たリード部材104の外部リード104bを切断用成形
金型を用いて所定の長さに切断し、切断したリード部材
104を、たとえば、図6に示すように、曲げ加工す
る。
【0004】
【発明が解決しようとする課題】上述したように、上記
構成の半導体装置101では、パッケージ本体108か
らリード部材104の外部リード104bから突出して
おり、このため、半導体装置101の幅が広くなり、半
導体装置101を基板へ実装する際に、実装面積が広く
なるという不利益が存在する。また、リード部材104
の外部リード104bの曲げ加工が必要であるため、半
導体装置101の製造工程が増加するという不利益も存
在し、加えて、曲げ加工された外部リード部104bが
変形しやすく、半導体装置101を基板等に実装する際
に問題が発生しやすいという不利益も存在した。さら
に、パッケージ本体108を形成する工程では、封止樹
脂がパッケージ本体108からリード部材104間には
み出し、このはみ出した封止樹脂を除去する工程が必要
となり、製造工程がさらに増加するという不利益も存在
した。また、上記構成の半導体装置101では、半導体
チップ101がパッケージ本体108内に内蔵されてお
り、半導体チップ101熱によるクラックが発生するこ
とがある等の不利益が存在した。
構成の半導体装置101では、パッケージ本体108か
らリード部材104の外部リード104bから突出して
おり、このため、半導体装置101の幅が広くなり、半
導体装置101を基板へ実装する際に、実装面積が広く
なるという不利益が存在する。また、リード部材104
の外部リード104bの曲げ加工が必要であるため、半
導体装置101の製造工程が増加するという不利益も存
在し、加えて、曲げ加工された外部リード部104bが
変形しやすく、半導体装置101を基板等に実装する際
に問題が発生しやすいという不利益も存在した。さら
に、パッケージ本体108を形成する工程では、封止樹
脂がパッケージ本体108からリード部材104間には
み出し、このはみ出した封止樹脂を除去する工程が必要
となり、製造工程がさらに増加するという不利益も存在
した。また、上記構成の半導体装置101では、半導体
チップ101がパッケージ本体108内に内蔵されてお
り、半導体チップ101熱によるクラックが発生するこ
とがある等の不利益が存在した。
【0005】本発明は、上述の問題に鑑みて成されたも
のであって、小型化、薄型化され、放熱性に優れた半導
体装置を提供する。また、本発明は、外部リード部を成
形する必要がなく、外部リード間にはみ出した封止樹脂
の除去工程を必要とせず、製造工程を簡略化することが
できる半導体装置の製造方法を提供することを目的とす
る。
のであって、小型化、薄型化され、放熱性に優れた半導
体装置を提供する。また、本発明は、外部リード部を成
形する必要がなく、外部リード間にはみ出した封止樹脂
の除去工程を必要とせず、製造工程を簡略化することが
できる半導体装置の製造方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明は、半導体素子
と、前記半導体素子を保持する保持部材と、前記半導体
素子から離間し、前記保持部材と同一平面上に複数配設
された端子部材と、前記半導体素子と前記各端子部材と
を電気的に接続する金属細線と、前記金属細線を含む、
半導体素子、保持部材および端子部材を表面側から封止
固定する封止樹脂からなるパッケージ本体とを有し、前
記保持部材および端子部材の裏面は、前記パッケージ本
体から露出している。
と、前記半導体素子を保持する保持部材と、前記半導体
素子から離間し、前記保持部材と同一平面上に複数配設
された端子部材と、前記半導体素子と前記各端子部材と
を電気的に接続する金属細線と、前記金属細線を含む、
半導体素子、保持部材および端子部材を表面側から封止
固定する封止樹脂からなるパッケージ本体とを有し、前
記保持部材および端子部材の裏面は、前記パッケージ本
体から露出している。
【0007】前記各端子部材は、前記パッケージ本体の
側面から所定量突出しており、当該突出した端子部材間
には前記封止樹脂が介在している。
側面から所定量突出しており、当該突出した端子部材間
には前記封止樹脂が介在している。
【0008】前記保持部材は、金属材料から形成されて
いる。
いる。
【0009】本発明では、端子部材の裏面がパッケージ
本体から露出しており、端子部材の裏面によって基板等
の外部機器と電気的接続が可能となる。したがって、パ
ッケージ本体の側面からの端子部材の突出量は最小限で
済み、この結果、半導体装置の幅を縮小化することがで
きる。また、パッケージ本体から端子部材および保持部
材の裏面が露出している構成であるため、半導体装置の
裏面側から封止する封止樹脂が必要なくなり、半導体装
置の厚さを薄くすることができる。さらに、本発明で
は、半導体素子を保持する保持部材の裏面がパッケージ
本体から露出しているため、半導体素子に発生した熱を
効率良く外部に放出することができる。また、パッケー
ジ本体の側面から突出した各端子部材の間には、封止樹
脂が介在しており、各端子部材の先端は封止樹脂によっ
て固定される。このため、各端子部材が変形しにくくな
り、半導体装置の信頼性が高まる。
本体から露出しており、端子部材の裏面によって基板等
の外部機器と電気的接続が可能となる。したがって、パ
ッケージ本体の側面からの端子部材の突出量は最小限で
済み、この結果、半導体装置の幅を縮小化することがで
きる。また、パッケージ本体から端子部材および保持部
材の裏面が露出している構成であるため、半導体装置の
裏面側から封止する封止樹脂が必要なくなり、半導体装
置の厚さを薄くすることができる。さらに、本発明で
は、半導体素子を保持する保持部材の裏面がパッケージ
本体から露出しているため、半導体素子に発生した熱を
効率良く外部に放出することができる。また、パッケー
ジ本体の側面から突出した各端子部材の間には、封止樹
脂が介在しており、各端子部材の先端は封止樹脂によっ
て固定される。このため、各端子部材が変形しにくくな
り、半導体装置の信頼性が高まる。
【0010】また、本発明の半導体装置の製造方法は、
半導体素子を保持するダイパッド部と、前記ダイパッド
部と離間して設けられた複数のリード部とが形成された
リードフレームの前記ダイパッド部上に半導体素子を接
合する工程と、前記半導体素子と前記各リード部と金属
細線により電気的に接続する工程と、前記金属細線を含
む半導体素子、前記ダイパッド部、および、前記リード
部の一部を表面側から覆う凹部を有する第1の成形型
と、前記ダイパッド部およびリード部の裏面と直接接触
する接触面を有する第2の成形型との間に前記リードフ
レームを介在させ、前記第1および第2の成形型の間に
封止樹脂を充填して所定形状のパッケージ本体を形成
し、かつ、前記各リード間に封止樹脂を介在させる工程
と、前記リードフレームの前記パッケージ本体の側面か
ら突出した領域を、当該パッケージ本体の側面から所定
量残して前記各リード部間に介在する封止樹脂とともに
切断する工程とを有する。
半導体素子を保持するダイパッド部と、前記ダイパッド
部と離間して設けられた複数のリード部とが形成された
リードフレームの前記ダイパッド部上に半導体素子を接
合する工程と、前記半導体素子と前記各リード部と金属
細線により電気的に接続する工程と、前記金属細線を含
む半導体素子、前記ダイパッド部、および、前記リード
部の一部を表面側から覆う凹部を有する第1の成形型
と、前記ダイパッド部およびリード部の裏面と直接接触
する接触面を有する第2の成形型との間に前記リードフ
レームを介在させ、前記第1および第2の成形型の間に
封止樹脂を充填して所定形状のパッケージ本体を形成
し、かつ、前記各リード間に封止樹脂を介在させる工程
と、前記リードフレームの前記パッケージ本体の側面か
ら突出した領域を、当該パッケージ本体の側面から所定
量残して前記各リード部間に介在する封止樹脂とともに
切断する工程とを有する。
【0011】本発明の半導体装置の製造方法では、各リ
ード部間に介在する封止樹脂とともに、各リード部を切
断するため、リード部間にはみ出した封止樹脂を除去す
る工程が不要となる。加えて、リード部間にはみ出す封
止樹脂によって各リード部を固定し、突出したリード部
の変形を積極的に防止することができる。また、本発明
の半導体装置の製造方法では、第2の成形型の接触面を
リード部およびダイパッド部に直接接触させて封止樹脂
を充填するので、リード部およびダイパッド部が半導体
装置のパッケージ本体から露出し、リード部の裏面によ
って基板等の外部機器と電気的接続が可能となり、リー
ド部の曲げ加工が必要なくなり、製造工程が簡略化され
る。
ード部間に介在する封止樹脂とともに、各リード部を切
断するため、リード部間にはみ出した封止樹脂を除去す
る工程が不要となる。加えて、リード部間にはみ出す封
止樹脂によって各リード部を固定し、突出したリード部
の変形を積極的に防止することができる。また、本発明
の半導体装置の製造方法では、第2の成形型の接触面を
リード部およびダイパッド部に直接接触させて封止樹脂
を充填するので、リード部およびダイパッド部が半導体
装置のパッケージ本体から露出し、リード部の裏面によ
って基板等の外部機器と電気的接続が可能となり、リー
ド部の曲げ加工が必要なくなり、製造工程が簡略化され
る。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図1〜図3は、本発明の半
導体装置の一実施形態の構造を示す図であって、図1は
半導体装置を上方から見た斜視図であり、図2は断面図
であり、図3は半導体装置を下方から見た斜視図であ
る。図1〜図3に示すように、半導体装置1は、半導体
チップ11と、半導体チップ11を保持するダイパット
部材5と、半導体チップ11から離間し、ダイパット部
材5と同一平面上に複数配設されたリード部材3と、半
導体チップ11と各リード部材3とを電気的に接続する
金属細線6と、半導体チップ11の周囲を封止する封止
樹脂からなるパッケージ本体2とを有している。
て図面を参照して説明する。図1〜図3は、本発明の半
導体装置の一実施形態の構造を示す図であって、図1は
半導体装置を上方から見た斜視図であり、図2は断面図
であり、図3は半導体装置を下方から見た斜視図であ
る。図1〜図3に示すように、半導体装置1は、半導体
チップ11と、半導体チップ11を保持するダイパット
部材5と、半導体チップ11から離間し、ダイパット部
材5と同一平面上に複数配設されたリード部材3と、半
導体チップ11と各リード部材3とを電気的に接続する
金属細線6と、半導体チップ11の周囲を封止する封止
樹脂からなるパッケージ本体2とを有している。
【0013】半導体チップ11は、たとえば、シリコン
基板上に電子回路が集積されており、ダイパット部材5
上に、たとえば、はんだ、熱硬化性樹脂、導電性接着剤
等を用いてダイボンディングされている。ダイパット部
材5は、たとえば、リード部材3と同じ金属材料から形
成され、図3に示すように、リード部材3の2つの配列
間に設けられており、半導体チップ11よりも広い面積
を有する。また、ダイパット部材5の裏面は、半導体装
置1から外部に露出している。
基板上に電子回路が集積されており、ダイパット部材5
上に、たとえば、はんだ、熱硬化性樹脂、導電性接着剤
等を用いてダイボンディングされている。ダイパット部
材5は、たとえば、リード部材3と同じ金属材料から形
成され、図3に示すように、リード部材3の2つの配列
間に設けられており、半導体チップ11よりも広い面積
を有する。また、ダイパット部材5の裏面は、半導体装
置1から外部に露出している。
【0014】リード部材3は、平板上の導電性の、たと
えば、アルミニウム合金等の金属材料から構成され、ダ
イパット部材5と同一平面上に複数設けられ、図3に示
すように、半導体装置1の両側部に所定の間隔で複数配
列されており、リード部材3の裏面は、半導体装置1か
ら外部に露出している。また、リード部材3の先端部
は、図2に示すように、パッケージ本体2の側面2aか
ら突き出している。このリード部材3のパッケージ本体
2の側面2aからの突出量δは、たとえば、0.1〜
0.2mm程度であるさらに、各リード部材3の間に
は、封止樹脂4が介在しているとともに、リード部材3
とダイパット部材5との間にも封止樹脂4が介在してい
る。
えば、アルミニウム合金等の金属材料から構成され、ダ
イパット部材5と同一平面上に複数設けられ、図3に示
すように、半導体装置1の両側部に所定の間隔で複数配
列されており、リード部材3の裏面は、半導体装置1か
ら外部に露出している。また、リード部材3の先端部
は、図2に示すように、パッケージ本体2の側面2aか
ら突き出している。このリード部材3のパッケージ本体
2の側面2aからの突出量δは、たとえば、0.1〜
0.2mm程度であるさらに、各リード部材3の間に
は、封止樹脂4が介在しているとともに、リード部材3
とダイパット部材5との間にも封止樹脂4が介在してい
る。
【0015】金属細線6は、半導体チップ11に形成さ
れた各電極部(ボンディングパッド部)と対応するリー
ド部材3とを電気的に接続しており、たとえば、金線等
の導電性の材料から構成されている。パッケージ本体2
は、封止樹脂から構成されており、金属細線6を含む、
半導体チップ11、ダイパッド部材5およびリード部材
3を表面側から封止固定している。パッケージ本体2を
構成する封止材料としては、たとえば、エポキシ樹脂、
硬化剤、充填材を主成分とするモールド樹脂が使用され
る。
れた各電極部(ボンディングパッド部)と対応するリー
ド部材3とを電気的に接続しており、たとえば、金線等
の導電性の材料から構成されている。パッケージ本体2
は、封止樹脂から構成されており、金属細線6を含む、
半導体チップ11、ダイパッド部材5およびリード部材
3を表面側から封止固定している。パッケージ本体2を
構成する封止材料としては、たとえば、エポキシ樹脂、
硬化剤、充填材を主成分とするモールド樹脂が使用され
る。
【0016】上記構成の半導体装置1によれば、リード
部材3の裏面がパッケージ本体2から露出しており、リ
ード部材3の裏面によって基板等の外部機器と電気的接
続が可能となる。すなわち、上記構成の半導体装置1で
は、従来の半導体装置で外部機器との接続を行う機能を
有する外部リード部と、半導体チップとの電気的接続を
行う機能を有する内部リード部のそれぞれの機能をリー
ド部材3が果たすことになる。したがって、パッケージ
本体2の側面から突出しているリード部材3の突出量δ
は最小限で済み、この結果、半導体装置1の幅を縮小化
することができる。また、パッケージ本体2からリード
部材3およびダイパッド部材3の裏面が露出している構
成であるため、パッケージ本体2は主に半導体装置1の
表面側のみに設けられ、半導体装置1を薄型化すること
ができる。
部材3の裏面がパッケージ本体2から露出しており、リ
ード部材3の裏面によって基板等の外部機器と電気的接
続が可能となる。すなわち、上記構成の半導体装置1で
は、従来の半導体装置で外部機器との接続を行う機能を
有する外部リード部と、半導体チップとの電気的接続を
行う機能を有する内部リード部のそれぞれの機能をリー
ド部材3が果たすことになる。したがって、パッケージ
本体2の側面から突出しているリード部材3の突出量δ
は最小限で済み、この結果、半導体装置1の幅を縮小化
することができる。また、パッケージ本体2からリード
部材3およびダイパッド部材3の裏面が露出している構
成であるため、パッケージ本体2は主に半導体装置1の
表面側のみに設けられ、半導体装置1を薄型化すること
ができる。
【0017】さらに、半導体チップ11を保持するダイ
パット部材5の裏面がパッケージ本体2から露出してい
るため、半導体チップ11で発生した熱を効率良く外部
に放出することができる。すなわち、ダイパット部材5
は金属材料から構成され、熱伝導率が高く、加えて、半
導体チップ11よりも面積が広い。このため、たとえ
ば、シリコン基板に形成された半導体チップ11が半導
体装置1の裏面から露出している場合よりも、半導体チ
ップ11で発生した熱を効率良く外部に放出することが
できる。
パット部材5の裏面がパッケージ本体2から露出してい
るため、半導体チップ11で発生した熱を効率良く外部
に放出することができる。すなわち、ダイパット部材5
は金属材料から構成され、熱伝導率が高く、加えて、半
導体チップ11よりも面積が広い。このため、たとえ
ば、シリコン基板に形成された半導体チップ11が半導
体装置1の裏面から露出している場合よりも、半導体チ
ップ11で発生した熱を効率良く外部に放出することが
できる。
【0018】また、上記構成の半導体装置1では、パッ
ケージ本体2の側面から突出した各リード部材2の間に
は、封止樹脂4が介在しており、各リード部材2は封止
樹脂4によって固定されている。このため、各リード部
材2は、変形しにくく安定した状態を保つことができ、
半導体装置1を基板等の外部機器に実装した際の半導体
装置1の信頼性が高まる。
ケージ本体2の側面から突出した各リード部材2の間に
は、封止樹脂4が介在しており、各リード部材2は封止
樹脂4によって固定されている。このため、各リード部
材2は、変形しにくく安定した状態を保つことができ、
半導体装置1を基板等の外部機器に実装した際の半導体
装置1の信頼性が高まる。
【0019】次に、上記構成の半導体装置1の製造方法
について図4を参照して説明する。まず、図4(a)に
示すように、ダイパッド部材5およびリード部材3が形
成されたリードフレーム12を用意し、このリードフレ
ーム12のダイパッド部材5上にダイシングによって個
々に分離された半導体チップ11をダイボンィングす
る。リードフレーム12は、たとえば、銅系の合金等の
導電性の金属材料からなる薄板材から構成され、プレス
加工によって、ダイパッド部材5およびリード部材3が
形成されており、ダイパッド部材5およびリード部材3
は、後の工程で分離されるまでリードフレーム12に連
結されている。なお、プレス加工に代えて、例えば、化
学的エッチング加工によってもダイパッド部材5及びリ
ード部材3を形成することができる。
について図4を参照して説明する。まず、図4(a)に
示すように、ダイパッド部材5およびリード部材3が形
成されたリードフレーム12を用意し、このリードフレ
ーム12のダイパッド部材5上にダイシングによって個
々に分離された半導体チップ11をダイボンィングす
る。リードフレーム12は、たとえば、銅系の合金等の
導電性の金属材料からなる薄板材から構成され、プレス
加工によって、ダイパッド部材5およびリード部材3が
形成されており、ダイパッド部材5およびリード部材3
は、後の工程で分離されるまでリードフレーム12に連
結されている。なお、プレス加工に代えて、例えば、化
学的エッチング加工によってもダイパッド部材5及びリ
ード部材3を形成することができる。
【0020】次いで、図4(b)に示すように、半導体
チップ11の各ボンディングパッドと対応するリード部
材3とを金属細線6によってワイヤボンディングする。
ワイヤボンディングは、たとえば、金属細線6に金ワイ
ヤを用い、金ワイヤの先端にボールを形成し、このボー
ルを半導体チップ11のボンディングパッドに熱圧着
し、金ワイヤを対応するリード部材3まで引き延ばして
熱圧着し、金ワイヤを切断することにより行う。
チップ11の各ボンディングパッドと対応するリード部
材3とを金属細線6によってワイヤボンディングする。
ワイヤボンディングは、たとえば、金属細線6に金ワイ
ヤを用い、金ワイヤの先端にボールを形成し、このボー
ルを半導体チップ11のボンディングパッドに熱圧着
し、金ワイヤを対応するリード部材3まで引き延ばして
熱圧着し、金ワイヤを切断することにより行う。
【0021】次いで、半導体チップ11のダイパット部
材5へのダイボンディングおよび半導体チップ11の各
ボンディングパッドと対応するリード部材3とのワイヤ
ボンディングがなされたリードフレーム12に対してパ
ッケージ本体2を形成するためのモールド工程を行う。
図4(c)に示すように、上記のパッケージ本体2を形
取るためのキャビティ21aが形成された上側金型21
とダイパッド部材5およびリード部材3の裏面に接触面
22aが形成された下側金型22とからなる金型を用意
する。上側金型21と下側金型22との間に、上記のリ
ードフレーム12を挟み込み、封止樹脂Rをキャビティ
21a内に充填させ、これを固化する。
材5へのダイボンディングおよび半導体チップ11の各
ボンディングパッドと対応するリード部材3とのワイヤ
ボンディングがなされたリードフレーム12に対してパ
ッケージ本体2を形成するためのモールド工程を行う。
図4(c)に示すように、上記のパッケージ本体2を形
取るためのキャビティ21aが形成された上側金型21
とダイパッド部材5およびリード部材3の裏面に接触面
22aが形成された下側金型22とからなる金型を用意
する。上側金型21と下側金型22との間に、上記のリ
ードフレーム12を挟み込み、封止樹脂Rをキャビティ
21a内に充填させ、これを固化する。
【0022】図4(c)に示すように、半導体チップ1
1、リード部材3およびダイパッド部材5の上には封止
樹脂Rが充填され、また、リード部材3とダイパッド部
材5と間にも封止樹脂Rが充填される。さらに、キャビ
ティ21aと接触面22aによって形成される空間から
封止樹脂Rがはみ出し、リード部材3間にも封止樹脂R
が介在した状態となる。封止樹脂Rが、たとえば、重合
して硬化すると、上記したパッケージ本体部2が形成さ
れる。
1、リード部材3およびダイパッド部材5の上には封止
樹脂Rが充填され、また、リード部材3とダイパッド部
材5と間にも封止樹脂Rが充填される。さらに、キャビ
ティ21aと接触面22aによって形成される空間から
封止樹脂Rがはみ出し、リード部材3間にも封止樹脂R
が介在した状態となる。封止樹脂Rが、たとえば、重合
して硬化すると、上記したパッケージ本体部2が形成さ
れる。
【0023】この状態では、封止樹脂Rが間に介在した
各リード部材3を含むリードフレーム12は、パッケー
ジ本体部2の側面2aから大きく突き出した状態にあ
る。このため、リード部材3のパッケージ本体部2の側
面2aからの突出量δが所定の値になるように、リード
フレーム12のパッケージ本体部2の側面から突き出し
た領域を、たとえば、切断用金型を用いて切断する。リ
ードフレーム12を切断する際には、各リード部材3の
間に介在する封止樹脂Rも同時に切断される。リードフ
レーム12の切断により、リード部材3およびダイパッ
ド部材5はリードフレーム12から分離されて、半導体
装置1が完成する。
各リード部材3を含むリードフレーム12は、パッケー
ジ本体部2の側面2aから大きく突き出した状態にあ
る。このため、リード部材3のパッケージ本体部2の側
面2aからの突出量δが所定の値になるように、リード
フレーム12のパッケージ本体部2の側面から突き出し
た領域を、たとえば、切断用金型を用いて切断する。リ
ードフレーム12を切断する際には、各リード部材3の
間に介在する封止樹脂Rも同時に切断される。リードフ
レーム12の切断により、リード部材3およびダイパッ
ド部材5はリードフレーム12から分離されて、半導体
装置1が完成する。
【0024】以上のように、本実施形態に係る半導体装
置の製造方法によれば、パッケージ本体2の側面から突
出した領域を突出量δが所定の値になるように切断する
ため、各リード部材3の間に介在する封止樹脂Rはその
まま残り、各リード部材3の間に介在する封止樹脂Rを
除去する工程が省略される。
置の製造方法によれば、パッケージ本体2の側面から突
出した領域を突出量δが所定の値になるように切断する
ため、各リード部材3の間に介在する封止樹脂Rはその
まま残り、各リード部材3の間に介在する封止樹脂Rを
除去する工程が省略される。
【0025】
【発明の効果】本発明によれば、半導体装置の小型化、
薄型化が可能となり、放熱性に優れ、かつ、リード部の
変形しにくい信頼性の高い半導体装置とすることができ
る。また、本発明によれば、外部リード部を曲げ加工す
る必要がなく、外部リード間にはみ出した封止樹脂の除
去工程を必要とせず、製造工程を簡略化することが可能
となる。
薄型化が可能となり、放熱性に優れ、かつ、リード部の
変形しにくい信頼性の高い半導体装置とすることができ
る。また、本発明によれば、外部リード部を曲げ加工す
る必要がなく、外部リード間にはみ出した封止樹脂の除
去工程を必要とせず、製造工程を簡略化することが可能
となる。
【図1】本発明の半導体装置の一実施形態の構造を示す
図であって、上方から見た斜視図である。
図であって、上方から見た斜視図である。
【図2】本発明の半導体装置の一実施形態の構造を示す
断面図である。
断面図である。
【図3】本発明の半導体装置の一実施形態の構造を示す
図であって、半導体装置を下方から見た斜視図である。
図であって、半導体装置を下方から見た斜視図である。
【図4】本発明の半導体装置の製造工程の一実施形態を
説明するための図である。
説明するための図である。
【図5】従来の半導体装置の構造の一例を示す斜視図で
ある。
ある。
【図6】図5に示す半導体装置の断面図である。
1…半導体装置、2…パッケージ本体、3…リード部、
4…封止樹脂、5…ダイパッド部、6…ワイヤ、11…
半導体チップ、21…上側金型、22…下側金型、R…
封止樹脂。
4…封止樹脂、5…ダイパッド部、6…ワイヤ、11…
半導体チップ、21…上側金型、22…下側金型、R…
封止樹脂。
Claims (4)
- 【請求項1】半導体素子と、 前記半導体素子を保持する保持部材と、 前記半導体素子から離間し、前記保持部材と同一平面上
に複数配設された端子部材と、 前記半導体素子と前記各端子部材とを電気的に接続する
金属細線と、 前記金属細線を含む、半導体素子、保持部材および端子
部材を表面側から封止固定する封止樹脂からなるパッケ
ージ本体とを有し、 前記保持部材および端子部材の裏面は、前記パッケージ
本体から露出している半導体装置。 - 【請求項2】前記各端子部材は、前記パッケージ本体の
側面から所定量突出しており、当該突出した端子部材間
には前記封止樹脂が介在している請求項1に記載の半導
体装置。 - 【請求項3】前記保持部材は、金属材料から形成されて
いる請求項1に記載の半導体装置。 - 【請求項4】半導体素子を保持するダイパッド部と、前
記ダイパッド部と離間して設けられた複数のリード部と
が形成されたリードフレームの前記ダイパッド部上に半
導体素子を接合する工程と、 前記半導体素子と前記各リード部と金属細線により電気
的に接続する工程と、 前記金属細線を含む半導体素子、前記ダイパッド部、お
よび、前記リード部の一部を表面側から覆う凹部を有す
る第1の成形型と、前記ダイパッド部およびリード部の
裏面と直接接触する接触面を有する第2の成形型との間
に前記リードフレームを介在させ、前記第1および第2
の成形型の間に封止樹脂を充填して所定形状のパッケー
ジ本体を形成し、かつ、前記各リード間に封止樹脂を介
在させる工程と、 前記リードフレームの前記パッケージ本体の側面から突
出した領域を、当該パッケージ本体の側面から所定量残
して前記各リード部間に介在する封止樹脂とともに切断
する工程とを有する半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10314629A JP2000150725A (ja) | 1998-11-05 | 1998-11-05 | 半導体装置およびその製造方法 |
EP99121767A EP0999586A3 (en) | 1998-11-05 | 1999-11-03 | Semiconductor device and method of producing same |
KR1019990048481A KR20000035215A (ko) | 1998-11-05 | 1999-11-04 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10314629A JP2000150725A (ja) | 1998-11-05 | 1998-11-05 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000150725A true JP2000150725A (ja) | 2000-05-30 |
Family
ID=18055624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10314629A Pending JP2000150725A (ja) | 1998-11-05 | 1998-11-05 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0999586A3 (ja) |
JP (1) | JP2000150725A (ja) |
KR (1) | KR20000035215A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151625A (ja) * | 2000-08-31 | 2002-05-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2008282904A (ja) * | 2007-05-09 | 2008-11-20 | Denso Corp | モールドパッケージおよびその製造方法 |
CN101814463A (zh) * | 2009-02-20 | 2010-08-25 | 雅马哈株式会社 | 半导体封装结构及其制造方法 |
JP2011049604A (ja) * | 2000-08-31 | 2011-03-10 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2020025049A (ja) * | 2018-08-08 | 2020-02-13 | 新日本無線株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5998546A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体装置 |
JPS6086851A (ja) * | 1983-10-19 | 1985-05-16 | Nec Corp | 樹脂封止型半導体装置 |
JP2535358B2 (ja) * | 1987-09-16 | 1996-09-18 | ローム 株式会社 | 電子部品におけるモ―ルド部の製造方法 |
JPH0263142A (ja) * | 1988-08-29 | 1990-03-02 | Fujitsu Ltd | モールド・パッケージおよびその製造方法 |
US5051813A (en) * | 1989-12-19 | 1991-09-24 | Lsi Logic Corporation | Plastic-packaged semiconductor device having lead support and alignment structure |
JPH0750757B2 (ja) * | 1990-01-31 | 1995-05-31 | 株式会社三井ハイテック | 半導体装置 |
JPH046859A (ja) * | 1990-04-24 | 1992-01-10 | Sony Corp | 樹脂封止型半導体装置 |
JP3713306B2 (ja) * | 1995-06-19 | 2005-11-09 | イビデン株式会社 | 半導体チップの樹脂封止装置 |
-
1998
- 1998-11-05 JP JP10314629A patent/JP2000150725A/ja active Pending
-
1999
- 1999-11-03 EP EP99121767A patent/EP0999586A3/en not_active Withdrawn
- 1999-11-04 KR KR1019990048481A patent/KR20000035215A/ko not_active Application Discontinuation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151625A (ja) * | 2000-08-31 | 2002-05-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2011049604A (ja) * | 2000-08-31 | 2011-03-10 | Elpida Memory Inc | 半導体装置の製造方法 |
JP4669166B2 (ja) * | 2000-08-31 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体装置 |
JP2008282904A (ja) * | 2007-05-09 | 2008-11-20 | Denso Corp | モールドパッケージおよびその製造方法 |
CN101814463A (zh) * | 2009-02-20 | 2010-08-25 | 雅马哈株式会社 | 半导体封装结构及其制造方法 |
JP2010192848A (ja) * | 2009-02-20 | 2010-09-02 | Yamaha Corp | 半導体パッケージ及びその製造方法 |
JP2020025049A (ja) * | 2018-08-08 | 2020-02-13 | 新日本無線株式会社 | 半導体装置 |
JP7156673B2 (ja) | 2018-08-08 | 2022-10-19 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0999586A2 (en) | 2000-05-10 |
KR20000035215A (ko) | 2000-06-26 |
EP0999586A3 (en) | 2002-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703696B2 (en) | Semiconductor package | |
US6861734B2 (en) | Resin-molded semiconductor device | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
CN100541748C (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
KR20020049381A (ko) | 얇고 작은 크기의 전력용 반도체 패키지 | |
JPH10313082A (ja) | 半導体装置とその製造方法 | |
JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3259377B2 (ja) | 半導体装置 | |
JP2001035961A (ja) | 半導体装置及びその製造方法 | |
JP2000150725A (ja) | 半導体装置およびその製造方法 | |
JP2003068958A (ja) | ディスクリート用パッケージ及びその製造方法 | |
JP3153197B2 (ja) | 半導体装置 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
JP3406147B2 (ja) | 半導体装置 | |
JP4651218B2 (ja) | 半導体装置の製造方法 | |
JPH08279575A (ja) | 半導体パッケージ | |
KR19990086280A (ko) | 반도체 패키지 | |
JP3419396B2 (ja) | 樹脂封止形半導体装置 | |
JPH11219969A (ja) | 半導体装置 |