JPH0750757B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0750757B2 JPH0750757B2 JP2020948A JP2094890A JPH0750757B2 JP H0750757 B2 JPH0750757 B2 JP H0750757B2 JP 2020948 A JP2020948 A JP 2020948A JP 2094890 A JP2094890 A JP 2094890A JP H0750757 B2 JPH0750757 B2 JP H0750757B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin package
- lead
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特にリードフレームを用
いた半導体集積回路の樹脂封止構造に関する。
いた半導体集積回路の樹脂封止構造に関する。
半導体装置は、金属条材をプレス加工又はエッチング加
工によって製造されたリードフレームと半導体素子とを
電気的に接続した後に樹脂パッケージによって封止する
構造が典型的な例である。
工によって製造されたリードフレームと半導体素子とを
電気的に接続した後に樹脂パッケージによって封止する
構造が典型的な例である。
第３図は金属条材にリードフレームのパターンを形成し
たときの平面図であり、金属条材50には各工程での位置
決めのための基準ピン孔51が開けられ、一定ピッチでパ
ターンが形成されている。
たときの平面図であり、金属条材50には各工程での位置
決めのための基準ピン孔51が開けられ、一定ピッチでパ
ターンが形成されている。
リードフレームのパターンは、半導体素子20を搭載する
ステージ1,これを支持するサポートバー2,ステージ１の
回りに放射条に配列した複数のインナーリード3,外部に
突き出るアウターリード４及びこれらのインナーリード
３とアウターリード４との間を走り最終的には各リード
を分離独立させるダムバー５を備えたものである。
ステージ1,これを支持するサポートバー2,ステージ１の
回りに放射条に配列した複数のインナーリード3,外部に
突き出るアウターリード４及びこれらのインナーリード
３とアウターリード４との間を走り最終的には各リード
を分離独立させるダムバー５を備えたものである。
半導体素子20と各インナーリード３との間には貴金属を
利用したワイヤがワイヤボンディングによって結線さ
れ、アウターリード４までの電気的な接続が行われる。
そして、半導体素子20を含めて樹脂パッケージによって
樹脂封止され、突き出たアウターリード４を適切な形状
に加工した後、これを外部接続端子としてプリント配線
基板に接続実装して電気的導通回路が構成される。
利用したワイヤがワイヤボンディングによって結線さ
れ、アウターリード４までの電気的な接続が行われる。
そして、半導体素子20を含めて樹脂パッケージによって
樹脂封止され、突き出たアウターリード４を適切な形状
に加工した後、これを外部接続端子としてプリント配線
基板に接続実装して電気的導通回路が構成される。
第４図は樹脂パッケージ６によって樹脂封止した半導体
装置の最終製品の例を示すものである。
装置の最終製品の例を示すものである。
樹脂パッケージ６の種類は、実装方法やその形状等によ
り、DIP（ディアル・イン・ラインパッケージ）,QFP
（クワッド・フラットパッケージ）,SOJ（スモール・ア
ウトラインＪ−ベンド）等の表面実装形に区分されてい
る。そして、アウターリード４の形状としては、同図
（ａ）〜（ｃ）のように下にＪ字状に曲げたもの,L字状
としたもの及び下に真っ直ぐに伸びるもの等がある。
り、DIP（ディアル・イン・ラインパッケージ）,QFP
（クワッド・フラットパッケージ）,SOJ（スモール・ア
ウトラインＪ−ベンド）等の表面実装形に区分されてい
る。そして、アウターリード４の形状としては、同図
（ａ）〜（ｃ）のように下にＪ字状に曲げたもの,L字状
としたもの及び下に真っ直ぐに伸びるもの等がある。
このような各種の形状にアウタリード４を持つ半導体装
置では、いずれもリードフレームの上下を挟むようにし
て樹脂パッケージ６によって封止するので、アウターリ
ード４が下に伸びる長さも大きくする必要がある。この
ため、金属条材50及び樹脂パッケージ６に使用する樹脂
（コンパウンド）の使用量も増大し、コスト上の問題も
無視できない。また、プリント配線基板への取付けに際
しても、アウターリード４が下に長く延びているもので
は、半導体装置の空間占有領域も大きくなり、実装密度
の向上にも限界がある。
置では、いずれもリードフレームの上下を挟むようにし
て樹脂パッケージ６によって封止するので、アウターリ
ード４が下に伸びる長さも大きくする必要がある。この
ため、金属条材50及び樹脂パッケージ６に使用する樹脂
（コンパウンド）の使用量も増大し、コスト上の問題も
無視できない。また、プリント配線基板への取付けに際
しても、アウターリード４が下に長く延びているもので
は、半導体装置の空間占有領域も大きくなり、実装密度
の向上にも限界がある。
そこで、本発明の目的は、金属条材及び樹脂（コンパウ
ンド）の使用量を減少させ、経済的で且つ高密度表面実
装に適した半導体装置を提供することにある。
ンド）の使用量を減少させ、経済的で且つ高密度表面実
装に適した半導体装置を提供することにある。
本発明は、半導体素子を一体に含んでリードフレームを
樹脂パッケージによって封止し、該樹脂パッケージの外
部にアウターリードを突き出し、前記半導体素子を含む
面側のみのリードフレームを前記樹脂パッケージによっ
て封止し、前記アウターリードをリードフレームとほぼ
同じ平面上で直線的に延ばした半導体装置であって、前
記樹脂パッケージに封止された領域以外のリードフレー
ムの全面に、前記領域の縁部にオーバラップするするめ
っき層を施し、前記樹脂パッケージによる封止面と反対
側の面であって前記めっき層の表面に樹脂被膜層を形成
し、更に、前記アウターリードの先端下面に突部を設け
ていることを特徴とする。
樹脂パッケージによって封止し、該樹脂パッケージの外
部にアウターリードを突き出し、前記半導体素子を含む
面側のみのリードフレームを前記樹脂パッケージによっ
て封止し、前記アウターリードをリードフレームとほぼ
同じ平面上で直線的に延ばした半導体装置であって、前
記樹脂パッケージに封止された領域以外のリードフレー
ムの全面に、前記領域の縁部にオーバラップするするめ
っき層を施し、前記樹脂パッケージによる封止面と反対
側の面であって前記めっき層の表面に樹脂被膜層を形成
し、更に、前記アウターリードの先端下面に突部を設け
ていることを特徴とする。
リードフレームは半導体素子を搭載した面側だけが樹脂
パッケージによって封止され、しかもアウターリードは
真っ直ぐに延びているので、樹脂の量が減ると共にアウ
ターリードを曲げる場合よりも長さも短くなる。アウタ
ーリードの先端下面に突部を設けることにより、プリン
ト配線基板の上に載せたときにできる隙間を放熱空間と
して利用でき、樹脂被膜相によってリードフレームとプ
リント基板との間の絶縁も確実に行われる。
パッケージによって封止され、しかもアウターリードは
真っ直ぐに延びているので、樹脂の量が減ると共にアウ
ターリードを曲げる場合よりも長さも短くなる。アウタ
ーリードの先端下面に突部を設けることにより、プリン
ト配線基板の上に載せたときにできる隙間を放熱空間と
して利用でき、樹脂被膜相によってリードフレームとプ
リント基板との間の絶縁も確実に行われる。
第１図は本発明の半導体装置をプリント配線基板Ｐの上
に設置した状態を示す概略縦断面図、第２図は金属条材
50に形成したリードフレームのパターンを示す平面図で
ある。
に設置した状態を示す概略縦断面図、第２図は金属条材
50に形成したリードフレームのパターンを示す平面図で
ある。
リードフレームのパターンは第３図の従来例と全く同様
であり、ステージ1,サポートバー2,インナーリード3,ア
ウターリード４及びダムバー５がそれぞれ形成されたも
のである。そして、ステージ１の上には半導体素子20が
固定され、Au,Al等を利用したワイヤ７によってこの半
導体素子20の各インナーリード３の先端上面に形成した
貴金属のめっき層８との間をワイヤボンディングによっ
て接続している。
であり、ステージ1,サポートバー2,インナーリード3,ア
ウターリード４及びダムバー５がそれぞれ形成されたも
のである。そして、ステージ１の上には半導体素子20が
固定され、Au,Al等を利用したワイヤ７によってこの半
導体素子20の各インナーリード３の先端上面に形成した
貴金属のめっき層８との間をワイヤボンディングによっ
て接続している。
リードフレームＡに対して樹脂パッケージ６は第１図に
示すようにリードフレームＡの下面が露出するように封
止している。すなわち、樹脂パッケージ６は半導体素子
20側のリードフレームＡの上面のみを封止し、ステージ
1,インナーリード３及びアウターリード４の下面は全て
剥き出しになっている。換言すると、金属条材50の肉厚
分だけリードフレームＡが樹脂パッケージ６の中に埋ま
ったように一体化されている。そして、樹脂パッケージ
６による封止領域は第２図の一点鎖線Ｂで囲んだ範囲で
あり、ダムバー５の内側に沿った線が境界となってい
る。更に、アウターリード４は図示のようにインナーリ
ード３と同じレベル上で外部に伸びる直線状である。
示すようにリードフレームＡの下面が露出するように封
止している。すなわち、樹脂パッケージ６は半導体素子
20側のリードフレームＡの上面のみを封止し、ステージ
1,インナーリード３及びアウターリード４の下面は全て
剥き出しになっている。換言すると、金属条材50の肉厚
分だけリードフレームＡが樹脂パッケージ６の中に埋ま
ったように一体化されている。そして、樹脂パッケージ
６による封止領域は第２図の一点鎖線Ｂで囲んだ範囲で
あり、ダムバー５の内側に沿った線が境界となってい
る。更に、アウターリード４は図示のようにインナーリ
ード３と同じレベル上で外部に伸びる直線状である。
プリント配線基板Ｐへの実装には、アウターリード４の
先端部の下面及び端面を受けてこれを支持する半田層９
を利用する。このような半田層９を形成しておくことに
よって、剥き出しになっているリードフレームＡの下面
がプリント配線基板Ｐの表面に接触することなく保持さ
れる。
先端部の下面及び端面を受けてこれを支持する半田層９
を利用する。このような半田層９を形成しておくことに
よって、剥き出しになっているリードフレームＡの下面
がプリント配線基板Ｐの表面に接触することなく保持さ
れる。
また、アウターリード４の先端の下面を下に突き出した
突部4aが形成され、この突部4aの高さ分だけリードフレ
ームＡとプリント配線基板Ｐの表面との間隔を広げるよ
うにしている。そして、リードフレームＡの下面全体，
縁部周面及び上部のダムバー５の部分にかけてNi,Ni合
金又はPd,Pd合金等のめっき層11が形成され、このめっ
き層11の下面にはポリイミド等の樹脂被膜層12が一体化
されている。
突部4aが形成され、この突部4aの高さ分だけリードフレ
ームＡとプリント配線基板Ｐの表面との間隔を広げるよ
うにしている。そして、リードフレームＡの下面全体，
縁部周面及び上部のダムバー５の部分にかけてNi,Ni合
金又はPd,Pd合金等のめっき層11が形成され、このめっ
き層11の下面にはポリイミド等の樹脂被膜層12が一体化
されている。
このようにめっき層11と樹脂被膜層12とによってリード
フレームＡが剥き出しになっている部分をカバーするの
で、一層高い絶縁構造とすることができ、信頼性が更に
向上する。また、アウターリード４の下面に設けた突部
4aによってリードフレームＡの下面とプリント配線基板
Ｐの表面との間隔が開くので、この間隔を放熱空間とし
て利用できる。したがって、プリント配線基板Ｐとの間
の相対的な熱影響の発生がなく、絶縁性だけでなく半導
体素子20の保護も万全なものとなる。
フレームＡが剥き出しになっている部分をカバーするの
で、一層高い絶縁構造とすることができ、信頼性が更に
向上する。また、アウターリード４の下面に設けた突部
4aによってリードフレームＡの下面とプリント配線基板
Ｐの表面との間隔が開くので、この間隔を放熱空間とし
て利用できる。したがって、プリント配線基板Ｐとの間
の相対的な熱影響の発生がなく、絶縁性だけでなく半導
体素子20の保護も万全なものとなる。
以上のように、本発明では、樹脂パッケージはリードフ
レームの上面のみを被覆するので、成形に必要な樹脂
（コンパウンド）の量も減り、更にアウターリードを曲
げないのでその長さも従来に比べて短くできるので、金
属条材及び合金樹脂素材の節約が可能となる。
レームの上面のみを被覆するので、成形に必要な樹脂
（コンパウンド）の量も減り、更にアウターリードを曲
げないのでその長さも従来に比べて短くできるので、金
属条材及び合金樹脂素材の節約が可能となる。
また、樹脂パッケージによって封止されていない部分を
めっき処理したり合成樹脂の被膜でカバーすので、プリ
ント配線基板との絶縁が確実に行われて信頼性が向上
し、且つエレクトロマイグレーションを防止できる。そ
して、アウターリードの先端の下面に突部を設けること
により、半導体装置の下面とプリント配線基板の表面と
の間に適切な大きさの隙間を持たせることができる。こ
のため、この隙間を放熱空間として利用でき、半導体装
置の保護に役立てることができる。
めっき処理したり合成樹脂の被膜でカバーすので、プリ
ント配線基板との絶縁が確実に行われて信頼性が向上
し、且つエレクトロマイグレーションを防止できる。そ
して、アウターリードの先端の下面に突部を設けること
により、半導体装置の下面とプリント配線基板の表面と
の間に適切な大きさの隙間を持たせることができる。こ
のため、この隙間を放熱空間として利用でき、半導体装
置の保護に役立てることができる。
第１図は本発明の一実施例を示す半導体装置をプリント
配線基板の上に設置したときの概略縦断面図、第２図は
リードフレームのパターンを樹脂封止領域と共に示す平
面図、第３図は従来から利用されているリードフレーム
のパターンの典型例を示す平面図、第４図は樹脂パッケ
ージとアウターリードの従来の様々な形状を示す図であ
る。 1:ステージ、2:サポートバー 3:インナーリード 4:アウターリード、4a:突部 5:ダムバー、6:樹脂パッケージ 7:ワイヤ、8:めっき層 9:半田層、11:めっき層 12:樹脂被膜層、20:半導体装置 50:金属条材、51:基準ピン孔 A:リードフレーム B:樹脂パッケージ境界線
配線基板の上に設置したときの概略縦断面図、第２図は
リードフレームのパターンを樹脂封止領域と共に示す平
面図、第３図は従来から利用されているリードフレーム
のパターンの典型例を示す平面図、第４図は樹脂パッケ
ージとアウターリードの従来の様々な形状を示す図であ
る。 1:ステージ、2:サポートバー 3:インナーリード 4:アウターリード、4a:突部 5:ダムバー、6:樹脂パッケージ 7:ワイヤ、8:めっき層 9:半田層、11:めっき層 12:樹脂被膜層、20:半導体装置 50:金属条材、51:基準ピン孔 A:リードフレーム B:樹脂パッケージ境界線
Claims (1)
- 【請求項１】半導体素子を一体に含んでリードフレーム
を樹脂パッケージによって封止し、該樹脂パッケージの
外部にアウターリードを突き出し、前記半導体素子を含
む面側のみのリードフレームを前記樹脂パッケージによ
って封止し、前記アウターリードをリードフレームとほ
ぼ同じ平面上で直線的に延ばした半導体装置であって、 前記樹脂パッケージに封止された領域以外のリードフレ
ームの全面に、前記領域の縁部にオーバラップするめっ
き層を施し、 前記樹脂パッケージによる封止面と反対側の面であって
前記めっき層の表面に樹脂被膜層を形成し、 更に、前記アウターリードの先端下面に突部を設けてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020948A JPH0750757B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020948A JPH0750757B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03225944A JPH03225944A (ja) | 1991-10-04 |
| JPH0750757B2 true JPH0750757B2 (ja) | 1995-05-31 |
Family
ID=12041418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020948A Expired - Fee Related JPH0750757B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750757B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
| US20150262919A1 (en) * | 2014-03-14 | 2015-09-17 | Texas Instruments Incorporated | Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142551A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 樹脂封止半導体装置 |
| JPS63197363A (ja) * | 1987-02-12 | 1988-08-16 | Goto Seisakusho:Kk | 半導体装置の製造方法 |
-
1990
- 1990-01-31 JP JP2020948A patent/JPH0750757B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03225944A (ja) | 1991-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| KR19990005508A (ko) | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| US5121300A (en) | Lead frame and electronic device employing the same | |
| US6201294B1 (en) | Ball grid array semiconductor package comprised of two lead frames | |
| US20170309548A1 (en) | Semiconductor device and corresponding method | |
| JPH0750757B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2000286378A (ja) | 樹脂封止型半導体装置 | |
| JP4764608B2 (ja) | 半導体装置 | |
| KR100215112B1 (ko) | 반도체 팩키지 | |
| JPH0870087A (ja) | リードフレーム | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2717728B2 (ja) | リードフレームの製造方法 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPH06326227A (ja) | 多層リードフレームの製造方法及び構造 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| JPH03220759A (ja) | 樹脂封止型半導体装置 | |
| JPH0758246A (ja) | 半導体装置とその製造方法 | |
| JPH10209322A (ja) | 半導体装置およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |