JPS63197363A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63197363A JPS63197363A JP62028073A JP2807387A JPS63197363A JP S63197363 A JPS63197363 A JP S63197363A JP 62028073 A JP62028073 A JP 62028073A JP 2807387 A JP2807387 A JP 2807387A JP S63197363 A JPS63197363 A JP S63197363A
- Authority
- JP
- Japan
- Prior art keywords
- surface treatment
- sealing material
- treatment layer
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002335 surface treatment layer Substances 0.000 claims abstract description 30
- 239000003566 sealing material Substances 0.000 claims abstract description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000008030 elimination Effects 0.000 abstract 2
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 238000005266 casting Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 229910000851 Alloy steel Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002925 chemical effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000006259 organic additive Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＩＣ、トランジスタ、ＬＳ１．ＬＥＤ等の半
導体素子を鋼または銅合金層のリードフレーム上に直接
搭載して樹脂封止材等により封止して成る半導体装置の
製造方法に係り、特に製品の信頼性を高めるためのリー
ドフレームの表面処理方法の改良に関するものである。
導体素子を鋼または銅合金層のリードフレーム上に直接
搭載して樹脂封止材等により封止して成る半導体装置の
製造方法に係り、特に製品の信頼性を高めるためのリー
ドフレームの表面処理方法の改良に関するものである。
（従来の技術）
近時、ＩＣ等の樹脂封止型半導体装置において、リード
フレームの素材として銅または鋼合金を用い、このリー
ドフレーム上に金、銀などの表面処理層を形成すること
なく、直接半導体素子を搭載して封止する方法が行われ
るようになった。しかしながら、このような方法におい
ても、後に行われる基板等への接続を容易にするために
、従来同様、樹脂封止後に外部リード部に錫又は半田メ
ッキを施すことが行われている。
フレームの素材として銅または鋼合金を用い、このリー
ドフレーム上に金、銀などの表面処理層を形成すること
なく、直接半導体素子を搭載して封止する方法が行われ
るようになった。しかしながら、このような方法におい
ても、後に行われる基板等への接続を容易にするために
、従来同様、樹脂封止後に外部リード部に錫又は半田メ
ッキを施すことが行われている。
（発明が解決しようとする問題点）
上記従来の半導体装置の製造方法においては、樹脂封止
工程での樹脂パリの発生が避けられず、後に行われる外
部リード部への錫又は半田メッキのために、外部リード
部にはみ出した樹脂パリの除去作業を行う必要がある。
工程での樹脂パリの発生が避けられず、後に行われる外
部リード部への錫又は半田メッキのために、外部リード
部にはみ出した樹脂パリの除去作業を行う必要がある。
この樹脂パリの除去作業が難行するために、半導体装置
のコスト高の原因になっている。また、半導体素子を樹
脂封止した後にメッキ工程を行うために、熱やフラック
ス除去時の洗浄による化学的影響が樹脂封止部内の半導
体素子に及んで、その特性劣化を招く虞れがあるという
問題点がある。
のコスト高の原因になっている。また、半導体素子を樹
脂封止した後にメッキ工程を行うために、熱やフラック
ス除去時の洗浄による化学的影響が樹脂封止部内の半導
体素子に及んで、その特性劣化を招く虞れがあるという
問題点がある。
本発明は上記従来の半導体装置における問題点を解決し
ようとするもので、外部リード部に対するメッキ等によ
る錫を含む表面処理層形成後、この表面処理層の一部を
封止材で覆って半導体素子の封着を行うことにより、封
止材のパリの発生を防止すると共に、その除去作業を容
易にし、また半導体素子の特性劣化を防止するようにし
たものである。
ようとするもので、外部リード部に対するメッキ等によ
る錫を含む表面処理層形成後、この表面処理層の一部を
封止材で覆って半導体素子の封着を行うことにより、封
止材のパリの発生を防止すると共に、その除去作業を容
易にし、また半導体素子の特性劣化を防止するようにし
たものである。
（問題点を解決するための手段）
本発明においては、上記従来の問題点を解決するため、
銅または銅合金製リードフレーム１上に直接半導体素子
８を搭載して封止材６で封止した半導体装置の製造方法
において、リードフレーム１上の少なくとも外部リード
部４に、メッキ等による錫を含む表面処理層５を形成し
た後、リードフレーム１上に半導体素子８を搭載し、外
部リード部４の表面処理層５のごく一部を封止材６で覆
って半導体素子８を封止する工程を採用した。
銅または銅合金製リードフレーム１上に直接半導体素子
８を搭載して封止材６で封止した半導体装置の製造方法
において、リードフレーム１上の少なくとも外部リード
部４に、メッキ等による錫を含む表面処理層５を形成し
た後、リードフレーム１上に半導体素子８を搭載し、外
部リード部４の表面処理層５のごく一部を封止材６で覆
って半導体素子８を封止する工程を採用した。
（作 用）
本発明の方法においては、銅または銅合金層のリードフ
レーム１上の少なくとも外部リード部４にメッキその他
の手段により錫または半田等の錫を含む表面処理層５を
形成した後、リードフレーム１上に半導体素子８を搭載
してワイヤボンディング後、樹脂等の封止材６による封
着を行うが。
レーム１上の少なくとも外部リード部４にメッキその他
の手段により錫または半田等の錫を含む表面処理層５を
形成した後、リードフレーム１上に半導体素子８を搭載
してワイヤボンディング後、樹脂等の封止材６による封
着を行うが。
この際、錫を含む比較的軟質の表面処理層５の一部を封
止材６で覆うようにする。こうすると、封止材６の流し
込み工程で用いられる型が表面処理層５に食い込むよう
な形でよく密着し、封止材６のはみ出しが抑制される。
止材６で覆うようにする。こうすると、封止材６の流し
込み工程で用いられる型が表面処理層５に食い込むよう
な形でよく密着し、封止材６のはみ出しが抑制される。
また、たとえ外部リード部４側へ封止材６がはみ出して
も外部リード部４上には樹脂の如き封止材６のはがれ易
い表面処理層５が形成されているので、パリの除去は比
較的容易である。付加価値の高い半導体素子８を搭載し
た後には、その特性に影響を及ぼす虞れのあるメッキ等
の処理工程は行わない。
も外部リード部４上には樹脂の如き封止材６のはがれ易
い表面処理層５が形成されているので、パリの除去は比
較的容易である。付加価値の高い半導体素子８を搭載し
た後には、その特性に影響を及ぼす虞れのあるメッキ等
の処理工程は行わない。
（実施例）
第１図、第２図に本発明の一実施例を示す、第１図は本
発明に係る半導体装置の製造方法において用いるリード
フレームの平面図、第２図は同断面図である。
発明に係る半導体装置の製造方法において用いるリード
フレームの平面図、第２図は同断面図である。
第１図、第２図において、１は銅または銅合金により形
成されたリードフレームである。このリードフレーム１
において、２は半導体素子８を搭載する部分、３は半導
体素子８の端子をアルミ線、銅線、金線等の接続ｌ１７
を介して接続するための内部リード部である。４は外部
リード部で、最終的に端子または基板上に挿入あるいは
半田付は等により接続される部分であって、その表面に
は錫または半田等の錫を含む金属による表面処理層５が
形成されている。第２図に示すように、半導体素子搭載
部２．及び内部リード部４は半導体素子を搭載した状態
で樹脂等の封止材６の内部に封止されるが、外部リード
部４は封止材６の外側に延出している。なお、半導体素
子塔載部２、及び内部リード部３の表面には金、銀等の
表面処理層は形成されない。
成されたリードフレームである。このリードフレーム１
において、２は半導体素子８を搭載する部分、３は半導
体素子８の端子をアルミ線、銅線、金線等の接続ｌ１７
を介して接続するための内部リード部である。４は外部
リード部で、最終的に端子または基板上に挿入あるいは
半田付は等により接続される部分であって、その表面に
は錫または半田等の錫を含む金属による表面処理層５が
形成されている。第２図に示すように、半導体素子搭載
部２．及び内部リード部４は半導体素子を搭載した状態
で樹脂等の封止材６の内部に封止されるが、外部リード
部４は封止材６の外側に延出している。なお、半導体素
子塔載部２、及び内部リード部３の表面には金、銀等の
表面処理層は形成されない。
しかして１以上のように構成された半導体装置を製造す
るに際しては、リードフレーム１上の外部リード部４に
錫または半田メッキを行い、あるいは他の必要な表面処
理を行った後、リードフレーム１の半導体素子８搭載部
上に半導体素子８を搭載、接合して金細線、アルミ細線
、銅細線等の接続線７により半導体素子８と内部リード
部３とを接続し１次いで樹脂等の封止材６により半導体
素子８を封止する。この際、錫を含む比較的軟質の表面
処理層５の一部を封止材６で覆うようにする。即ち、封
止材６の流し込み工程で用いられる図示しない型の突合
せ縁部を表面処理層５の上に配置して封止材６の流し込
みを行う。こうすると。
るに際しては、リードフレーム１上の外部リード部４に
錫または半田メッキを行い、あるいは他の必要な表面処
理を行った後、リードフレーム１の半導体素子８搭載部
上に半導体素子８を搭載、接合して金細線、アルミ細線
、銅細線等の接続線７により半導体素子８と内部リード
部３とを接続し１次いで樹脂等の封止材６により半導体
素子８を封止する。この際、錫を含む比較的軟質の表面
処理層５の一部を封止材６で覆うようにする。即ち、封
止材６の流し込み工程で用いられる図示しない型の突合
せ縁部を表面処理層５の上に配置して封止材６の流し込
みを行う。こうすると。
型が表面処理層５に食い込むような形でよく密着し、外
部リード部４側への封止材６のはみ出しが抑制される。
部リード部４側への封止材６のはみ出しが抑制される。
また、たとえ外部リード部４側へ封止材６がはみ出して
も外部リード部４上には表面処理層５が形成されている
ので、パリの除去は比較的容易である。
も外部リード部４上には表面処理層５が形成されている
ので、パリの除去は比較的容易である。
他の実施例では、リードフレーム１上の外部リード部４
に錫または半田メッキを行い、あるいは他の必要な表面
処理を行った後、このリードフレーム１を無酸化雰囲気
の３００℃前後の高温液中に漬けて、先に行った錫また
は半田メッキを溶融させて表面処理層５を形成する。そ
の後の半導体素子８の封止工程は先の実施例と同様であ
る。
に錫または半田メッキを行い、あるいは他の必要な表面
処理を行った後、このリードフレーム１を無酸化雰囲気
の３００℃前後の高温液中に漬けて、先に行った錫また
は半田メッキを溶融させて表面処理層５を形成する。そ
の後の半導体素子８の封止工程は先の実施例と同様であ
る。
この実施例の場合１表面処理層５は、錫または半田メッ
キの金属が溶融金属化しており、メッキのために添加さ
れている有機質添加剤等の不純物が加熱工程において溶
融により浮上して除去された状態にある。従って、有機
質添加剤等の不純物による半導体素子８の特性劣化を抑
制することができまた、メッキ層の溶融により表面処理
層５の表面はより平滑化してピンホール等のメッキ欠落
部が埋められるので、封止材６の流し込みの際のバッキ
ング効果がより確実なものとなるし１表面処理層５の酸
化防止効果もある。
キの金属が溶融金属化しており、メッキのために添加さ
れている有機質添加剤等の不純物が加熱工程において溶
融により浮上して除去された状態にある。従って、有機
質添加剤等の不純物による半導体素子８の特性劣化を抑
制することができまた、メッキ層の溶融により表面処理
層５の表面はより平滑化してピンホール等のメッキ欠落
部が埋められるので、封止材６の流し込みの際のバッキ
ング効果がより確実なものとなるし１表面処理層５の酸
化防止効果もある。
なお１本発明は図示の実施例に限定されるものではなく
、また表面処理層５の形成方法はメッキのみに限定され
るものではなく、蒸着、クラッド等の方法も含むもので
ある。
、また表面処理層５の形成方法はメッキのみに限定され
るものではなく、蒸着、クラッド等の方法も含むもので
ある。
（発明の効果）
以上のように１本発明においては、銅または鋼合金製リ
ードフレーム１上に直接半導体素子８を搭載して封止材
６で封止した半導体装置の製造方法において、リードフ
レーム１上の少なくとも外部リード部４に、メッキ等に
よる錫を含む表面処理層５を形成した後、リードフレー
ム１上に半導、体素子８を搭載し、外部リード部４の表
面処理層５の一部を封止材６で覆って半導体素子８を封
止する工程を採用したため、封止材６による封止工程に
おいて、外部リード部４への封止材６のはみ出しを軟質
の表面処理Ｍ５によるバッキング効果で抑制することが
でき、また、たとえ封止材６が表面処理層５上にはみ出
してパリとなっても、剥離しやすいのでパリの除去作業
は容易であるし、封止材６による封止後のメッキ工程が
ないので、フラッグス除去時の洗浄による化学的影響等
を回避してより信頼性の高い半導体装置を低コストで提
供することができるすることができるという効果を奏す
る。
ードフレーム１上に直接半導体素子８を搭載して封止材
６で封止した半導体装置の製造方法において、リードフ
レーム１上の少なくとも外部リード部４に、メッキ等に
よる錫を含む表面処理層５を形成した後、リードフレー
ム１上に半導、体素子８を搭載し、外部リード部４の表
面処理層５の一部を封止材６で覆って半導体素子８を封
止する工程を採用したため、封止材６による封止工程に
おいて、外部リード部４への封止材６のはみ出しを軟質
の表面処理Ｍ５によるバッキング効果で抑制することが
でき、また、たとえ封止材６が表面処理層５上にはみ出
してパリとなっても、剥離しやすいのでパリの除去作業
は容易であるし、封止材６による封止後のメッキ工程が
ないので、フラッグス除去時の洗浄による化学的影響等
を回避してより信頼性の高い半導体装置を低コストで提
供することができるすることができるという効果を奏す
る。
図面は本発明の一実施例を示すもので、第１図は本発明
に係る半導体装置の製造方法において用いるリードフレ
ームの平面図、第２図は同断面図である。 １・・・銅または銅合金製リードフレーム、２・・半導
体素子搭載部、３・・・内部リード、４・・外部リード
、５・・・表面処理層、６・・・封止材、８・・・半導
体素子。 特許出願人 株式会社後藤製作所 代理人 弁理士 大 塚 忠 第１図 １ ど Ｏ
に係る半導体装置の製造方法において用いるリードフレ
ームの平面図、第２図は同断面図である。 １・・・銅または銅合金製リードフレーム、２・・半導
体素子搭載部、３・・・内部リード、４・・外部リード
、５・・・表面処理層、６・・・封止材、８・・・半導
体素子。 特許出願人 株式会社後藤製作所 代理人 弁理士 大 塚 忠 第１図 １ ど Ｏ
Claims (2)
- （１）銅または銅合金製リードフレーム上に直接半導体
素子を搭載して封止した半導体装置の製造方法において
、前記リードフレーム上の少なくとも外部リード部に錫
を含む表面処理層を形成した後、前記リードフレーム上
に半導体素子を搭載し、前記外部リード部の表面処理層
の一部を封止材で覆って前記半導体素子を封止すること
を特徴とする半導体装置の製造方法。 - （２）前記リードフレーム上の少なくとも外部リード部
に錫を含むメッキを行った後、このメッキ層を加熱溶融
させることにより前記錫を含む表面処理層を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028073A JPS63197363A (ja) | 1987-02-12 | 1987-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028073A JPS63197363A (ja) | 1987-02-12 | 1987-02-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197363A true JPS63197363A (ja) | 1988-08-16 |
Family
ID=12238594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62028073A Pending JPS63197363A (ja) | 1987-02-12 | 1987-02-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03225944A (ja) * | 1990-01-31 | 1991-10-04 | Mitsui High Tec Inc | 半導体装置 |
| US8518751B2 (en) | 2011-01-31 | 2013-08-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device including removing a resin burr |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122156A (en) * | 1980-03-03 | 1981-09-25 | Shinko Electric Ind Co Ltd | Lead frame for semiconductor device |
| JPS57139952A (en) * | 1981-02-25 | 1982-08-30 | Toshiba Corp | Resin sealing type semiconductor device |
| JPS6174358A (ja) * | 1984-09-19 | 1986-04-16 | Hitachi Micro Comput Eng Ltd | 樹脂封止型半導体装置の製造方法 |
-
1987
- 1987-02-12 JP JP62028073A patent/JPS63197363A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122156A (en) * | 1980-03-03 | 1981-09-25 | Shinko Electric Ind Co Ltd | Lead frame for semiconductor device |
| JPS57139952A (en) * | 1981-02-25 | 1982-08-30 | Toshiba Corp | Resin sealing type semiconductor device |
| JPS6174358A (ja) * | 1984-09-19 | 1986-04-16 | Hitachi Micro Comput Eng Ltd | 樹脂封止型半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03225944A (ja) * | 1990-01-31 | 1991-10-04 | Mitsui High Tec Inc | 半導体装置 |
| US8518751B2 (en) | 2011-01-31 | 2013-08-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device including removing a resin burr |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3718181B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR960000706B1 (ko) | 전력소자용 플라스틱 패키지 구조 및 그 제조방법 | |
| US5424578A (en) | Lead frame for use in a semiconductor device and a semiconductor device using the same | |
| JPH0445985B2 (ja) | ||
| JPS63197363A (ja) | 半導体装置の製造方法 | |
| JPS5816339B2 (ja) | ハンドウタイソウチ | |
| JP3566269B2 (ja) | リードフレーム及びその製造方法、及び半導体装置。 | |
| KR20010076196A (ko) | 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH03149865A (ja) | リードフレーム | |
| JPS63197364A (ja) | 半導体装置の製造方法 | |
| JPH02205060A (ja) | 半導体装置用リードフレーム | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH02301144A (ja) | 外郭体樹脂剥離方法 | |
| JPH06244340A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| JPS6249646A (ja) | リ−ドフレ−ム | |
| JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH04215463A (ja) | ガラス封止パッケージ端子へのメッキ方法 | |
| JP3007891B1 (ja) | 半導体中空パッケ―ジ及びその製造方法 | |
| JPS60154650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0546986B2 (ja) |