JPS63197364A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＩＣ，トランジスタ、ＬＳＩ、ＬＥＤ等の半
導体素子をリードフレーム上に封着して成る半導体装置
の製造方法に係り、特に製品の信頼性を高めるためのリ
ードフレームの表面処理方法の改良に関するものである
。

（従来の技術） ＩＣ等の樹脂封止型半導体装置のリードフレームにおい
ては、一般に樹脂封止部内の半導体素子搭載部分及び半
導体素子と外部リードとの電気的接続のための接続線接
続部分に金又は銀メッキが施され、また樹脂封止後に外
部リードに錫又は半田メッキが施されている。

（発明が解決しようとする問題点） 上記従来の半導体装置の製造方法においては、慴脂封止
工程での樹脂パリの発生が避けられず。

後に行われる外部リード部への錫又は半田メッキのだめ
に、外部リード部にはみ出した樹脂パリの除去作業を行
う必要がある。この樹脂パリの除去作業が難行するため
に、半導体装置のコスト高の原因になっている。また、
半導体素子を樹脂封止した後にメッキ工程を行うために
、熱やフラックス除去時の洗浄による化学的影響が樹脂
封止部内の半導体素子に及んで、その特性劣化を招く虞
れがあるという問題点がある。この問題点を解決するた
めに、半導体素子の樹脂封止前に外部リード部への錫又
は半田メッキ等の錫を含む表面処理層を形成する場合に
は、この表面処理層と金または銀のメッキエリアとの境
が接しないように処理しなければならないが、特に近時
小型化された半導体装置において両者の境が接近してい
る場合に。

両者を平面的に隔離して処理することは、極めて困難で
あるという問題点がある。

本発明は上記従来の半導体装置の製造方法における問題
点を解決しようとするもので、封止材のパリの発生を防
止すると共に、その除去作業を容易にすることができ、
かつ錫を含む表面処理層内の有機質添加剤等の不純物を
除去して品質を向上させることができ、また互いに接し
てはならない相隣接したメッキエリアの境を互いに連続
しないように正確に隔離することができる表面処理方法
を提供しようとするものである。

（問題点を解決するための手段） 本発明においては、上記従来の問題点を解決するため、
第１図乃至第４図に示すように、リードフレーム１上に
半導体素子９を封着して成る半導体装置の製造方法にお
いて、リードフレーム１の半導体素子９が搭載される部
分２及び接続線１０が接続されるリード部分３の少なく
とも一方に錫と合金化する金属を含む第１の表面処理層
４を形成し１次いで外部のリード部分５及びこれに隣接
する前記第１の表面処理層４の縁部に前記第１の表面処
理層４の金属に対して難拡散性の金属を含む第２の表面
処理層６を形成し１次いでこの第２の表面処理層６上に
加熱溶融処理を施した錫を含む第３の表面処理層７を形
成し、この第３の表面処理層７の形成工程において第３
の表面処理層７と前記第１の表面処理層４との間に前記
第２の表面処理層６による隔離部８を形成し１次いで、
リードフレーム１上に半導体素子９を搭載してこれを封
止材１１にて封止するに際し、前記第３の表面処理層７
のごく一部を封止材料１１で覆うようにした。

（作　　　用） 本発明の方法においては、錫または半田等の錫を含む第
３の表面処理層７を形成した後、リードフレーム１上に
半導体素子８を搭載して樹脂等の封止材６による封着を
行うが、この際、錫を含む比較的軟質の表面処理層７の
一部を封止材１１で覆うようにする。こうすると、封止
材１１の流し込み工程で用いられる型が表面処理Ｍ７に
食い込むような形でよく密着し、封止材１１のはみ出し
が抑制される。また、たとえ外部リード部５側へ封止材
１１がはみ出しても外部リード部５上には表面処理層７
が形成されているので、パリの除去は比較的容易である
。

表面処理層７は、錫または半田メッキ等の金属が溶融金
属化しており、添加されている有機質添加剤等の不純物
が加熱工程において熱により浮上して除去された状態に
ある。

例えば金又は銀等の金属から成る第１の表面処理Ｊ！１
４と錫を含む第３の表面処理層７との間に形成される第
２の表面処理層６により、第１の表面処理層４と第３の
表面処理層７とが立体的に隔離されるので、高温処理工
程において互いに合金化し易い第３の表面処理層７の金
属と第１の表面処理層４の金属とを連続しないように容
易に形成することができる。

しかして、第２の表面処理層６は、第１の表面処理層４
の金属に対して難拡散性を有するため、熱処理工程にお
いて第１の表面処理層４の金属と合金化して金細線の如
き接続線１０の接続部をもろくするような事態は生じな
い。

（実施例） 第１図乃至第４図に本発明の一実施例を示す。

第１図は本発明に係る方法により製造された半導体装置
用のリードフレームの平面図、第２図は第１図■−■線
の一部の拡大断面図、第３図は第１図■−■線の一部の
拡大図、第４図は本発明に係る方法により製造された半
導体装置の断面図である。

図において、１は銅合金、鉄合金等により形成されたリ
ードフレームである。このリードフレーム１の半導体素
子９を搭載する部分２、および半導体素子９と外部リー
ド部５とを電気的に接続するための金細線等の接続線１
０を接続するための内部リード部３の上面には、通常厚
さ数ミクロンの金メッキまたは銀メッキの表面処理を施
すことにより、第１の表面処理層４が形成される。

次いで、外部リード部５．及びこれに接近して隣接する
前記第１の表面処理層４の縁部表面に、厚さ数ミクロン
のニッケルメッキまたは銅を下地としたニッケルメッキ
等による前記第１の表面処理層４を構成する金属に対し
て難拡散性の金属によるメッキを施すことにより、第２
の表面処理層６が形成される。

さらに、前記第２の表面処理層６の表面に、厚さ数ミク
ロンの錫メッキ、あるいは錫を基材とする合金メッキ、
例えば５ｎ−Ｐｂ、半田メッキ等を施し、しかる後リー
ドフレーム１を無酸化雰囲気の３００℃前後の液中に通
してこのメッキを溶融させることにより第３の表面処理
層７が形成される。しかして、この第３の表面処理層７
は、近接する前記第１の表面処理層４と隔離すべく、前
記第２の表面処理層６の縁部に隔離部８を介在させるよ
うに形成する。従って、第１の表面処理層４と第３の表
面処理層７とは、互いに連続したり、重なったりしない
。

もし、第１の表面処理層４と第３の表面処理層７とが互
いに連続したり、重なったりしていると、後の高温処理
工程において、第１の表面処理層４の金または銀と、第
３の表面処理層７の錫または半田とが合金化して接続線
１０の接続部まで合金化が及び、この接続部がもろくな
る現象が生じるが、この実施例においては、両表面処理
層４，７が隔離部８により隔離されているので上記のよ
うな事態は回避される。

即ち１通常メッキ範囲の境界は、メッキ時の機械的な配
置により、或いはコーティング剤の塗布等によるマスキ
ングで定められるが、何れの方法による場合でも、境界
の寸法精度はさ程高いものではなく、特にリードフレー
ム１の側面においての精度は低い、従って、小型の半導
体装置において、このような方法で第１の表面処理層４
と第３の表面処理層７とを単に平面的に隔離して形成す
ることは極めて困難である。ところが、この実施例にお
いては、両表面処理層４，７に隔離部８が介在し、これ
により両表面処理層４，７間が互いに立体的に隔離され
るので、境界付近において両表面処理層４，７が上下に
重なっても両者間に隔離部８が介在するため、後の高温
処理工程で、両表面処理層４，７を構成する金属が合金
化する事態は確実に回避される。

なお、隔離部８は第１の表面処理層４と第３の表面処理
層７の間のすべてに設けられる必要はなく１機械的強度
が要求されない部分では隔離部８がなく、従って第１の
表面処理層４と第３の表面処理層７とが連続していても
よい、また、本実施例では第１の表面処理層４と第３の
表面処理層７とが近接している箇所が相対向した２箇所
のみであるため、それらの部分のみに隔離部８が形成さ
れており、この隔離部８と実質的に同一の第２の表面処
理層６の縁部が第３の表面処理層７の縁から露出して直
線状に並んでいる。

以上のような必要な表面処理を行った後、第４図に示す
ように、リードフレーム１の半導体素子搭載部２上に半
導体素子９を搭載、接合して金細線、アルミ細線等の接
続線１０により半導体素子９と内部リード部３とを接続
し２次いで樹脂等の封止材１１により半導体素子９を封
止する。この際、錫を含む比較的軟質の表面処理層７の
一部を封止材１１で覆うようにする。即ち、封止材１１
の流し込み工程で用いられる図示しない型の突合せ縁部
を表面処理層７の上に配置して封止材１１の流し込みを
行う。こうすると、型が表面処理層７に食い込むような
形でよく密着し、外部リード部５側への封止材１１のは
み出しが抑制される。

また、たとえ外部リード部５側八封止材１１がはみ出し
ても外部リード部５上には表面処理層７が形成されてい
るので、パリの除去は比較的容易テある。また１表面処
理層７は、錫または半田メッキの金属が溶融金属化して
おり、メッキのために添加されている有機質添加剤等の
不純物が加熱工程において熱により浮上して除去された
状態にある。従って、有機質添加剤等の不純物による半
導体素子接続部の特性劣化を回避することができるし、
メッキ層の溶融により表面処理層７の表面はより平滑化
してピンホール等のメッキ欠落部が埋められるので、封
止材１１の流し込みの際のバッキング効果がより確実な
ものとなるし、表面処理層７の酸化防止効果もある。

なお、各表面処理層はリードフレーム１の一面のみなら
ず両面に形成されていてもよく、メッキに限らず蒸着、
クラッド等の他の方法によるものであってよいが１表面
処理層７は必ず溶融される。

また半導体封止材料は樹脂に限らず、例えばガラスでも
よい。

（発明の効果） 以上のように、本発明においては、リードフレーム１上
に半導体素子９を封着して成る半導体装置の製造方法に
おいて、リードフレーム１の半導体素子９が搭載される
部分２及び接続線１０が接続されるリード部分３の少な
くとも一方に錫と合金化する金属を含む第１の表面処理
層４を形成し、次いで外部のリード部分５及びこれに隣
接する前記第１の表面処理層４の縁部に前記第１の表面
処理層４の金属に対して業拡散性の金属を含む第２の表
面処理層６を形成し、次いでこの第２の表面処理層６上
に加熱溶融処理を施した錫を含む第３の表面処理層７を
形成し、この第３の表面処理層７の形成工程において第
３の表面処理層７と前記第１の表面処理層４との間に前
記第２の表面処理層６による隔離部８を形成し、次いで
、リードフレーム１上に半導体素子９を搭載してこれを
封止材１１にて封止するに際し、前記第３の表面処理層
７の一部を封止材料１１で覆うようにしたため、高温処
理によって互いに合金化しやすい第１の表面処理層４と
第３の表面処理層７とが近接した部分を容易に隔離する
ことができ、高温処理工程での合金化による接続部劣化
の問題も生じない・従って・安定性、信頼性の高い半導
体装置を簡単な製造工程で低いコストで提供することが
できる。

また封止材１１による封止工程において、外部リード部
５への封止材１１のはみ出しを軟質の表面処理［７によ
るバッキング効果で抑制することができ、また、たとえ
封止材１１が表面処理層７上にはみ出してパリとなって
も、剥離しやすいのでパリの除去作業は容易であるし、
封止材１１による封止後のメッキ工程がないので、フラ
ックス除去時の洗浄による化学的影響等を回避してより
信頼性の高い半導体装置を低コストで提供することがで
きる。表面処理層７は溶融金属化しており、メッキ等の
ために添加されている有機質添加剤その他の不純物が加
熱工程において熱により浮上して除去され、この不純物
による半導体接続部の特性劣化を回避することができま
た。溶融により表面処理層７の表面はより平滑化してピ
ンホール等のメッキ欠落部が埋められ、封止材１１の流
し込みの際のバッキング効果がより確実なものとなるし
、表面処理層７の酸化を防止することができるという効
果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は本発明
に係る方法により製造された半導体装置用のリードフレ
ームの平面図、第２図は第１図■−■線の一部の拡大断
面図、第３図は第１図ｍ　−ｍ線の一部の拡大図、第４
図は本発明に係る方法により製造された半導体装置の断
面図である。 １・・・リードフレーム、２・・・半導体素子が搭載さ
れる部分、３・・・内部のリード部分、４・・・第１の
表面処理層、５・・・外部のリード部分、６・・・第２
の表面処理層、７・・・第３の表面処理層、８・・・隔
離部、９・・・半導体素子、１ｏ・・・接続線、１１・
・・封止材（樹脂）。 特許出願人　　株式会社後藤製作所 代理人　弁理士　　大　　塚　　　忠 第１図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. リードフレーム上に半導体素子を封着して成る半導体装
   置の製造方法において、リードフレームの半導体素子が
   搭載される部分及び接続線が接続されるリード部分の少
   なくとも一方に錫と合金化する金属を含む第１の表面処
   理層を形成し、次いで外部のリード部分及びこれに隣接
   する前記第１の表面処理層の縁部に前記第１の表面処理
   層の金属に対して難拡散性の金属を含む第２の表面処理
   層を形成し、次いでこの第２の表面処理層上に部分的に
   加熱溶融処理を施した錫を含む第３の表面処理層を形成
   し、この第３の表面処理層の形成工程において第３の表
   面処理層と前記第１の表面処理層との間に前記第２の表
   面処理層による隔離部を形成し、次いで、リードフレー
   ム上に半導体素子を搭載してこれを封止材にて封止する
   に際し、前記第３の表面処理層のごく一部を封止材料で
   覆うようにしたことを特徴とする半導体装置の製造方法
   。