JPH08264697A - 半導体リードフレーム構造およびその製造方法 - Google Patents
半導体リードフレーム構造およびその製造方法Info
- Publication number
- JPH08264697A JPH08264697A JP7956696A JP7956696A JPH08264697A JP H08264697 A JPH08264697 A JP H08264697A JP 7956696 A JP7956696 A JP 7956696A JP 7956696 A JP7956696 A JP 7956696A JP H08264697 A JPH08264697 A JP H08264697A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- lead
- die
- metal
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Abstract
(57)【要約】
【課題】 ダイ・ボンディング部12と、このダイ・ボ
ンディング部12に結合された複数のリード13とを含
む半導体リードフレーム構造11,41を提供する。 【解決手段】 リードフレーム構造11は、銅または銅
合金などの金属23からなる。少なくとも1つのリード
28,29は、ワイヤ・ボンディングを形成するための
主面32を有するボンディング・ポスト31を含む。主
面32は、リードフレーム金属23の露出領域33と、
リードフレーム金属23に被着された別の金属24の被
覆領域34とを含む。
ンディング部12に結合された複数のリード13とを含
む半導体リードフレーム構造11,41を提供する。 【解決手段】 リードフレーム構造11は、銅または銅
合金などの金属23からなる。少なくとも1つのリード
28,29は、ワイヤ・ボンディングを形成するための
主面32を有するボンディング・ポスト31を含む。主
面32は、リードフレーム金属23の露出領域33と、
リードフレーム金属23に被着された別の金属24の被
覆領域34とを含む。
Description
【0001】
【産業上の利用分野】本発明は、一般に半導体装置に関
し、さらに詳しくは、同一パッケージ内で異なるボンデ
ィング・ワイヤ材料を可能にする電力半導体装置用のリ
ードフレームに関する。
し、さらに詳しくは、同一パッケージ内で異なるボンデ
ィング・ワイヤ材料を可能にする電力半導体装置用のリ
ードフレームに関する。
【0002】
【従来の技術】電力半導体装置パッケージ(例えば、T
O−218,TO−220,DPAK,D2 PAK,D
3 PAK)の従来のリードフレームは、一般に、銅また
は銅合金など単一または二重ゲージ材料のリボンから形
成あるいはスタンピングされる。一般に、スタンピング
の前に、リボン材料のすべてまたは一部は別の金属でメ
ッキされる。スタンピングの次に、一般的な電力半導体
リードフレームは、ダイ・ボンディング・パッドと、こ
のダイ・ボンディング・パッドに接続されるかあるいは
その近傍の複数のリードとによって構成される。リード
のすべてまたは一部は、半導体ダイをリードに接続する
(例えば、ワイヤ・ボンディングする)ボンディング・
ポスト部を含む。
O−218,TO−220,DPAK,D2 PAK,D
3 PAK)の従来のリードフレームは、一般に、銅また
は銅合金など単一または二重ゲージ材料のリボンから形
成あるいはスタンピングされる。一般に、スタンピング
の前に、リボン材料のすべてまたは一部は別の金属でメ
ッキされる。スタンピングの次に、一般的な電力半導体
リードフレームは、ダイ・ボンディング・パッドと、こ
のダイ・ボンディング・パッドに接続されるかあるいは
その近傍の複数のリードとによって構成される。リード
のすべてまたは一部は、半導体ダイをリードに接続する
(例えば、ワイヤ・ボンディングする)ボンディング・
ポスト部を含む。
【0003】より高度な従来の電力半導体パッケージで
は、製造業者は、半導体ダイ上の電流伝達電極(例え
ば、絶縁ゲート電界効果トランジスタ(IGFET)デ
バイス上のソース電極)をリードにワイヤ・ボンディン
グするため、大きな直径のアルミニウム・ワイヤを利用
する場合が多い。アルミニウム・ワイヤが用いられる場
合、アルミニウムは銅とうまく結合しないので、ボンデ
ィング・ポストはニッケルによって完全に被覆される。
さらに、リードは一般にニッケルでメッキされる。
は、製造業者は、半導体ダイ上の電流伝達電極(例え
ば、絶縁ゲート電界効果トランジスタ(IGFET)デ
バイス上のソース電極)をリードにワイヤ・ボンディン
グするため、大きな直径のアルミニウム・ワイヤを利用
する場合が多い。アルミニウム・ワイヤが用いられる場
合、アルミニウムは銅とうまく結合しないので、ボンデ
ィング・ポストはニッケルによって完全に被覆される。
さらに、リードは一般にニッケルでメッキされる。
【0004】アルミニウム・ワイヤを電流伝達電極のワ
イヤ・ボンディングに利用する場合、製造業者は、半導
体ダイ上の制御電極(例えば、IGFETデバイスにお
けるゲート電極)をリードの1つにワイヤ・ボンディン
グするためアルミニウムを利用しなければならない。こ
れは、金や銅などの他のボンディング・ワイヤ材料はニ
ッケル被覆したボンディング・ポストと整合性がないた
めである。
イヤ・ボンディングに利用する場合、製造業者は、半導
体ダイ上の制御電極(例えば、IGFETデバイスにお
けるゲート電極)をリードの1つにワイヤ・ボンディン
グするためアルミニウムを利用しなければならない。こ
れは、金や銅などの他のボンディング・ワイヤ材料はニ
ッケル被覆したボンディング・ポストと整合性がないた
めである。
【0005】
【発明が解決しようとする課題】制御電極用のアルミニ
ウム・ボンディング・ワイヤは、一般に、0.10〜
0.13ミリメートル(mm)(約4〜5ミル)のオー
ダの直径を有する。この直径の制御電極ボンディング・
ワイヤを利用することによって、いくつかの制限が生じ
る。例えば、このとき製造業者は、大きい直径の制御電
極ボンディング・ワイヤに対処するため半導体ダイ上で
大きな制御電極パッドを利用する必要がある。これは、
製造業者によるダイの小型化を著しく制限し、製造コス
トおよび設計上の柔軟性に影響を及ぼす。
ウム・ボンディング・ワイヤは、一般に、0.10〜
0.13ミリメートル(mm)(約4〜5ミル)のオー
ダの直径を有する。この直径の制御電極ボンディング・
ワイヤを利用することによって、いくつかの制限が生じ
る。例えば、このとき製造業者は、大きい直径の制御電
極ボンディング・ワイヤに対処するため半導体ダイ上で
大きな制御電極パッドを利用する必要がある。これは、
製造業者によるダイの小型化を著しく制限し、製造コス
トおよび設計上の柔軟性に影響を及ぼす。
【0006】
【課題を解決するための手段】必要なのは、製造業者が
同一電力半導体パッケージ内で異なるボンディング・ワ
イヤ材料を利用することを可能にするコスト効率的なリ
ードフレーム構造である。
同一電力半導体パッケージ内で異なるボンディング・ワ
イヤ材料を利用することを可能にするコスト効率的なリ
ードフレーム構造である。
【0007】
【実施例】一般に、本発明は、同一パッケージ内で異な
る種類のボンディング・ワイヤ材料に対処する電力半導
体装置の半導体リードフレーム構造を提供する。特に、
リードフレーム構造は、タブ部と、ダイ・ボンディング
部に結合された少なくとも1つのリードとを含む。リー
ドフレーム構造は、第1金属材料からなる。リードは、
接続ワイヤをボンディングするための主面を有するボン
ディング・ポストを含む。主面の一部は第1金属の露出
面からなり、主面の残りの部分は第1金属に被着された
第2金属からなる。
る種類のボンディング・ワイヤ材料に対処する電力半導
体装置の半導体リードフレーム構造を提供する。特に、
リードフレーム構造は、タブ部と、ダイ・ボンディング
部に結合された少なくとも1つのリードとを含む。リー
ドフレーム構造は、第1金属材料からなる。リードは、
接続ワイヤをボンディングするための主面を有するボン
ディング・ポストを含む。主面の一部は第1金属の露出
面からなり、主面の残りの部分は第1金属に被着された
第2金属からなる。
【0008】以下の詳細な説明とともに図1ないし図4
を参照して本発明は詳しく理解できよう。図1は、本発
明によるリードフレーム構造またはリードフレーム11
の拡大上面図を示す。一般に、リードフレーム11は、
ダイ・ボンディング部12,複数のリード13および上
部14を含む。ダイ・ボンディング部12と上部14と
は一緒に「タブ」部という場合が多い。ダイ・ボンディ
ング部12は、ダイ・ボンディング・パッドまたは領域
21を含む。リードフレーム11は、好ましくは、銅,
銅合金(例えば、TOMAC4,TAMAC5,2ZF
RORFC,CDA194),銅メッキ鉄/ニッケル合
金(例えば、銅メッキAlloy 42)などからなる。以下で
詳細に説明するように、リードフレーム11は、図1に
示すような形状など、所定の構造または形状にリボン基
板からスタンピングされる。
を参照して本発明は詳しく理解できよう。図1は、本発
明によるリードフレーム構造またはリードフレーム11
の拡大上面図を示す。一般に、リードフレーム11は、
ダイ・ボンディング部12,複数のリード13および上
部14を含む。ダイ・ボンディング部12と上部14と
は一緒に「タブ」部という場合が多い。ダイ・ボンディ
ング部12は、ダイ・ボンディング・パッドまたは領域
21を含む。リードフレーム11は、好ましくは、銅,
銅合金(例えば、TOMAC4,TAMAC5,2ZF
RORFC,CDA194),銅メッキ鉄/ニッケル合
金(例えば、銅メッキAlloy 42)などからなる。以下で
詳細に説明するように、リードフレーム11は、図1に
示すような形状など、所定の構造または形状にリボン基
板からスタンピングされる。
【0009】リード13は、例えば、中央リード27,
制御リード28および電流伝達リード29を含む。中央
リード27は、ダイボンディング部12に直接接続され
て示される。ある用途では、中央リード27は電流伝達
リードでもよい。リードフレーム11は、制御リード2
8および電流伝達リード29をダイ・ボンディング部1
2に(中央リード27を介して)結合するダムバー(dam
bar)18と底部レール19とともに示される。当技術分
野で周知なように、ダムバー18および底部レール19
は、それ以降において最終パッケージ組立中に除去され
る。リード13はそれ以下またはそれ以上のリードを含
むことができることが理解される。
制御リード28および電流伝達リード29を含む。中央
リード27は、ダイボンディング部12に直接接続され
て示される。ある用途では、中央リード27は電流伝達
リードでもよい。リードフレーム11は、制御リード2
8および電流伝達リード29をダイ・ボンディング部1
2に(中央リード27を介して)結合するダムバー(dam
bar)18と底部レール19とともに示される。当技術分
野で周知なように、ダムバー18および底部レール19
は、それ以降において最終パッケージ組立中に除去され
る。リード13はそれ以下またはそれ以上のリードを含
むことができることが理解される。
【0010】制御リード28および電流伝達リード29
のそれぞれは、ボンディング・ポスト31を含む。各ボ
ンディング・ポスト31は、ワイヤ・ボンディングを形
成するための主面32を含む。図示の実施例では、主面
32はボンディング・ポスト31の上面である。主面3
2は、本発明の重要な特徴を有する。特に、主面32
は、露出部分または露出領域33と被覆部分または残り
部分34とを含む。
のそれぞれは、ボンディング・ポスト31を含む。各ボ
ンディング・ポスト31は、ワイヤ・ボンディングを形
成するための主面32を含む。図示の実施例では、主面
32はボンディング・ポスト31の上面である。主面3
2は、本発明の重要な特徴を有する。特に、主面32
は、露出部分または露出領域33と被覆部分または残り
部分34とを含む。
【0011】図1の基準線2から見たボンディング・ポ
スト31の拡大断面図である図2に示すように、露出部
分33は露出したリードフレーム金属または材料23か
らなり、被覆部分34はリードフレーム材料23に被着
された第2金属24からなる。製造業者が1つの金属か
らなるボンディング・ワイヤを制御リード28上の露出
部分33にワイヤ・ボンディングでき、かつ第2材料か
らなるボンディング・ワイヤを電流伝達リード29上の
被覆部分34にワイヤボンディングでき、あるいはその
逆が可能なため、ボンディング・ポスト31の構造は重
要な特徴である。これについては、図3を参照して容易
にわかる。
スト31の拡大断面図である図2に示すように、露出部
分33は露出したリードフレーム金属または材料23か
らなり、被覆部分34はリードフレーム材料23に被着
された第2金属24からなる。製造業者が1つの金属か
らなるボンディング・ワイヤを制御リード28上の露出
部分33にワイヤ・ボンディングでき、かつ第2材料か
らなるボンディング・ワイヤを電流伝達リード29上の
被覆部分34にワイヤボンディングでき、あるいはその
逆が可能なため、ボンディング・ポスト31の構造は重
要な特徴である。これについては、図3を参照して容易
にわかる。
【0012】図3は、本発明によるリードフレーム構造
またはリードフレーム41を含む電力半導体装置40の
拡大斜視図を示す。電力半導体装置40は、一般に「D
PAK」装置パッケージと呼ばれる。この実施例は一例
としてのみ示し、他のパッケージ構造(例えば、TO−
218,TO−220,TO−247,D2 PAK,D
3 PAKなど)も可能であることが理解される。リード
フレーム41は、封止材(encapsulant) 72で封止ある
いは被覆されて示される。封止材72は、一般に不透明
であるが、封止デバイス内部の要素を示すため透明に
(すなわち、点線で示されるように)示される。リード
フレーム構造41は、リードの形状を除いて、リードフ
レーム11と同様である。リードフレーム構造41は、
ダイ・ボンディング部42,上部43,中央リード4
7,制御リード48および電流伝達リード49を含む。
ダイ・ボンディング部42は、ダイ・ボンディング領域
51を含む。
またはリードフレーム41を含む電力半導体装置40の
拡大斜視図を示す。電力半導体装置40は、一般に「D
PAK」装置パッケージと呼ばれる。この実施例は一例
としてのみ示し、他のパッケージ構造(例えば、TO−
218,TO−220,TO−247,D2 PAK,D
3 PAKなど)も可能であることが理解される。リード
フレーム41は、封止材(encapsulant) 72で封止ある
いは被覆されて示される。封止材72は、一般に不透明
であるが、封止デバイス内部の要素を示すため透明に
(すなわち、点線で示されるように)示される。リード
フレーム構造41は、リードの形状を除いて、リードフ
レーム11と同様である。リードフレーム構造41は、
ダイ・ボンディング部42,上部43,中央リード4
7,制御リード48および電流伝達リード49を含む。
ダイ・ボンディング部42は、ダイ・ボンディング領域
51を含む。
【0013】制御リード48は、露出部分63と被覆部
分64とを含む、上面または主面を有するボンディング
・ポスト61を含む。電流伝達リード49は、好ましく
は露出部分68と被覆部分69の両方を含む、上面を有
するボンディング・ポスト66を含む。図2に示すボン
ディング・ポスト31と同様に、露出部分63,68は
露出リードフレーム材料からなり、被覆部分64,69
はリードフレーム材料に被着された第2金属からなる。
分64とを含む、上面または主面を有するボンディング
・ポスト61を含む。電流伝達リード49は、好ましく
は露出部分68と被覆部分69の両方を含む、上面を有
するボンディング・ポスト66を含む。図2に示すボン
ディング・ポスト31と同様に、露出部分63,68は
露出リードフレーム材料からなり、被覆部分64,69
はリードフレーム材料に被着された第2金属からなる。
【0014】電力半導体装置40はさらに、ダイ装着領
域51にボンディングされた半導体ダイまたはデバイス
52を含む。半導体ダイ52の下面は、例えば、鉛/錫
(Pb/Sn)半田などのソフト半田システムを利用し
て、ダイ装着領域51にボンディングされる。半導体ダ
イ52は、電力バイポーラ・トランジスタ・デバイス,
サイリスタ・デバイス,絶縁ゲート・バイポーラ・トラ
ンジスタ(IGBT)デバイス,電力絶縁ゲート電界効
果トランジスタ(IGFET)デバイス,整流器デバイ
スなどからなる。半導体ダイ52は、半導体ダイ52の
上面に形成された制御電極パッド53および電流伝達電
極パッド54を一般に含む。
域51にボンディングされた半導体ダイまたはデバイス
52を含む。半導体ダイ52の下面は、例えば、鉛/錫
(Pb/Sn)半田などのソフト半田システムを利用し
て、ダイ装着領域51にボンディングされる。半導体ダ
イ52は、電力バイポーラ・トランジスタ・デバイス,
サイリスタ・デバイス,絶縁ゲート・バイポーラ・トラ
ンジスタ(IGBT)デバイス,電力絶縁ゲート電界効
果トランジスタ(IGFET)デバイス,整流器デバイ
スなどからなる。半導体ダイ52は、半導体ダイ52の
上面に形成された制御電極パッド53および電流伝達電
極パッド54を一般に含む。
【0015】図3において、半導体ダイ52は、図示の
ためにのみIGFETデバイスとして示される。IGF
ETデバイスにおいて、制御電極パッド53は一般に
「ゲート・パッド」と呼ばれ、電流伝達電極パッド54
は一般に「ソース・パッド」と呼ばれる。制御電極パッ
ド53は、ボンディング・ワイヤ46を利用して露出領
域63に接続またはワイヤ・ボンディングされて示さ
れ、電流伝達電極パッド54は、ボンディング・ワイヤ
44を利用して被覆領域69に接続またはワイヤ・ボン
ディングされる。制御電極パッド53および電流伝達電
極パッド54は、ボンディング・ワイヤ44,46と整
合性がある(すなわち、良好なボンディングを形成す
る)金属からなる。一般に、制御電極パッド53および
電流伝達電極パッド54は、アルミニウムまたはアルミ
ニウム合金(例えば、アルミニウム/シリコン)からな
り、周知の方法を利用して形成される。
ためにのみIGFETデバイスとして示される。IGF
ETデバイスにおいて、制御電極パッド53は一般に
「ゲート・パッド」と呼ばれ、電流伝達電極パッド54
は一般に「ソース・パッド」と呼ばれる。制御電極パッ
ド53は、ボンディング・ワイヤ46を利用して露出領
域63に接続またはワイヤ・ボンディングされて示さ
れ、電流伝達電極パッド54は、ボンディング・ワイヤ
44を利用して被覆領域69に接続またはワイヤ・ボン
ディングされる。制御電極パッド53および電流伝達電
極パッド54は、ボンディング・ワイヤ44,46と整
合性がある(すなわち、良好なボンディングを形成す
る)金属からなる。一般に、制御電極パッド53および
電流伝達電極パッド54は、アルミニウムまたはアルミ
ニウム合金(例えば、アルミニウム/シリコン)からな
り、周知の方法を利用して形成される。
【0016】一般に、高電流用途では、ボンディング・
ワイヤ44はアルミニウムからなり、0.13〜0.3
8mm(5〜15ミル)の範囲の直径を有する。ボンデ
ィング・ワイヤ44がアルミニウムからなる場合、被覆
部分64,69に被着される第2金属は、一般にニッケ
ル・ベースの金属(例えば、ニッケルおよび/またはリ
ンでドーピングされたニッケル)からなる。露出部分6
3では、製造業者は同一パッケージ内で異なるボンディ
ング・ワイヤ材料を利用できる。ボンディング・ワイヤ
46は、好ましくは、金または銅ボンディング・ワイヤ
など直径の小さいボンディング・ワイヤからなり、露出
部分63にボンディングされる。従来のリードフレーム
では、ボンディング・ポストの主面は完全に被着第2金
属(例えば、ニッケル)からなり、このような構造は不
可能であった。これは、金または銅からなるボンディン
グ・ワイヤはニッケルと整合性がない(例えば、これら
はボンディング特性が悪い)ためである。
ワイヤ44はアルミニウムからなり、0.13〜0.3
8mm(5〜15ミル)の範囲の直径を有する。ボンデ
ィング・ワイヤ44がアルミニウムからなる場合、被覆
部分64,69に被着される第2金属は、一般にニッケ
ル・ベースの金属(例えば、ニッケルおよび/またはリ
ンでドーピングされたニッケル)からなる。露出部分6
3では、製造業者は同一パッケージ内で異なるボンディ
ング・ワイヤ材料を利用できる。ボンディング・ワイヤ
46は、好ましくは、金または銅ボンディング・ワイヤ
など直径の小さいボンディング・ワイヤからなり、露出
部分63にボンディングされる。従来のリードフレーム
では、ボンディング・ポストの主面は完全に被着第2金
属(例えば、ニッケル)からなり、このような構造は不
可能であった。これは、金または銅からなるボンディン
グ・ワイヤはニッケルと整合性がない(例えば、これら
はボンディング特性が悪い)ためである。
【0017】露出部分63は、製造業者がボンディング
・ワイヤ46として直径の小さいワイヤを利用すること
を可能にするので、重要な効果が得られる。金および銅
ワイヤは、信頼性が実証済みで、ワイヤ・ボンディング
・プロセスを確立しているので、ボンディング・ワイヤ
46として好適である。ボンディング・ワイヤ46が金
または銅からなる場合、ボンディング・ワイヤ46の直
径は、ボンディング・ワイヤ46がアルミニウムからな
る場合の0.10から0.13mm(4〜5ミル)に比
べて、0.02〜0.25mm(0.8〜1.0ミル)
のオーダになる。このようにボンディング・ワイヤの直
径が小さくなることにより、とりわけ、製造業者は制御
電極パッド53の寸法を小さくできる。その結果、ダイ
の小型化が達成され、コスト節減につながる。さらに、
ダイの小型化により、製造業者は半導体パッケージの小
型化が可能になり、携帯性が改善される(すなわち、軽
量化および占有面積の縮小)。
・ワイヤ46として直径の小さいワイヤを利用すること
を可能にするので、重要な効果が得られる。金および銅
ワイヤは、信頼性が実証済みで、ワイヤ・ボンディング
・プロセスを確立しているので、ボンディング・ワイヤ
46として好適である。ボンディング・ワイヤ46が金
または銅からなる場合、ボンディング・ワイヤ46の直
径は、ボンディング・ワイヤ46がアルミニウムからな
る場合の0.10から0.13mm(4〜5ミル)に比
べて、0.02〜0.25mm(0.8〜1.0ミル)
のオーダになる。このようにボンディング・ワイヤの直
径が小さくなることにより、とりわけ、製造業者は制御
電極パッド53の寸法を小さくできる。その結果、ダイ
の小型化が達成され、コスト節減につながる。さらに、
ダイの小型化により、製造業者は半導体パッケージの小
型化が可能になり、携帯性が改善される(すなわち、軽
量化および占有面積の縮小)。
【0018】ボンディング・ポスト61およびボンディ
ング・ポスト66はそれぞれ露出部分63,68を有し
て示したが、異なるボンディング・ワイヤ材料に対処す
るためには露出部分63だけでよいことが理解される。
あるいは、ボンディング・ポスト61の主面全体が露出
リードフレーム材料からなり、ボンディング・ポスト6
6の主面の全体または一部が第2金属で被覆される。た
だし、以下でさらに説明するように、両方のボンディン
グ・ポストが製造のしやすさおよび設計上の柔軟性を得
るために露出部分を有することが好ましい。また、中央
リード47は、同様に露出された領域を含んでもよい。
ング・ポスト66はそれぞれ露出部分63,68を有し
て示したが、異なるボンディング・ワイヤ材料に対処す
るためには露出部分63だけでよいことが理解される。
あるいは、ボンディング・ポスト61の主面全体が露出
リードフレーム材料からなり、ボンディング・ポスト6
6の主面の全体または一部が第2金属で被覆される。た
だし、以下でさらに説明するように、両方のボンディン
グ・ポストが製造のしやすさおよび設計上の柔軟性を得
るために露出部分を有することが好ましい。また、中央
リード47は、同様に露出された領域を含んでもよい。
【0019】好ましくは、両方のボンディング・ポスト
61,66が露出部分を含む場合、露出部分63,66
は、被覆部分64,69がアルミニウム・ボンディング
・ワイヤ(例えば、電流伝達リード49上のボンディン
グ・ワイヤ44)を収容するのに十分な寸法となるよう
な幅76を有する。これにより、製造業者は、ボンディ
ング・ワイヤ44としてアルミニウム・ワイヤを利用で
き、必要に応じてボンディング・ワイヤ46としてアル
ミニウム・ワイヤを利用できるので、設計上の柔軟性が
得られる。すなわち、幅76が少なくとも0.13mm
で、約0.50mm以下(5〜20ミル)の場合、ボン
ディング・ポスト61は、用途条件に応じて、例えば、
金,銅またはアルミニウム・ボンディング・ワイヤに対
処できる。これにより、製造業者は、同一リードフレー
ム構造を利用して、制御用ワイヤ・ボンディングおよび
電流伝達用ワイヤ・ボンディングについて同じ種類のボ
ンディング・ワイヤを有する装置や、電流伝達ワイヤボ
ンドについて1つの種類のボンディング・ワイヤを有
し、制御ワイヤ・ボンディングについて別の種類のボン
ディング・ワイヤを有する装置を製造できる。
61,66が露出部分を含む場合、露出部分63,66
は、被覆部分64,69がアルミニウム・ボンディング
・ワイヤ(例えば、電流伝達リード49上のボンディン
グ・ワイヤ44)を収容するのに十分な寸法となるよう
な幅76を有する。これにより、製造業者は、ボンディ
ング・ワイヤ44としてアルミニウム・ワイヤを利用で
き、必要に応じてボンディング・ワイヤ46としてアル
ミニウム・ワイヤを利用できるので、設計上の柔軟性が
得られる。すなわち、幅76が少なくとも0.13mm
で、約0.50mm以下(5〜20ミル)の場合、ボン
ディング・ポスト61は、用途条件に応じて、例えば、
金,銅またはアルミニウム・ボンディング・ワイヤに対
処できる。これにより、製造業者は、同一リードフレー
ム構造を利用して、制御用ワイヤ・ボンディングおよび
電流伝達用ワイヤ・ボンディングについて同じ種類のボ
ンディング・ワイヤを有する装置や、電流伝達ワイヤボ
ンドについて1つの種類のボンディング・ワイヤを有
し、制御ワイヤ・ボンディングについて別の種類のボン
ディング・ワイヤを有する装置を製造できる。
【0020】図3に示すように、制御リード48および
電流伝達リード49は、ダイ・ボンディング部42に近
接あるいは離間している。すなわち、制御リード48上
のボンディング・ポスト61と、電流伝達リード49上
のボンディング・ポスト66とは、本実施例ではダイ・
ボンディング部42の上にある。図1に示すように、制
御リード48および電流伝達リード49は、ダムバー
(例えば、図1に示すダムバー18)および底部レール
(例えば、図1に示す底部レール19)によって封止さ
れる前に固定され(すなわち、ダイ・ボンディング部4
2に結合され)、ダムバーおよび底部レールはその後除
去されて、図3に示す構成となる。封止材72は、少な
くともダイ・ボンディング領域51,半導体ダイ52,
ボンディング・ワイヤ44,46およびボンディング・
ポスト61,66を被覆する。電力半導体装置40を形
成する方法は、当技術分野で周知である。
電流伝達リード49は、ダイ・ボンディング部42に近
接あるいは離間している。すなわち、制御リード48上
のボンディング・ポスト61と、電流伝達リード49上
のボンディング・ポスト66とは、本実施例ではダイ・
ボンディング部42の上にある。図1に示すように、制
御リード48および電流伝達リード49は、ダムバー
(例えば、図1に示すダムバー18)および底部レール
(例えば、図1に示す底部レール19)によって封止さ
れる前に固定され(すなわち、ダイ・ボンディング部4
2に結合され)、ダムバーおよび底部レールはその後除
去されて、図3に示す構成となる。封止材72は、少な
くともダイ・ボンディング領域51,半導体ダイ52,
ボンディング・ワイヤ44,46およびボンディング・
ポスト61,66を被覆する。電力半導体装置40を形
成する方法は、当技術分野で周知である。
【0021】被覆部分64,69以外にも、リードフレ
ーム材料に被着された第2金属(例えば、図2に示す第
2金属24)を有してもよいことが理解される。例え
ば、ある用途では、上部43,ダイ・ボンディング部4
2および中央リード,制御リード48,電流伝達リード
49の残りの部分(露出部分63,68を除く)は、リ
ードフレーム材料に被着された第2金属を有する。ある
いは、上部43および中央リード47,制御リード4
8,電流伝達リード49の残りの部分(露出部分63,
68を除く)のみがリードフレーム材料に被着された第
2金属を含む。本発明では、少なくとも1つのボンディ
ング・ポストはリードフレーム材料の露出領域を含み、
少なくとも1つの別のボンディング・ポストはリードフ
レーム材料に被着された第2金属の被覆領域を含む。
ーム材料に被着された第2金属(例えば、図2に示す第
2金属24)を有してもよいことが理解される。例え
ば、ある用途では、上部43,ダイ・ボンディング部4
2および中央リード,制御リード48,電流伝達リード
49の残りの部分(露出部分63,68を除く)は、リ
ードフレーム材料に被着された第2金属を有する。ある
いは、上部43および中央リード47,制御リード4
8,電流伝達リード49の残りの部分(露出部分63,
68を除く)のみがリードフレーム材料に被着された第
2金属を含む。本発明では、少なくとも1つのボンディ
ング・ポストはリードフレーム材料の露出領域を含み、
少なくとも1つの別のボンディング・ポストはリードフ
レーム材料に被着された第2金属の被覆領域を含む。
【0022】本発明によるリードフレーム構造を形成す
る好適な方法を説明するため、図4は、製造初期段階に
おけるリボン基板81の拡大断面図を示す。この例は、
非メッキ・ダイ・ボンディング部を有するリードフレー
ム構造を形成するものである。もちろん、この方法は、
リードフレーム材料からなる露出領域を有する1つのボ
ンディング・ポストが少なくとも得られる任意のマスキ
ング構成(例えば、図2に示す構成)に適する。
る好適な方法を説明するため、図4は、製造初期段階に
おけるリボン基板81の拡大断面図を示す。この例は、
非メッキ・ダイ・ボンディング部を有するリードフレー
ム構造を形成するものである。もちろん、この方法は、
リードフレーム材料からなる露出領域を有する1つのボ
ンディング・ポストが少なくとも得られる任意のマスキ
ング構成(例えば、図2に示す構成)に適する。
【0023】リボン基板81は、タブ部82とこのタブ
部82よりも薄いリード部83とを含む二重ゲージ(す
なわち、2つの厚さ)構成で示される。タブ部82は、
一般に0.50〜1.5mm(20〜60ミル)の範囲
の厚さを有し、リード部83は、一般に0.45〜0.
80mm(18〜30ミル)の範囲の厚さを有する。リ
ード部83は、特定のパッケージ条件に依存する長さを
有する。あるいは、単一ゲージ・リボン基板も用いられ
る。
部82よりも薄いリード部83とを含む二重ゲージ(す
なわち、2つの厚さ)構成で示される。タブ部82は、
一般に0.50〜1.5mm(20〜60ミル)の範囲
の厚さを有し、リード部83は、一般に0.45〜0.
80mm(18〜30ミル)の範囲の厚さを有する。リ
ード部83は、特定のパッケージ条件に依存する長さを
有する。あるいは、単一ゲージ・リボン基板も用いられ
る。
【0024】リボン基板81は、銅,銅合金,銅メッキ
鉄/ニッケル合金(例えば、Alloy42)などからなる。
リボン基板81などのリボン基板は、神戸製鋼,Olin B
rassCorp. of East Alton, Illinois,Pongsan Materia
ls Corp. of Pongsan, Korea などの供給業者から入手
可能である。スタンピング・プロセス中に、リボン基板
81は、中心線86に沿って互いに平行な2つのリード
フレーム構造に一般にスタンピングされる。
鉄/ニッケル合金(例えば、Alloy42)などからなる。
リボン基板81などのリボン基板は、神戸製鋼,Olin B
rassCorp. of East Alton, Illinois,Pongsan Materia
ls Corp. of Pongsan, Korea などの供給業者から入手
可能である。スタンピング・プロセス中に、リボン基板
81は、中心線86に沿って互いに平行な2つのリード
フレーム構造に一般にスタンピングされる。
【0025】タブ部82およびリード部83の領域がマ
スキング層84によってマスキングされた後のリボン基
板81が示される。マスキング層84は、以降の第2金
属被着プロセス中に、第2金属がリボン基板81の被マ
スク部分に被着することを防ぐ。マスキング層84は、
好ましくは、Mylar (登録商標)などのマスキング・テ
ープからなり、周知の処理方法を利用してリボン基板8
1に適用される。
スキング層84によってマスキングされた後のリボン基
板81が示される。マスキング層84は、以降の第2金
属被着プロセス中に、第2金属がリボン基板81の被マ
スク部分に被着することを防ぐ。マスキング層84は、
好ましくは、Mylar (登録商標)などのマスキング・テ
ープからなり、周知の処理方法を利用してリボン基板8
1に適用される。
【0026】マスキング層84の下のタブ部82の領域
は、ダイ・ボンディング部(例えば、図1におけるダイ
・ボンディング部12)となる。さらに、本発明に従っ
て、マスキング層84は、このマスキング層84がリー
ド部83上に延在するような幅87を有する。この追加
幅により、第2金属は、露出部33(図1に図示)のよ
うな露出部を形成するためのマスキング層84の下のリ
ード部83の領域(スタンピング後にボンディング・ポ
ストになる部分を含む)に被着しない。ダイ・ボンディ
ング部がマスキングされる(すなわち、ダイ・ボンディ
ング部がメッキされず、少なくとリードがメッキされ
る)従来のプロセスでは、マスキング層は、リード部が
開始するところで終端する。これは、図4における矢印
88によって示される。
は、ダイ・ボンディング部(例えば、図1におけるダイ
・ボンディング部12)となる。さらに、本発明に従っ
て、マスキング層84は、このマスキング層84がリー
ド部83上に延在するような幅87を有する。この追加
幅により、第2金属は、露出部33(図1に図示)のよ
うな露出部を形成するためのマスキング層84の下のリ
ード部83の領域(スタンピング後にボンディング・ポ
ストになる部分を含む)に被着しない。ダイ・ボンディ
ング部がマスキングされる(すなわち、ダイ・ボンディ
ング部がメッキされず、少なくとリードがメッキされ
る)従来のプロセスでは、マスキング層は、リード部が
開始するところで終端する。これは、図4における矢印
88によって示される。
【0027】好ましくは、マスキング層84は、リード
フレーム構造がリボン基板81からスタンピングされる
か形成された後に、十分な量の露出領域がリード部83
に残るように、リード部83上にある距離だけ延在す
る。これは、スタンピング・プロセス中に、一部のリー
ドがタブ部82から切断される際に除去され、タブ部8
2に近接して配置されるためである(これについては、
例えば、図3においてより明確に示され、ここで制御リ
ード48および電流伝達リード49はダイ・ボンディン
グ部42の上にある)。好ましくは、マスキング層84
は、リードフレーム構造がスタンピングされた後に約
0.25mm(10ミル)の幅を有する露出領域を設け
るため、少なくとも約0.80mm(30ミル)だけリ
ード部83上に延在する。
フレーム構造がリボン基板81からスタンピングされる
か形成された後に、十分な量の露出領域がリード部83
に残るように、リード部83上にある距離だけ延在す
る。これは、スタンピング・プロセス中に、一部のリー
ドがタブ部82から切断される際に除去され、タブ部8
2に近接して配置されるためである(これについては、
例えば、図3においてより明確に示され、ここで制御リ
ード48および電流伝達リード49はダイ・ボンディン
グ部42の上にある)。好ましくは、マスキング層84
は、リードフレーム構造がスタンピングされた後に約
0.25mm(10ミル)の幅を有する露出領域を設け
るため、少なくとも約0.80mm(30ミル)だけリ
ード部83上に延在する。
【0028】リボン基板81が図4に示すようにマスキ
ングされた後、第2金属層がリボン基板81の非マスク
領域に被着される。好ましくは、第2金属は、周知の電
気メッキ方法を利用してリボン基板81の非マスク領域
にメッキされる。例えば、電流伝達ボンディング・ワイ
ヤ(例えば、図3に示すボンディング・ワイヤ44)用
のアルミニウム・ワイヤを収容するため、リボン基板8
1は、約1.3〜5.0ミクロン(50〜200マイク
ロインチ)の範囲の厚さを有するニッケル・ベース金属
でメッキされる。
ングされた後、第2金属層がリボン基板81の非マスク
領域に被着される。好ましくは、第2金属は、周知の電
気メッキ方法を利用してリボン基板81の非マスク領域
にメッキされる。例えば、電流伝達ボンディング・ワイ
ヤ(例えば、図3に示すボンディング・ワイヤ44)用
のアルミニウム・ワイヤを収容するため、リボン基板8
1は、約1.3〜5.0ミクロン(50〜200マイク
ロインチ)の範囲の厚さを有するニッケル・ベース金属
でメッキされる。
【0029】マスキング層がリード部83上に延在する
ようにマスキング層84の幅を増加することによって、
第1金属と整合性があるボンディング・ワイヤをワイヤ
・ボンディングするための露出領域(例えば、図1に示
す露出領域33)を形成するコスト効率的な方法が達成
される。マスキング層84の形状は、完成リードフレー
ムのリードのすべて,一部あるいは1つが第1金属の露
出領域を含むように容易に修正できる。ただし、コスト
が問題になる場合には、すべてのリードが露出部分を含
むことが好ましい。
ようにマスキング層84の幅を増加することによって、
第1金属と整合性があるボンディング・ワイヤをワイヤ
・ボンディングするための露出領域(例えば、図1に示
す露出領域33)を形成するコスト効率的な方法が達成
される。マスキング層84の形状は、完成リードフレー
ムのリードのすべて,一部あるいは1つが第1金属の露
出領域を含むように容易に修正できる。ただし、コスト
が問題になる場合には、すべてのリードが露出部分を含
むことが好ましい。
【0030】電気メッキの次に、マスキング層84は除
去され、リボン基板81は、周知の処理方法を利用して
所望の形状または構造(例えば、図1に示す構造)にス
タンピングされる。尚、いくつかのリードフレーム構造
がリボン基板81にスタンピングされることが理解され
る。次に、いくつかのリードフレーム構造は、ダイ・ボ
ンディング,ワイヤ・ボンディングおよび封止を含むプ
ロセス工程を介して一緒に処理され、パッケージングさ
れた半導体装置を形成する。次に装置は分離され、図3
に示す電力半導体装置40など個別ユニットを形成す
る。
去され、リボン基板81は、周知の処理方法を利用して
所望の形状または構造(例えば、図1に示す構造)にス
タンピングされる。尚、いくつかのリードフレーム構造
がリボン基板81にスタンピングされることが理解され
る。次に、いくつかのリードフレーム構造は、ダイ・ボ
ンディング,ワイヤ・ボンディングおよび封止を含むプ
ロセス工程を介して一緒に処理され、パッケージングさ
れた半導体装置を形成する。次に装置は分離され、図3
に示す電力半導体装置40など個別ユニットを形成す
る。
【0031】以上、製造業者が同一電力半導体パッケー
ジ内で異なる種類のボンディング・ワイヤを利用できる
リードフレーム構造および方法が提供された。これは、
製造上の柔軟性を大幅に向上させる。さらに、製造業者
は制御電極パッドを制御リードにワイヤ・ボンディング
するため、より直径の小さいワイヤを利用できる。直径
の小さいワイヤにより、製造業者は制御電極パッドの大
きさを小さくでき、これはダイの小型化,コスト節減お
よび可搬性の向上につながる。
ジ内で異なる種類のボンディング・ワイヤを利用できる
リードフレーム構造および方法が提供された。これは、
製造上の柔軟性を大幅に向上させる。さらに、製造業者
は制御電極パッドを制御リードにワイヤ・ボンディング
するため、より直径の小さいワイヤを利用できる。直径
の小さいワイヤにより、製造業者は制御電極パッドの大
きさを小さくでき、これはダイの小型化,コスト節減お
よび可搬性の向上につながる。
【図1】本発明によるリードフレーム構造の拡大上面図
である。
である。
【図2】基準線2から見た図1のリードフレーム構造の
一部の拡大断面図である。
一部の拡大断面図である。
【図3】本発明によるリードフレーム構造を含む電力半
導体パッケージの斜視図である。
導体パッケージの斜視図である。
【図4】本発明によるリードフレーム構造を形成するた
めのリボン基板の断面図である。
めのリボン基板の断面図である。
11 リードフレーム 12 ダイ・ボンディング部 13 リード 14 上部 18 ダムバー 19 底部レール 21 ダイ・ボンディング・パッド(領域) 23 リードフレーム材料 24 第2金属 27 中央リード 28 制御リード 29 電流伝達リード 31 ボンディング・ポスト 32 主面 33 露出領域 34 被覆領域(残り部分) 40 電力半導体装置 41 リードフレーム構造 42 ダイ・ボンディング部 43 上部 44 ボンディング・ワイヤ 46 ボンディング・ワイヤ 47 中央リード 48 制御リード 49 電流伝達リード 51 ダイ・ボンディング領域 52 半導体ダイ(デバイス) 53 制御電極パッド 54 電流伝達電極パッド 61 ボンディング・ポスト 63 露出部分 64 被覆部分 66 ボンディング・ポスト 68 露出部分 69 被覆部分 72 封止材 76 幅 81 リボン基板 82 タブ部 83 リード部 84 マスキング層 86 中心線 87 幅
Claims (2)
- 【請求項1】 第1金属(23)からなるタブ部;およ
び前記タブ部に結合された第1リード(28)であっ
て、前記第1リードは前記第1金属(23)からなり、
かつ接続ワイヤをボンディングするための第1主面(3
2)を有する第1ボンディング・ポストを含み、前記第
1主面(32)は、前記第1金属からなる第1露出領域
(33)と、前記第1金属(23)上に被着された第2
金属(24)からなる第1残り領域(34)とを含む、
第1リード(28);によって構成されることを特徴と
する半導体リードフレーム構造。 - 【請求項2】 第1金属からなるリードフレーム構造で
あって、前記リードフレーム構造は、ダイボンディング
部(42)と複数のリードとを含み、前記ダイ・ボンデ
ィング部はダイ・ボンディング領域(51)を有し、前
記複数のリードは、第1ボンディング・ポスト(61)
を有する第1リード(48)と、第2ボンディング・ポ
スト(66)を有する第2リード(49)と、第3リー
ド(47)とを含み、前記第1および第2リードは前記
ダイ・ボンディング部から離間され、前記第3リードは
前記ダイ・ボンディング部に接続され、前記第1ボンデ
ィング・ポストは、前記第1金属の第1露出部分(6
3)を含み、前記第2ボンディング・ポストは、第2金
属からなる第1被覆部分(69)を含む第2主面を有す
る、リードフレーム構造(41);前記ダイ・ボンディ
ング領域にボンディングされた半導体ダイ(52)であ
って、前記半導体ダイは、上面に形成された制御電極パ
ッド(53)および電流伝達電極パッド(54)を含
む、半導体ダイ(52);前記制御電極パッドを前記第
1ボンディング・ポストに接続する第1ボンディング・
ワイヤ(46);前記電流伝達電極を前記第2ボンディ
ング・ポストに接続する第2ボンディング・ワイヤ(4
4);および少なくとも前記ダイ・ボンディング・パッ
ド,前記半導体ダイ,前記第1および第2ボンディング
・ワイヤならびに前記第1および第2ボンディング・ポ
ストを被覆する封止材(72);によって構成されるこ
とを特徴とする電力半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US398830 | 1995-03-06 | ||
US08/398,830 US5530284A (en) | 1995-03-06 | 1995-03-06 | Semiconductor leadframe structure compatible with differing bond wire materials |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08264697A true JPH08264697A (ja) | 1996-10-11 |
Family
ID=23576955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7956696A Pending JPH08264697A (ja) | 1995-03-06 | 1996-03-06 | 半導体リードフレーム構造およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5530284A (ja) |
EP (1) | EP0731505A3 (ja) |
JP (1) | JPH08264697A (ja) |
KR (1) | KR960036164A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082770A (ja) * | 1998-06-11 | 2000-03-21 | Internatl Rectifier Corp | 高電流容量半導体装置のハウジング |
JP2015019115A (ja) * | 2014-10-28 | 2015-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10504869B2 (en) | 2016-09-30 | 2019-12-10 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5778520A (en) * | 1996-07-03 | 1998-07-14 | Kim; Jong Tae | Method of making an assembly package in an air tight cavity and a product made by the method |
JP2781783B2 (ja) * | 1996-07-30 | 1998-07-30 | 山形日本電気株式会社 | 半導体装置用パッケージ |
SG60122A1 (en) * | 1996-10-01 | 1999-02-22 | Int Rectifier Corp | Surface mount to-220 package and process for the manufacture thereof |
US5998856A (en) * | 1996-11-28 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US6215174B1 (en) * | 1997-01-20 | 2001-04-10 | Matsushita Electronics Corporation | Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame |
US6242800B1 (en) * | 1997-03-12 | 2001-06-05 | International Rectifier Corp. | Heat dissipating device package |
US5867367A (en) * | 1997-12-04 | 1999-02-02 | Intel Corporation | Quad flat pack integrated circuit package |
US6476481B2 (en) | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
DE19828190A1 (de) * | 1998-06-24 | 1999-09-23 | Siemens Ag | Anschlußanordnung |
US6284570B1 (en) | 1998-12-28 | 2001-09-04 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component from a conductive substrate containing a plurality of vias |
US6538306B1 (en) * | 1999-07-02 | 2003-03-25 | Rohm Co., Ltd. | Electronic part |
JP4651153B2 (ja) * | 1999-10-28 | 2011-03-16 | ローム株式会社 | 半導体装置 |
US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
JP2001308247A (ja) * | 2000-04-19 | 2001-11-02 | Nec Kansai Ltd | リードフレーム及び表面実装型半導体装置 |
US6749100B2 (en) * | 2001-11-28 | 2004-06-15 | Asm Technology Singapore Pte Ltd. | Multiple-head wire-bonding system |
US20030155635A1 (en) * | 2002-02-21 | 2003-08-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, method for designing the same and recording medium that can be read by computer in which program for designing semiconductor device is recorded |
JP3875126B2 (ja) * | 2002-03-22 | 2007-01-31 | シャープ株式会社 | 半導体装置及びその製造方法 |
US7323361B2 (en) * | 2002-03-29 | 2008-01-29 | Fairchild Semiconductor Corporation | Packaging system for semiconductor devices |
US6803255B2 (en) * | 2002-07-31 | 2004-10-12 | Delphi Technologies, Inc. | Dual gauge lead frame |
JP2004281887A (ja) * | 2003-03-18 | 2004-10-07 | Himeji Toshiba Ep Corp | リードフレーム及びそれを用いた電子部品 |
JP4248953B2 (ja) | 2003-06-30 | 2009-04-02 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
CN100490140C (zh) * | 2003-07-15 | 2009-05-20 | 飞思卡尔半导体公司 | 双规引线框 |
US7511361B2 (en) * | 2005-01-05 | 2009-03-31 | Xiaotian Zhang | DFN semiconductor package having reduced electrical resistance |
US20060145312A1 (en) * | 2005-01-05 | 2006-07-06 | Kai Liu | Dual flat non-leaded semiconductor package |
US7898092B2 (en) * | 2007-11-21 | 2011-03-01 | Alpha & Omega Semiconductor, | Stacked-die package for battery power management |
US7884454B2 (en) | 2005-01-05 | 2011-02-08 | Alpha & Omega Semiconductor, Ltd | Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package |
WO2007010315A2 (en) | 2005-07-20 | 2007-01-25 | Infineon Technologies Ag | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component |
US8164176B2 (en) * | 2006-10-20 | 2012-04-24 | Infineon Technologies Ag | Semiconductor module arrangement |
US8237268B2 (en) * | 2007-03-20 | 2012-08-07 | Infineon Technologies Ag | Module comprising a semiconductor chip |
DE102007050608A1 (de) * | 2007-10-23 | 2009-04-30 | Infineon Technologies Ag | Gehäuse für einen Halbleiter-Chip |
US8310051B2 (en) | 2008-05-27 | 2012-11-13 | Mediatek Inc. | Package-on-package with fan-out WLCSP |
US8093722B2 (en) | 2008-05-27 | 2012-01-10 | Mediatek Inc. | System-in-package with fan-out WLCSP |
US20100213588A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Hsien Hsieh | Wire bond chip package |
US20100213589A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Hsien Hsieh | Multi-chip package |
US9257375B2 (en) | 2009-07-31 | 2016-02-09 | Alpha and Omega Semiconductor Inc. | Multi-die semiconductor package |
US8164199B2 (en) * | 2009-07-31 | 2012-04-24 | Alpha and Omega Semiconductor Incorporation | Multi-die package |
DE102009045181B4 (de) * | 2009-09-30 | 2020-07-09 | Infineon Technologies Ag | Leistungshalbleitermodul |
CN102254894A (zh) * | 2011-07-25 | 2011-11-23 | 吴江恒源金属制品有限公司 | 改进型三极管引线框架 |
US20190097524A1 (en) * | 2011-09-13 | 2019-03-28 | Fsp Technology Inc. | Circuit having snubber circuit in power supply device |
JP6193622B2 (ja) * | 2013-05-28 | 2017-09-06 | 日本特殊陶業株式会社 | 配線基板ユニットおよびリード付き配線基板の製造方法 |
US9431394B2 (en) * | 2013-08-29 | 2016-08-30 | Infineon Technologies Ag | Power semiconductor package with gate and field electrode leads |
CN103531570A (zh) * | 2013-10-28 | 2014-01-22 | 沈健 | 一种大功率的分体引线框架 |
CN103824834B (zh) * | 2014-03-03 | 2016-06-15 | 无锡新洁能股份有限公司 | 一种具有改进型封装结构的半导体器件及其制造方法 |
DE102016112289B4 (de) * | 2016-07-05 | 2020-07-30 | Danfoss Silicon Power Gmbh | Leiterrahmen und Verfahren zur Herstellung desselben |
CN106684152A (zh) * | 2017-01-11 | 2017-05-17 | 山东天岳晶体材料有限公司 | 一种散热型场效应管 |
EP3462482A1 (en) | 2017-09-27 | 2019-04-03 | Nexperia B.V. | Surface mount semiconductor device and method of manufacture |
DE102019129675A1 (de) | 2018-12-11 | 2020-06-18 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
US11573203B2 (en) * | 2020-09-21 | 2023-02-07 | Texas Instruments Incorporated | Humidity sensor |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717155A (en) * | 1980-07-03 | 1982-01-28 | Mitsubishi Electric Corp | Resin sealing type semiconductor device |
JPS58106853A (ja) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | リ−ドフレ−ム |
US4451845A (en) * | 1981-12-22 | 1984-05-29 | Avx Corporation | Lead frame device including ceramic encapsulated capacitor and IC chip |
JPS59144154A (ja) * | 1983-02-07 | 1984-08-18 | Hitachi Ltd | 樹脂封止形電子装置 |
JPS59152654A (ja) * | 1983-02-21 | 1984-08-31 | Nec Corp | 絶縁形半導体装置 |
FR2570877B1 (fr) * | 1984-09-21 | 1987-05-22 | Silicium Semiconducteur Ssc | Composant semi-conducteur monte en boitier plastique et procede de montage correspondant |
JPS61194755A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体装置 |
JPH01145837A (ja) * | 1987-12-02 | 1989-06-07 | Toshiba Corp | 半導体装置 |
JPH01278053A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | 高電力型半導体装置 |
IT1233008B (it) * | 1989-09-21 | 1992-03-14 | Sgs Thomson Microelectronics | Dispositivo integrato con connessioni perfezionate fra i terminali e la piastrina di materiale semiconduttore integrante componenti elettronici |
JPH0760839B2 (ja) * | 1990-03-15 | 1995-06-28 | 株式会社東芝 | 半導体装置 |
US5049973A (en) * | 1990-06-26 | 1991-09-17 | Harris Semiconductor Patents, Inc. | Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s) |
JPH04258157A (ja) * | 1991-02-12 | 1992-09-14 | Mitsubishi Electric Corp | リ−ドフレ−ム |
JP3018050B2 (ja) * | 1991-11-15 | 2000-03-13 | ローム株式会社 | 半導体装置およびその製造方法 |
JPH05166984A (ja) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
JP2708320B2 (ja) * | 1992-04-17 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置及びその製造方法 |
US5277356A (en) * | 1992-06-17 | 1994-01-11 | Rohm Co., Ltd. | Wire bonding method |
JPH06132457A (ja) * | 1992-10-15 | 1994-05-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH06216307A (ja) * | 1993-01-13 | 1994-08-05 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH06216308A (ja) * | 1993-01-14 | 1994-08-05 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
-
1995
- 1995-03-06 US US08/398,830 patent/US5530284A/en not_active Expired - Lifetime
- 1995-05-30 US US08/452,754 patent/US5557842A/en not_active Expired - Lifetime
-
1996
- 1996-02-29 EP EP96103053A patent/EP0731505A3/en not_active Withdrawn
- 1996-02-29 KR KR1019960005642A patent/KR960036164A/ko not_active Application Discontinuation
- 1996-03-06 JP JP7956696A patent/JPH08264697A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082770A (ja) * | 1998-06-11 | 2000-03-21 | Internatl Rectifier Corp | 高電流容量半導体装置のハウジング |
JP2015019115A (ja) * | 2014-10-28 | 2015-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10504869B2 (en) | 2016-09-30 | 2019-12-10 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US5530284A (en) | 1996-06-25 |
US5557842A (en) | 1996-09-24 |
KR960036164A (ko) | 1996-10-28 |
EP0731505A3 (en) | 1998-04-15 |
EP0731505A2 (en) | 1996-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08264697A (ja) | 半導体リードフレーム構造およびその製造方法 | |
US7508012B2 (en) | Electronic component and method for its assembly | |
US5633528A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
US7253090B2 (en) | Chip scale surface mounted device and process of manufacture | |
US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
US7872336B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
TWI405274B (zh) | 無夾且無線之半導體晶粒封裝及其製造方法 | |
US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
JPS60167454A (ja) | 半導体装置 | |
JP2002198482A (ja) | 半導体装置およびその製造方法 | |
US4609936A (en) | Semiconductor chip with direct-bonded external leadframe | |
WO1991000617A1 (en) | Low inductance encapsulated package including a semiconductor chip | |
EP0154187B1 (en) | Tape bonding material and structure for electronic circuit fabrication | |
JPS6232622B2 (ja) | ||
JPH03105950A (ja) | 半導体集積回路のパッケージ | |
JPH0855856A (ja) | 半導体装置とその製造方法 | |
JP2003318346A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
JPH0625004Y2 (ja) | 集積回路 | |
JPH11162998A (ja) | 半導体装置およびその製造方法 | |
JPH05218271A (ja) | Icパッケージ | |
JPH01117052A (ja) | Icリードフレーム | |
JPH02110982A (ja) | 半導体装置の製造方法 | |
JPH03169057A (ja) | 半導体装置 |