JP3875126B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3875126B2
JP3875126B2 JP2002081083A JP2002081083A JP3875126B2 JP 3875126 B2 JP3875126 B2 JP 3875126B2 JP 2002081083 A JP2002081083 A JP 2002081083A JP 2002081083 A JP2002081083 A JP 2002081083A JP 3875126 B2 JP3875126 B2 JP 3875126B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
connecting portion
semiconductor element
mounting piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002081083A
Other languages
English (en)
Other versions
JP2003282810A (ja
Inventor
保寿 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002081083A priority Critical patent/JP3875126B2/ja
Priority to US10/392,212 priority patent/US6703695B2/en
Publication of JP2003282810A publication Critical patent/JP2003282810A/ja
Application granted granted Critical
Publication of JP3875126B2 publication Critical patent/JP3875126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に搭載される基板の回路配線パターンに柔軟に対応する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図４は、従来の代表的な半導体装置を示す平面図である。この半導体装置は、半導体素子１と、この半導体素子１を搭載する載置片２及び４本の外部接続用のリード端子３，４，５，６とからなるリードフレーム７とを備えており、載置片２は、リード端子４にて接続・支持され、載置片２とリード端子３，４，５，６の一部とが封止樹脂８によって封止されたものである。
【０００３】
また、リードフレーム７においては、リード端子３，４，５，６の中程がタイバー部１１にて相互に連結されるとともに、一端が横枠９に接続・支持されており、複数のリードフレーム７がこの横枠９に並置されている。さらに、リードフレーム７において、載置片２がもう一方の横枠１０に接続・支持されるとともに、リード端子４を介して前記横枠９に接続・支持されており、複数のリードフレーム７がこの横枠１０に並置されている。
【０００４】
図４（ｂ）も、従来の半導体装置を示す平面図であるが、載置片２が上記とは別のリード端子５を介して横枠９に接続・支持されている点において、図４（ａ）に示すものと異なっている。
【０００５】
次に、上記した従来の半導体装置の製造方法について、図５及び図６を参照しながら説明する。
【０００６】
まず、図５に示すように、図４（ａ）のリードフレーム７の載置片２に、半導体素子１をダイボンドする。
【０００７】
次いで、この半導体素子１とリード端子３，５，６及び載置片２とにそれぞれボンディングワイヤ１２によって結線を施して回路を形成する。なお、半導体素子１の裏面と載置片２とは電気的に接続されている。
【０００８】
続いて、リードフレーム７をトランスファーモールド法等により、封止樹脂８にて封止した後、横枠９，１０とタイバー部１１を切除し、これによって半導体装置が形成される（図６参照）。
【０００９】
【発明が解決しようとする課題】
上記した従来の半導体装置の製造ラインの流れは図７に示す通り、リードフレーム製造工程、半導体素子ダイボンド工程、ワイヤボンド工程、樹脂モールド工程、タイバーカット工程と一連に続くものであるが、この製造ラインはリードフレームの形状毎に個々に独立したラインとなっている。すなわち、例えば、図４（ａ）のリードフレーム７を使用する半導体装置（ａ）と図４（ｂ）のリードフレーム７を使用する半導体装置（ｂ）とでは、リードフレーム７の形状が異なっているので、前者のリードフレーム製造工程と後者のそれとでは使用される金型その他の仕様が異なる。そして、このリードフレームの形状の相違に伴い、リードフレーム製造工程と同様半導体素子ダイボンド工程、ワイヤボンド工程、樹脂モールド工程、タイバーカット工程の各工程においてもその仕様が異なっていることから、製造ラインはリードフレームの形状の種類の数だけ必要であった。この点をさらに詳述する。
【００１０】
上記した従来の半導体装置が基板に搭載される状態を図８に示している。図中の符号１３は、電子機器の回路基板である。例えば、図４（ａ）のリードフレーム７を使用する半導体装置の場合、リード端子３は入力電圧端子、リード端子４は出力電圧端子、リード端子５はＧＮＤ端子、リード端子６は出力電圧制御端子である。この半導体装置を回路基板上に搭載する場合、図８に示すように基板１３上には半導体装置のリード端子配置に合わせた回路配線が必要となる。したがって、半導体装置のリード端子配置が分からなければ回路基板を設計することはできなかった。
【００１１】
また、基板の回路配線の都合で、半導体装置の端子配置について出力電圧端子とＧＮＤ端子のみ入れ替えたい場合、例えばリード端子４をＧＮＤ端子、リード端子５を出力電圧端子にしたい場合、図４（ｂ）のリードフレーム７を使用し、半導体装置を製造する必要があった。この場合、リードフレーム７の形状が図４（ａ）と（ｂ）とでは異なるために、そのリードフレーム７の形状に合わせた製造ラインを設けなければならない。したがって、リードフレーム７の形状の種類の数だけ製造ラインを設ける必要があった。
【００１２】
また、従来の半導体装置にあっては上記した問題とは別に次のような問題もあった。
【００１３】
すなわち、半導体装置の製造時におけるインライン搬送等では、載置片２の曲がりが発生するおそれがあるが、この載置片２の曲がりが生じれば、製造工程に支障が発生することから、従来の半導体装置の製造前におけるリードフレーム７では、載置片２が横枠１０により接続・支持されており、この載置片２の曲がりを防ぐ構造になっている。一方、リードフレーム７の材料コストの低減を行なう為には、タイバーカット工程において、できるだけ切除される不要な部分を少なくする必要があることから、大部分が切除される横枠１０を取り除いたリードフレーム７が考えられる。しかし、横枠１０を取り除いた場合、載置片２を支持するのはリード端子４のみになってしまい（図４（ａ）に示すリードフレーム７の場合）、載置片２の曲がりに対する強度は弱くなってしまう。このように従来の半導体装置にあっては、リードフレームの強度保持と材料コストの低減との両立が果たせないといった問題があった。
【００１４】
本発明はこうした問題点を解決するためになされたもので、リード端子の配置転換を効率よく行なうことができるとともに、製造工程において載置片の曲がりに対する強度を保ちながらリードフレーム材料のコスト低減を図り、製造ラインを単一のラインとすることができる半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、半導体素子と、半導体素子搭載用の載置片及び外部接続用の複数本のリード端子を備えたリードフレームとを有し、載置片と各リード端子の載置片側の端部とが一体に樹脂封止された半導体装置において、前記載置片から前記各リード端子間にそれぞれ連結部が延設されるとともに、各連結部の先端部がそれぞれ隣接する前記リード端子と接続され、前記各リード端子のうち外部の回路配線パターンに対応するリード端子と前記半導体素子とがワイヤボンディングされるとともに、前記半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部が切除されたことを特徴とする。
【００１６】
この発明によれば、載置片から各リード端子間にそれぞれ連結部が延設されるとともに、各連結部の先端部がそれぞれ隣接するリード端子と接続されているので、載置片を接続・支持する横枠を設けなくても、半導体装置製造時に発生するおそれがある載置片の曲がりに対する強度を十分に保つことができる。また、各リード端子のうち外部の回路配線パターンに対応するリード端子と半導体素子とがワイヤボンディングされるとともに、前記半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部が切除されるので、基板の回路配線に合わせた端子配置の半導体装置を提供することができる。
【００１７】
本発明は、前記構成の半導体装置において、前記連結部は、前記リード端子を連結しているタイバー部を介してリード端子と接続されたことを特徴とする。
【００１８】
この発明によれば、連結部がタイバー部を介してリード端子と接続されているので、簡易な構成でリードフレームを形成することができ、また、載置片を接続・支持する横枠を設けなくても、半導体装置製造時に発生するおそれがある載置片の曲がりに対する強度を十分に保つことができる。
【００１９】
本発明は、前記構成の半導体装置において、前記リード端子と連結部の接続位置が前記樹脂封止の外部に設定されたことを特徴とする。
【００２０】
この発明によれば、樹脂封止の外部においてリード端子と連結部の接続を行なうので、樹脂封止後に連結部をカットすることができる。
【００２１】
本発明は、前記記載の半導体装置の製造方法であって、半導体素子搭載用の載置片及び外部接続用の複数本のリード端子を備え、前記載置片から前記各リード端子間にそれぞれ連結部が延設されるとともに、各連結部の先端部がそれぞれ隣接する前記リード端子と接続されてなるリードフレームを製造するリードフレーム製造工程と、前記載置片に半導体素子を搭載する半導体素子ダイボンド工程と、前記半導体装置が搭載される外部の回路配線パターンに対応するリード端子と半導体素子とをワイヤボンディングするワイヤボンド工程と、前記載置片と各リード端子の載置片側の端部とを一体的に樹脂封止する樹脂モールド工程と、前記半導体素子とワイヤボンディングされていないリード端子に隣接するタイバー部及び連結部以外の他のタイバー部及び連結部を切除するタイバー部及び連結部のカット工程と、を含むことを特徴とする。
【００２２】
この発明によれば、タイバー部及び連結部のカット工程において、タイバー部の切除と同時に半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部を切除することができる。したがって、リードフレームはタイバー部及び連結部のカット工程まで同一形状となるので、リードフレーム製造工程において同一のリードフレームを製造すれば良い。そして、この単一種類のリードフレームにおいて半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部を切除すれば種々の回路配線に対応したリードフレームが製造できるので、端子配置が異なる半導体装置の製造であっても、単一の製造ラインで行なうことができる。
【００２３】
本発明は、前記の半導体装置の製造方法において、前記タイバー部及び連結部のカット工程は、樹脂モールド工程にて樹脂封止された後に行われることを特徴とする。
【００２４】
この発明によれば、タイバー部及び連結部のカット工程が、樹脂封止後に行われるので、連結部のカット金型によって、リード端子と半導体素子との電気的な接続を行なうボンディングワイヤが切除されたり、変形等することが防止できる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。なお、以下の説明において上記した従来技術と同様の構成のものには、同一符号を付している。
【００２６】
図１は、本発明の実施の形態に係る半導体装置を示す平面図である。
この半導体装置は、半導体素子１と、半導体素子搭載用の載置片２及び外部接続用の４本のリード端子３，４，５，６を備えたリードフレーム７とを有し、載置片２と各リード端子３，４，５，６の載置片側の端部とが一体に封止樹脂８によって樹脂封止されたものである。
【００２７】
また、リードフレーム７においては、リード端子３，４，５，６の一端が横枠９に接続・支持されており、複数のリードフレーム７がこの横枠９に並置されている。なお、図中の符号１１はタイバー部を示す。
【００２８】
載置片２からは、各リード端子３，４，５，６間にそれぞれ連結部１４，１５，１６が延設されるとともに、各連結部１４，１５，１６の先端部がそれぞれ隣接するリード端子３，４，５，６とタイバー部１１を介して接続されている。このリード端子３，４，５，６と連結部１４，１５，１６との接続位置は、樹脂封止の外部に位置するよう設定されている。
【００２９】
さらに、各リード端子３，４，５，６のうち外部の回路配線パターンに対応するリード端子と半導体素子１とは、ボンディングワイヤ１２によってワイヤボンディング（電気的に接続）されるとともに、各連結部１４，１５，１６のうち半導体素子１とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部は切除される。
【００３０】
図１（ｂ）に示したリードフレーム７の斜線部分は、リード端子４と載置片２を接続する場合のタイバー部１１と連結部１６、及び横枠９における切除箇所の一例である。この図１（ｂ）においては、連結部１４及び１５を残し、連結部１６を切除している。したがってこの場合、リード端子４のみが、タイバー部１１と連結部１４，１５とを介して載置片２に接続されることとなり、このリードフレーム７は、従来技術における図４（ａ）に示したリードフレーム７と同様の構成となっている。
【００３１】
なお、本実施の形態に係るリードフレーム７では、従来のリードフレーム７に形成されていた載置片２を接続・支持する横枠１０は設けられていない。横枠１０を設けなくても、連結部１４，１５，１６がタイバー部１１に連結されているので、リードフレーム７の強度を確保することができるからである。
【００３２】
次に、上記の構成の半導体装置の製造工程について、図２を参照しながら説明する。図２は、本発明の実施の形態に係る半導体装置の製造工程を示すフロー図である。
【００３３】
まず、リードフレーム７を製造するリードフレーム製造工程を経て、半導体素子ダイボンド工程、ワイヤボンド工程、樹脂モールド工程、タイバーカット工程の順序で製造されるのは、上記した従来例と同様である。ただし、従来例におけるタイバーカット工程の代わりにタイバー部及び連結部のカット工程とされている点において、従来例とは異なっている。
【００３４】
本実施の形態におけるリードフレーム製造時には、従来のように半導体装置のリード端子配置をあらかじめ考慮して所望のリードフレーム７を製造するのではなく、図１に示すような１種類のリードフレーム７を製造すればよい。そのため、リードフレーム製造用に打ち抜き金型を替える必要はなく、１種類の打ち抜き金型でリードフレーム７を製造する。
【００３５】
その後、載置片２に半導体素子１を搭載する半導体素子ダイボンド工程、半導体装置が搭載される外部の回路配線パターンに対応するリード端子と半導体素子１とをワイヤボンディング（電気的に接続）するワイヤボンド工程、載置片２と各リード端子３，４，５，６の載置片側の端部とを一体的に樹脂封止する樹脂モールド工程、半導体素子１とワイヤボンディングされていないリード端子に隣接する連結部以外の他のタイバー部１１及び連結部を切除するタイバー部及び連結部のカット工程によって、半導体装置が製造される。例えば、図２に示すようにリード端子が４端子の半導体装置の場合、これら４端子のうち、いずれか１つのリード端子を選択し、載置片２と接続するように、この選択したリード端子（半導体素子１とワイヤボンディングされていないリード端子）に隣接する連結部以外の他の連結部を切除することが可能である。この切除する連結部が変わったとしても、カット金型に対してリードフレーム７をずらしてセットすることにより、同一のカット金型にて、異なった連結部を切除することができる。
【００３６】
なお、このタイバー部及び連結部のカット工程において、半導体素子１とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部を切除する際に、載置片２と接続するリード端子の両端に連結部がある場合には、この両端の連結部を残して他の連結部を切除し、載置片２と接続するリード端子のいずれか片側にしか連結部がない場合には、この片側の連結部のみを残して他の連結部を切除する（図２のタイバー部及び連結部のカット工程図参照）。つまり、図１（ｂ）において、リード端子３のように片側にのみ連結部１４がある場合は、この連結部１４のみを残して連結部１５，１６及びタイバー部１１を切除し、リード端子４のように両端に連結部１４，１５がある場合には、この両端の連結部１４，１５を残して連結部１６及びタイバー部１１を切除する。
【００３７】
また、タイバー部及び連結部のカット工程は、樹脂モールド工程後に行われる。半導体装置製造工程における載置片２の曲がり防止を考慮すると、ワイヤボンド工程と樹脂モールド工程との間で連結部を切除しなければならない。しかしその場合、連結部のカット金型によって、ボンディングワイヤが切除されたり変形等するおそれがある為に、樹脂封止後に連結部の切除を行なうのが望ましいからである。
【００３８】
また、連結部の切除は、樹脂封止後にタイバー部１１の切除と同時に行われる。１つのカット金型を用いて１回で切除でき、効率が良いからである。
【００３９】
次に、上記構成の半導体装置を基板に搭載する方法について、従来における半導体装置と比較しながら、図３及び図４を参照しながら説明する。
【００４０】
例えば、従来の半導体装置において、載置片２がリード端子４と接続しているリードフレーム７（図４（ａ）に示すリードフレーム）の場合、リード端子３は入力電圧端子、リード端子４は出力電圧端子、リード端子５はＧＮＤ端子、リード端子６は出力電圧制御端子である。しかし、半導体装置を回路基板上に実装する際に、基板上の回路が既に、図３に示すようにホールＡは入力電圧端子、ホールＢはＧＮＤ端子、ホールＣは出力電圧端子、ホールＤは出力電圧制御端子に対応した回路配線になっていた場合に、従来の半導体装置では、この回路配線に合わせて図４（ｂ）に示すリードフレーム７を製造しなければならない。
【００４１】
上記のような回路配線の回路基板に対して、本実施の形態に係る半導体装置のリードフレーム７では、同じリードフレーム７を用いて回路基板の設計を変更することなく、以下のように半導体装置にて端子転換を行ない、回路基板上に半導体装置を搭載することができる。
【００４２】
すなわち、まず、図１（ａ）に示す半導体装置において、内部の半導体素子１からリード端子５に結線しているボンディングワイヤ１２を半導体素子１からリード端子４に結線する。次いで、樹脂モールド工程にて樹脂封止した後、タイバー部及び連結部のカット工程にて、端子５の両側の連結部１５，１６を残すようにタイバー部１１及び連結部１４を切除する。以上の工程により、所望の端子配列の半導体装置を得ることができ、この半導体装置を回路基板上に搭載することができる（図３参照）。
【００４３】
以上、本発明の半導体装置に係る実施の形態について、リード端子が４端子の半導体装置を例にとって説明したが、このような４端子のものに限られるものではなく、リード端子が３端子以上の半導体装置であれば、好適に実施できるものである。
【００４４】
【発明の効果】
本発明の半導体装置によれば、載置片から各リード端子間にそれぞれ連結部が延設されるとともに、各連結部の先端部がそれぞれ隣接するリード端子と接続されているので、載置片を接続・支持する横枠を設けなくても、半導体装置製造時に発生するおそれがある載置片の曲がりに対する強度を十分に保つことができる。これにより、従来必要であった載置片を接続・支持するための横枠を無くすることができるので、リードフレームの材料のコスト低減を図ることができ、横枠を設ける代わりに連結部を設けることを考慮しても上記コスト低減の効果を得ることができる。
【００４５】
また、各リード端子のうち外部の回路配線パターンに対応するリード端子と半導体素子とがワイヤボンディングされるとともに、前記半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部が切除されるので、基板の回路配線に合わせた端子配置の半導体装置を提供することができる。したがって、基板の回路設計を効率よく行なうことができる。加えて、半導体装置としても、半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部を切除することのみで異なる回路配線の回路基板に柔軟に対応することができるので、従来よりも迅速かつ低コストで所望の端子配列の半導体装置を提供することが可能である。
【００４６】
さらに、連結部をタイバー部を介してリード端子と接続した場合は、簡易な構成でリードフレームを形成することができ、また、載置片を接続・支持する横枠を設けなくても、半導体装置製造時に発生するおそれがある載置片の曲がりに対する強度を十分に保つことができる。
【００４７】
さらにまた、リード端子と連結部の接続位置を樹脂封止の外部に設定した場合は、樹脂封止の外部においてリード端子と連結部の接続を行なうので、樹脂封止後に連結部をカットすることができる。
【００４８】
本発明の半導体装置の製造方法によれば、タイバー部及び連結部のカット工程において、タイバー部の切除と同時に半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部を切除することができる。したがって、リードフレームはタイバー部及び連結部のカット工程まで同一形状となるので、リードフレーム製造工程において同一のリードフレームを製造すれば良い。そして、この単一種類のリードフレームにおいて半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部を切除すれば種々の回路配線に対応したリードフレームが製造できるので、端子配置が異なる半導体装置の製造であっても、単一の製造ラインで行なうことができる。したがって、リードフレームの在庫管理を容易かつ効率的に行なうことができる。また、１種類のリードフレーム打ち抜き型によってリードフレームを製造することができるので、従来のような金型の載せ替え等が不要となり、製造作業を効率的に行なうことができる。また、タイバー部及び連結部のカット工程を、樹脂封止後に行うので、連結部のカット金型によって、ボンディングワイヤが切除されたり、変形等することが防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置を示す平面図である。
【図２】本発明の実施の形態における半導体装置の製造ラインを示すフロー図である。
【図３】本発明の実施の形態における半導体装置の基板搭載図である。
【図４】従来の半導体装置を示す平面図である。
【図５】従来の半導体装置の製造方法を説明する図である。
【図６】従来の半導体装置の外観を示す図である。
【図７】従来の半導体装置の製造ラインを示すフロー図である。
【図８】従来の半導体装置の基板搭載図である。
【符号の説明】
１ 半導体素子
２ 載置片
３，４，５，６ リード端子
７ リードフレーム
８ 封止樹脂
１１ タイバー部
１４，１５，１６ 連結部

Claims (5)

  1. 半導体素子と、半導体素子搭載用の載置片及び外部接続用の複数本のリード端子を備えたリードフレームとを有し、載置片と各リード端子の載置片側の端部とが一体に樹脂封止された半導体装置において、
    前記載置片から前記各リード端子間にそれぞれ連結部が延設されるとともに、各連結部の先端部がそれぞれ隣接する前記リード端子と接続され、
    前記各リード端子のうち外部の回路配線パターンに対応するリード端子と前記半導体素子とがワイヤボンディングされるとともに、前記半導体素子とワイヤボンディングされていないリード端子に隣接する連結部以外の他の連結部が切除されたことを特徴とする半導体装置。
  2. 前記連結部は、前記リード端子を連結しているタイバー部を介してリード端子と接続されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記リード端子と連結部の接続位置が前記樹脂封止の外部に設定されたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 請求項１乃至３のいずれかに記載された半導体装置の製造方法であって、
    半導体素子搭載用の載置片及び外部接続用の複数本のリード端子を備え、前記載置片から各リード端子間にそれぞれ連結部が延設されるとともに、各連結部の先端部がそれぞれ隣接する前記リード端子と接続されてなるリードフレームを製造するリードフレーム製造工程と、
    前記載置片に半導体素子を搭載する半導体素子ダイボンド工程と、
    前記半導体装置が搭載される外部の回路配線パターンに対応するリード端子と半導体素子とをワイヤボンディングするワイヤボンド工程と、
    前記載置片と各リード端子の載置片側の端部とを一体的に樹脂封止する樹脂モールド工程と、
    前記半導体素子とワイヤボンディングされていないリード端子に隣接するタイバー部及び連結部以外の他のタイバー部及び連結部を切除するタイバー部及び連結部のカット工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記タイバー部及び連結部のカット工程は、樹脂モールド工程にて樹脂封止された後に行われることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2002081083A 2002-03-22 2002-03-22 半導体装置及びその製造方法 Expired - Fee Related JP3875126B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002081083A JP3875126B2 (ja) 2002-03-22 2002-03-22 半導体装置及びその製造方法
US10/392,212 US6703695B2 (en) 2002-03-22 2003-03-19 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002081083A JP3875126B2 (ja) 2002-03-22 2002-03-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003282810A JP2003282810A (ja) 2003-10-03
JP3875126B2 true JP3875126B2 (ja) 2007-01-31

Family

ID=28035721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002081083A Expired - Fee Related JP3875126B2 (ja) 2002-03-22 2002-03-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6703695B2 (ja)
JP (1) JP3875126B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
US8334583B2 (en) * 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US9059151B2 (en) * 2010-07-20 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with island terminals and embedded paddle and method of manufacture thereof
US20140210061A1 (en) * 2013-01-28 2014-07-31 Infineon Technologies Austria Ag Chip arrangement and chip package
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
JP6343455B2 (ja) * 2014-02-06 2018-06-13 日立オートモティブシステムズ株式会社 半導体パッケージ構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116557A (ja) 1985-06-07 1986-01-24 Hitachi Ltd 半導体装置
JPS625650A (ja) * 1985-07-02 1987-01-12 Oki Electric Ind Co Ltd 半導体装置用リ−ドフレ−ム
US5019893A (en) * 1990-03-01 1991-05-28 Motorola, Inc. Single package, multiple, electrically isolated power semiconductor devices
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
JP2716005B2 (ja) * 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
US5808325A (en) * 1996-06-28 1998-09-15 Motorola, Inc. Optical transmitter package assembly including lead frame having exposed flange with key
US6215174B1 (en) * 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
JP2001518692A (ja) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
MY118338A (en) * 1998-01-26 2004-10-30 Motorola Semiconductor Sdn Bhd A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe.
US5903050A (en) * 1998-04-30 1999-05-11 Lsi Logic Corporation Semiconductor package having capacitive extension spokes and method for making the same
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP3781926B2 (ja) 1999-09-30 2006-06-07 シャープ株式会社 光結合半導体装置
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame

Also Published As

Publication number Publication date
US20030178712A1 (en) 2003-09-25
US6703695B2 (en) 2004-03-09
JP2003282810A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
US6627977B1 (en) Semiconductor package including isolated ring structure
US8030741B2 (en) Electronic device
JP2708320B2 (ja) マルチチップ型半導体装置及びその製造方法
US20040046237A1 (en) Lead frame and method of manufacturing the same
US10373894B2 (en) Package structure and the method to fabricate thereof
US7173321B2 (en) Semiconductor package having multiple row of leads
JP3812447B2 (ja) 樹脂封止形半導体装置
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
US6774464B2 (en) Semiconductor device and method of manufacturing the same
JP3875126B2 (ja) 半導体装置及びその製造方法
JPH11121680A (ja) リードフレームおよび半導体装置
JPH0399459A (ja) 樹脂封止型半導体装置
JP4207133B2 (ja) 樹脂封止形半導体装置
JP3194906B2 (ja) 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ
US11862540B2 (en) Mold flow balancing for a matrix leadframe
JPH0738036A (ja) 半導体装置の製造方法
JP4207671B2 (ja) 半導体パッケージの製造方法
JPS6050347B2 (ja) シングルインライン半導体装置用リ−ドフレ−ム
JP2696619B2 (ja) リードフレーム、およびこれを用いた電子装置の製造方法、ならびにこの製造方法により製造された電子装置
JPH08241948A (ja) 半導体集積回路のリードフレームとその製造方法
KR19980020498A (ko) 센터 본딩 패드를 갖는 반도체 칩 패키지와 그 제조 방법
JPH05226534A (ja) 樹脂封止型半導体装置の製造方法
JPH09172042A (ja) 半導体装置
JPH03219663A (ja) 半導体装置用リードフレーム
JPS59115551A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees