JP3833464B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP3833464B2 JP3833464B2 JP2000334512A JP2000334512A JP3833464B2 JP 3833464 B2 JP3833464 B2 JP 3833464B2 JP 2000334512 A JP2000334512 A JP 2000334512A JP 2000334512 A JP2000334512 A JP 2000334512A JP 3833464 B2 JP3833464 B2 JP 3833464B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- chip mounting
- support
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
本発明は高出力トランジスタ用のリードフレームに関する。
【０００２】
【従来の技術】
高出力トランジスタ用のリードフレームは、半導体チップを載置する搭載部は放熱性にすぐれていることが重要のため厚肉材から形成され、一方、前記半導体チップ搭載部を支持するとともに外部リードとなる支持リード、及び、外部リードは別途装置との接続が容易に行え、且つ、成形性がすぐれることを要請されるので薄肉材より形成される。
【０００３】
従来、前記高出力トランジスタ用のリードフレームは異厚材を材料として製造されたものがある。これでは半導体チップ搭載部、支持リード、及び外部リードが同一材から形成されるので、比較的容易に製造されるが、異厚材は高価であり、どうしてもコスト高になる問題がある。
【０００４】
他の技術として、半導体チップ搭載部は厚肉材から形成し、支持リードと外部リードは別途材料の薄肉材から形成し、前記支持リードと半導体チップ搭載部をかしめ連結したものがある。
【０００５】
前記かしめ連結したリードフレームは、半導体チップ搭載部の一辺の端部に支持リードの幅と同等な幅の溝を形成し、該溝に前記支持リードの先端部を嵌め込み連結している。これではコストを低下させることができ、また、半導体チップ搭載部には放熱性に優れた最適な材料を、一方、支持リード、及び外部リードには加工性やワイヤーボンディング性に優れた材料をそれぞれ選択できる等の作用効果があるが、次ぎのような問題がある。
【０００６】
【この発明が解決しようとする課題】
前記従来のかしめ連結したリードフレームでは、前記外部リードが半導体チップ搭載部の前記溝に嵌め込んだ箇所に隙間やガタを生じやすく、連結不良のものがあり信頼性を低下する。また、前記連結された半導体チップ搭載部が傾くものがあり、外部放熱板との面接触性に問題がある。
【０００７】
さらに、前記かしめ連結の強度が低いことから支持リードを深い曲げ加工するのが難しく、当該支持リードと半導体チップ搭載部との水平面内での位置差を大きくつけられない。このため例えば高集積度の厚みの厚い半導体チップを搭載できない等の問題がある。
【０００８】
本発明はコストの低減ができ、且つ厚肉材で放熱性にも富む半導体チップ搭載部と、薄肉材の支持リードのかしめ連結が強固で、該支持リードに深い押し曲げ加工を施すことができ、半導体チップ搭載部との位置差を大きくつけられ、高集積度の半導体チップを搭載でき、また、ボンディグワイヤーの長さを短縮できるリードフレームを得ることを目的とする。
【０００９】
また、半導体チップ搭載部へのダイボンディングの際の接着材がリード側への漏れ出を阻止するリードフレームを得ることを目的とする。
【００１０】
【課題を解決するための手段】
本発明の要旨は、厚肉材から形成された半導体チップ搭載部と、前記半導体チップ搭載部を支持するとともに外部リードとして機能する薄板材から形成された支持リードと、前記支持リードに並んで設けた外部リードを有するリードフレームにおいて、前記半導体チップ搭載部の前記支持リードが連結する一辺側に沿って辺内に前記支持リードの幅より幅広い広幅貫通口が形成され、且つ該広幅貫通口の中間部から前記支持リードとの連結側の辺端に向けて支持リードの幅より幅広に開口し、該広幅貫通口から辺端の開口の内に前記支持リードの先端部に形成した該リード幅より幅広の嵌合部をかしめて前記半導体チップ搭載部が連結され、前記支持リードの半導体チッブ搭載部との連結箇所より出た該支持リード幅より幅広のリード先端部が曲げ加工され半導体チッブ搭載面を支持リードの延長線より下方に、或いは支持リードの下部に一端が位置していることを特徴とするリードフレームにある。
【００１１】
他の要旨は、前記厚肉材の半導体チツプ搭載部の前記支持リードが連結する一辺側に沿って辺内に、搭載する半導体チップの幅と同等又は該幅より長い貫通口が形成され、且つ該貫通口の中間部から前記支持リードが連結する一辺側の辺端に向けて前記支持リードの幅より幅広に開口し、前記貫通口から辺端の開口の内に前記支持リードの先端部に形成したリードの幅より幅広の嵌合部が半導体チップ搭載面より没するように嵌合して半導体チップ搭載部と支持リードを連結するとともに前記貫通口の上面を半導体チツプ搭載面の溝としたことを特徴とするリードフレームにある。
【００１２】
【発明の実施の形態】
次に、本発明の１実施例について図面を参照して説明する。
図面において、１は半導体チップ搭載部で、板厚の厚い厚肉材から形成され、放熱性に優れた材料、例えば銅、銅合金等が用いられている。該半導体チップ搭載部１は半導体チップを搭載した以外の箇所は放熱フィンとして機能する。
【００１３】
２は前記半導体チップ搭載部１の一辺側に沿って辺内に形成された広幅貫通口で、上面から下面に貫通し支持リード３の幅より格段に広く搭載する半導体チップの幅と同等以上の幅に開口されている。該広幅貫通口２は図１に示すように平面視して広幅最大より減少する中間部２ａから支持リード３が連結する一辺側の辺端１ aに向って支持リード３の幅より広幅に開口している。なお、開口とは半導体チップ搭載部１の一部を切欠き、または貫通することである。
半導体チップ搭載部１に形成した前記広幅貫通口２から辺端１aの開口２ｂに、支持リード３の先端部に該リード幅より幅広く形成した嵌合部３aがかしめられ、半導体チツプ搭載部１と支持リード３が前記幅広の嵌合部３aと前記幅広貫通口２との広い接触により強固に、且つ、姿勢よく連結している。
【００１４】
前記支持リード３は薄肉材から形成されたもので、加工性にも優れた材料、例えば銅薄板から製造されていて、該支持リード３は半導体チップ搭載部１を支持するとともに外部リードとしても機能する。４は支持リード３に並んで形成された外部リードである。
【００１５】
前記支持リード３は半導体チップ搭載部１とかしめ連結された箇所より出ている部分が曲げ加工され、半導体チップ搭載部１を図２に示すように支持リード３の延長線より下方に位置させている。支持リード３は前記のように半導体チップ搭載部１と強固に連結し、且つ、曲げ加工を受ける半導体チップ搭載部１に連結しているリード先端部は幅広であるので、曲げ加工が姿勢よくなされ半導体チップ搭載部１が傾くことなく水平に位置される。
【００１６】
また、支持リード３は前記のように半導体チップ搭載部１と強固に連結しているから、深い押し曲げ加工ができ図３に示すように半導体チップ搭載部１を一層下方に位置させることができ、厚みの厚い高集積度の半導体チップ５を搭載することが可能である。
【００１７】
また、支持リード３は前記のように強固に連結しているから、図４に示しているように連結している半導体チップ搭載部１の一端が当該支持リード３の下部に位置するように横Ｕ字状に曲げ加工を行うことができ、半導体チップ５とのボンディングワイヤー６を短くすることができる。
【００１８】
次に、実施例２において、半導体チップ搭載部１と支持リード３のかしめ連結部の形態を変えたものについて図５、図６を参照して述べる。
半導体チップ搭載部１の一辺側に沿って辺内に、搭載する半導体チップ５の幅と同等幅、又は前記幅より長い細長の貫通口７を形成している。また、前記貫通口７の中間部から辺端に向かって支持リード３のリード幅より幅広く開口している。
【００１９】
前記貫通口７と図５、６に示されるように支持リード３が連結する一辺側の辺端１ aの開口内に、支持リード３の先端部に形成したリード幅より幅の広い嵌合部３ａが没してかしめられ、半導体チップ搭載部１と支持リード３が連結している。前記嵌合部３ａが没している貫通口７の上面は図６に示すように半導体チップ搭載面の溝１ｂになっている。
【００２０】
前記半導体チップ搭載部１に連結した支持リード３は前記のような曲げ加工が施されて所望形状となされ、半導体チップ搭載部１に半導体チップ５をダイボンディングするため接着材が塗布される。該接着材は半導体チップ搭載領域から支持リード３側へ流出しようとするが、前記溝１ｂが半導体チップ搭載部１の支持リード３連結側に半導体チップ５の幅と同等の幅、又はそれ以上の幅に形成されているので、接着材が支持リード３側への流出するのを防止するとともに、半導体チップ５のダイボンディングの信頼性が向上する。
【００２１】
前記半導体チップ搭載部１の一辺側に形成の広幅貫通口２の形状は、前記実施例１、２に限らず、支持リード３の幅より幅広であれば、図７のようなＵ字状８等の任意の形状にできる。
【００２２】
【発明の効果】
本発明は、厚肉材の半導体チップ搭載部の一辺側に沿って辺内に支持リードの幅より広幅貫通口が形成され、且つ、該広幅貫通口の中間部から辺端に向かって支持リード幅より広幅に開口され、該広幅貫通口から辺端の開口にかけて支持リードの先端部に形成したリード幅より広い嵌合部がかしめられて連結しているので、該半導体チップ搭載部と支持リードの連結は強固であり、さらに、半導体チップ搭載部を支持したリード先端部はリード幅が広いので、傾くことなく曲げ加工がなされ半導体チップ搭載部は水平度が優れ、別途の放熱板に全面密接して取り付けることができる。
また、支持リードは深い曲げ加工ができので、厚みの厚い高集積度の半導体チップを搭載することができ、また、搭載した半導体チップとのボンディングワイヤーの長さを短くできる効果がある。さらに樹脂封止した際の樹脂が支持リードの深い曲げ成形された部分にも入るので密着性が向上する。
【００２３】
本発明の請求項２の発明によると、前記厚肉材の半導体チップ搭載部の一辺側に沿って辺内に、搭載する半導体チップの幅と同等又は該幅より長く貫通口が形成され、且つ該貫通口の中間部から辺端に向けて前記支持リードの幅より幅広く開口し、前記貫通口から開口の内に、前記支持リードの先端部に形成した嵌合部を没するように嵌合して連結するとともに、前記貫通口を溝としているので、半導体チップをダイボンディングする際の接着材がリード側への流出が防がれ、ダイボンディングの信頼性が向上する等の効果がある。
【図面の簡単な説明】
【図１】本発明の１実施例におけるリードフレームを示す図。
【図２】本発明の１実施例におけるリードフレームの作用効果を説明するための図。
【図３】本発明の１実施例におけるリードフレームの作用効果を説明するための図。
【図４】本発明の１実施例におけるリードフレームの作用効果を説明するための図。
【図５】本発明の実施例２におけるリードフレームを示す図。
【図６】本発明の実施例２による図５のＸーＸ方向のリードフレーム側断面を示す図。
【図７】本発明のリードフレームにおいて半導体チップ搭載部と支持リードのかしめ連結箇所の他の例を示す図。
【符号の説明】
１ 半導体チップ搭載部
２ 広幅貫通口
３ 支持リード
３ａ 嵌合部
４ 外部リード
５ 半導体チップ
６ ボンディングワイヤー
７ 貫通口
８ Ｕ字状
本発明は高出力トランジスタ用のリードフレームに関する。
【０００２】
【従来の技術】
高出力トランジスタ用のリードフレームは、半導体チップを載置する搭載部は放熱性にすぐれていることが重要のため厚肉材から形成され、一方、前記半導体チップ搭載部を支持するとともに外部リードとなる支持リード、及び、外部リードは別途装置との接続が容易に行え、且つ、成形性がすぐれることを要請されるので薄肉材より形成される。
【０００３】
従来、前記高出力トランジスタ用のリードフレームは異厚材を材料として製造されたものがある。これでは半導体チップ搭載部、支持リード、及び外部リードが同一材から形成されるので、比較的容易に製造されるが、異厚材は高価であり、どうしてもコスト高になる問題がある。
【０００４】
他の技術として、半導体チップ搭載部は厚肉材から形成し、支持リードと外部リードは別途材料の薄肉材から形成し、前記支持リードと半導体チップ搭載部をかしめ連結したものがある。
【０００５】
前記かしめ連結したリードフレームは、半導体チップ搭載部の一辺の端部に支持リードの幅と同等な幅の溝を形成し、該溝に前記支持リードの先端部を嵌め込み連結している。これではコストを低下させることができ、また、半導体チップ搭載部には放熱性に優れた最適な材料を、一方、支持リード、及び外部リードには加工性やワイヤーボンディング性に優れた材料をそれぞれ選択できる等の作用効果があるが、次ぎのような問題がある。
【０００６】
【この発明が解決しようとする課題】
前記従来のかしめ連結したリードフレームでは、前記外部リードが半導体チップ搭載部の前記溝に嵌め込んだ箇所に隙間やガタを生じやすく、連結不良のものがあり信頼性を低下する。また、前記連結された半導体チップ搭載部が傾くものがあり、外部放熱板との面接触性に問題がある。
【０００７】
さらに、前記かしめ連結の強度が低いことから支持リードを深い曲げ加工するのが難しく、当該支持リードと半導体チップ搭載部との水平面内での位置差を大きくつけられない。このため例えば高集積度の厚みの厚い半導体チップを搭載できない等の問題がある。
【０００８】
本発明はコストの低減ができ、且つ厚肉材で放熱性にも富む半導体チップ搭載部と、薄肉材の支持リードのかしめ連結が強固で、該支持リードに深い押し曲げ加工を施すことができ、半導体チップ搭載部との位置差を大きくつけられ、高集積度の半導体チップを搭載でき、また、ボンディグワイヤーの長さを短縮できるリードフレームを得ることを目的とする。
【０００９】
また、半導体チップ搭載部へのダイボンディングの際の接着材がリード側への漏れ出を阻止するリードフレームを得ることを目的とする。
【００１０】
【課題を解決するための手段】
本発明の要旨は、厚肉材から形成された半導体チップ搭載部と、前記半導体チップ搭載部を支持するとともに外部リードとして機能する薄板材から形成された支持リードと、前記支持リードに並んで設けた外部リードを有するリードフレームにおいて、前記半導体チップ搭載部の前記支持リードが連結する一辺側に沿って辺内に前記支持リードの幅より幅広い広幅貫通口が形成され、且つ該広幅貫通口の中間部から前記支持リードとの連結側の辺端に向けて支持リードの幅より幅広に開口し、該広幅貫通口から辺端の開口の内に前記支持リードの先端部に形成した該リード幅より幅広の嵌合部をかしめて前記半導体チップ搭載部が連結され、前記支持リードの半導体チッブ搭載部との連結箇所より出た該支持リード幅より幅広のリード先端部が曲げ加工され半導体チッブ搭載面を支持リードの延長線より下方に、或いは支持リードの下部に一端が位置していることを特徴とするリードフレームにある。
【００１１】
他の要旨は、前記厚肉材の半導体チツプ搭載部の前記支持リードが連結する一辺側に沿って辺内に、搭載する半導体チップの幅と同等又は該幅より長い貫通口が形成され、且つ該貫通口の中間部から前記支持リードが連結する一辺側の辺端に向けて前記支持リードの幅より幅広に開口し、前記貫通口から辺端の開口の内に前記支持リードの先端部に形成したリードの幅より幅広の嵌合部が半導体チップ搭載面より没するように嵌合して半導体チップ搭載部と支持リードを連結するとともに前記貫通口の上面を半導体チツプ搭載面の溝としたことを特徴とするリードフレームにある。
【００１２】
【発明の実施の形態】
次に、本発明の１実施例について図面を参照して説明する。
図面において、１は半導体チップ搭載部で、板厚の厚い厚肉材から形成され、放熱性に優れた材料、例えば銅、銅合金等が用いられている。該半導体チップ搭載部１は半導体チップを搭載した以外の箇所は放熱フィンとして機能する。
【００１３】
２は前記半導体チップ搭載部１の一辺側に沿って辺内に形成された広幅貫通口で、上面から下面に貫通し支持リード３の幅より格段に広く搭載する半導体チップの幅と同等以上の幅に開口されている。該広幅貫通口２は図１に示すように平面視して広幅最大より減少する中間部２ａから支持リード３が連結する一辺側の辺端１ aに向って支持リード３の幅より広幅に開口している。なお、開口とは半導体チップ搭載部１の一部を切欠き、または貫通することである。
半導体チップ搭載部１に形成した前記広幅貫通口２から辺端１aの開口２ｂに、支持リード３の先端部に該リード幅より幅広く形成した嵌合部３aがかしめられ、半導体チツプ搭載部１と支持リード３が前記幅広の嵌合部３aと前記幅広貫通口２との広い接触により強固に、且つ、姿勢よく連結している。
【００１４】
前記支持リード３は薄肉材から形成されたもので、加工性にも優れた材料、例えば銅薄板から製造されていて、該支持リード３は半導体チップ搭載部１を支持するとともに外部リードとしても機能する。４は支持リード３に並んで形成された外部リードである。
【００１５】
前記支持リード３は半導体チップ搭載部１とかしめ連結された箇所より出ている部分が曲げ加工され、半導体チップ搭載部１を図２に示すように支持リード３の延長線より下方に位置させている。支持リード３は前記のように半導体チップ搭載部１と強固に連結し、且つ、曲げ加工を受ける半導体チップ搭載部１に連結しているリード先端部は幅広であるので、曲げ加工が姿勢よくなされ半導体チップ搭載部１が傾くことなく水平に位置される。
【００１６】
また、支持リード３は前記のように半導体チップ搭載部１と強固に連結しているから、深い押し曲げ加工ができ図３に示すように半導体チップ搭載部１を一層下方に位置させることができ、厚みの厚い高集積度の半導体チップ５を搭載することが可能である。
【００１７】
また、支持リード３は前記のように強固に連結しているから、図４に示しているように連結している半導体チップ搭載部１の一端が当該支持リード３の下部に位置するように横Ｕ字状に曲げ加工を行うことができ、半導体チップ５とのボンディングワイヤー６を短くすることができる。
【００１８】
次に、実施例２において、半導体チップ搭載部１と支持リード３のかしめ連結部の形態を変えたものについて図５、図６を参照して述べる。
半導体チップ搭載部１の一辺側に沿って辺内に、搭載する半導体チップ５の幅と同等幅、又は前記幅より長い細長の貫通口７を形成している。また、前記貫通口７の中間部から辺端に向かって支持リード３のリード幅より幅広く開口している。
【００１９】
前記貫通口７と図５、６に示されるように支持リード３が連結する一辺側の辺端１ aの開口内に、支持リード３の先端部に形成したリード幅より幅の広い嵌合部３ａが没してかしめられ、半導体チップ搭載部１と支持リード３が連結している。前記嵌合部３ａが没している貫通口７の上面は図６に示すように半導体チップ搭載面の溝１ｂになっている。
【００２０】
前記半導体チップ搭載部１に連結した支持リード３は前記のような曲げ加工が施されて所望形状となされ、半導体チップ搭載部１に半導体チップ５をダイボンディングするため接着材が塗布される。該接着材は半導体チップ搭載領域から支持リード３側へ流出しようとするが、前記溝１ｂが半導体チップ搭載部１の支持リード３連結側に半導体チップ５の幅と同等の幅、又はそれ以上の幅に形成されているので、接着材が支持リード３側への流出するのを防止するとともに、半導体チップ５のダイボンディングの信頼性が向上する。
【００２１】
前記半導体チップ搭載部１の一辺側に形成の広幅貫通口２の形状は、前記実施例１、２に限らず、支持リード３の幅より幅広であれば、図７のようなＵ字状８等の任意の形状にできる。
【００２２】
【発明の効果】
本発明は、厚肉材の半導体チップ搭載部の一辺側に沿って辺内に支持リードの幅より広幅貫通口が形成され、且つ、該広幅貫通口の中間部から辺端に向かって支持リード幅より広幅に開口され、該広幅貫通口から辺端の開口にかけて支持リードの先端部に形成したリード幅より広い嵌合部がかしめられて連結しているので、該半導体チップ搭載部と支持リードの連結は強固であり、さらに、半導体チップ搭載部を支持したリード先端部はリード幅が広いので、傾くことなく曲げ加工がなされ半導体チップ搭載部は水平度が優れ、別途の放熱板に全面密接して取り付けることができる。
また、支持リードは深い曲げ加工ができので、厚みの厚い高集積度の半導体チップを搭載することができ、また、搭載した半導体チップとのボンディングワイヤーの長さを短くできる効果がある。さらに樹脂封止した際の樹脂が支持リードの深い曲げ成形された部分にも入るので密着性が向上する。
【００２３】
本発明の請求項２の発明によると、前記厚肉材の半導体チップ搭載部の一辺側に沿って辺内に、搭載する半導体チップの幅と同等又は該幅より長く貫通口が形成され、且つ該貫通口の中間部から辺端に向けて前記支持リードの幅より幅広く開口し、前記貫通口から開口の内に、前記支持リードの先端部に形成した嵌合部を没するように嵌合して連結するとともに、前記貫通口を溝としているので、半導体チップをダイボンディングする際の接着材がリード側への流出が防がれ、ダイボンディングの信頼性が向上する等の効果がある。
【図面の簡単な説明】
【図１】本発明の１実施例におけるリードフレームを示す図。
【図２】本発明の１実施例におけるリードフレームの作用効果を説明するための図。
【図３】本発明の１実施例におけるリードフレームの作用効果を説明するための図。
【図４】本発明の１実施例におけるリードフレームの作用効果を説明するための図。
【図５】本発明の実施例２におけるリードフレームを示す図。
【図６】本発明の実施例２による図５のＸーＸ方向のリードフレーム側断面を示す図。
【図７】本発明のリードフレームにおいて半導体チップ搭載部と支持リードのかしめ連結箇所の他の例を示す図。
【符号の説明】
１ 半導体チップ搭載部
２ 広幅貫通口
３ 支持リード
３ａ 嵌合部
４ 外部リード
５ 半導体チップ
６ ボンディングワイヤー
７ 貫通口
８ Ｕ字状
Claims (2)
- 厚肉材から形成された半導体チップ搭載部と、前記半導体チップ搭載部を支持するとともに外部リードとして機能する薄板材から形成された支持リードと、前記支持リードに並んで設けた外部リードを有するリードフレームにおいて、
前記半導体チップ搭載部の前記支持リードが連結する一辺側に沿って辺内に前記支持リードの幅より幅広い広幅貫通口が形成され、且つ該広幅貫通口の中間部から前記支持リードとの連結側の辺端に向けて支持リードの幅より幅広に開口し、該広幅貫通口から辺端の開口の内に前記支持リードの先端部に形成した該リード幅より幅広の嵌合部をかしめて前記半導体チップ搭載部が連結され、
前記支持リードの半導体チップ搭載部との連結箇所より出た該支持リード幅より幅広のリード先端部が曲げ加工され半導体チップ搭載面を支持リードの延長線より下方に、或いは支持リードの下部に一端が位置している
ことを特徴とするリードフレーム。 - 厚肉材から形成された半導体チップ搭載部と、前記半導体チップ搭載部を支持するとともに外部リードとして機能する薄板材から形成された支持リードと、前記支持リードに並んで設けた外部リードを有するリードフレームにおいて、
前記半導体チツプ搭載部の前記支持リードが連結する一辺側に沿って辺内に、搭載する半導体チップの幅と同等又は該幅より長い貫通口が形成され、且つ該貫通口の中間部から前記支持リードが連結する一辺側の辺端に向けて前記支持リードの幅より幅広に開口し、前記貫通口から辺端の開口の内に前記支持リードの先端部に形成したリードの幅より幅広の嵌合部が半導体チップ搭載面より没するように嵌合して半導体チップ搭載部と支持リードを連結するとともに前記貫通口の上面を半導体チツプ搭載面の溝とした
ことを特徴とするリードフレーム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334512A JP3833464B2 (ja) | 2000-11-01 | 2000-11-01 | リードフレーム |
| EP01982718A EP1339102B1 (en) | 2000-11-01 | 2001-11-01 | Lead frame for a semiconductor device |
| US10/399,819 US6936915B2 (en) | 2000-11-01 | 2001-11-01 | Lead frame having chip mounting part and leads of different thicknesses |
| PCT/JP2001/009580 WO2002037562A1 (fr) | 2000-11-01 | 2001-11-01 | Grille de connexion et dispositif semiconducteur l'utilisant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334512A JP3833464B2 (ja) | 2000-11-01 | 2000-11-01 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141453A JP2002141453A (ja) | 2002-05-17 |
| JP3833464B2 true JP3833464B2 (ja) | 2006-10-11 |
Family
ID=18810415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334512A Expired - Fee Related JP3833464B2 (ja) | 2000-11-01 | 2000-11-01 | リードフレーム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6936915B2 (ja) |
| EP (1) | EP1339102B1 (ja) |
| JP (1) | JP3833464B2 (ja) |
| WO (1) | WO2002037562A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011076B2 (ja) | 2004-06-28 | 2007-11-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| WO2007010315A2 (en) | 2005-07-20 | 2007-01-25 | Infineon Technologies Ag | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component |
| WO2008114695A1 (ja) * | 2007-03-16 | 2008-09-25 | Sharp Kabushiki Kaisha | 表示装置 |
| CN101673722A (zh) * | 2008-09-10 | 2010-03-17 | 日月光半导体制造股份有限公司 | 导线架 |
| CN102725844B (zh) * | 2010-12-10 | 2016-03-30 | 松下知识产权经营株式会社 | 导电通路、使用该导电通路的半导体装置以及它们的制造方法 |
| CN104838494B (zh) * | 2013-12-05 | 2017-06-23 | 新电元工业株式会社 | 引线框架、模具、附带贴装元件的引线框架的制造方法 |
| CN109983574B (zh) | 2016-11-23 | 2023-05-12 | 日立能源瑞士股份公司 | 功率半导体模块的制造 |
| JP6352508B2 (ja) * | 2017-07-27 | 2018-07-04 | 新電元工業株式会社 | リードフレーム及びリードフレームの製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54108575A (en) | 1978-02-15 | 1979-08-25 | Toshiba Corp | Manufacture of lead frame |
| JPS5839058U (ja) * | 1981-09-07 | 1983-03-14 | 日本電気ホームエレクトロニクス株式会社 | 半導体装置 |
| JPS5914896A (ja) | 1982-07-17 | 1984-01-25 | 池田 紀吉 | 温風式洋服暖め器 |
| JPH0815165B2 (ja) * | 1987-09-17 | 1996-02-14 | 株式会社東芝 | 樹脂絶縁型半導体装置の製造方法 |
| JPS6481258A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Semiconductor device |
| JP2759523B2 (ja) * | 1989-10-18 | 1998-05-28 | 株式会社三井ハイテック | 半導体装置の製造方法 |
| JPH08195468A (ja) * | 1995-01-17 | 1996-07-30 | Hitachi Cable Ltd | リードフレーム |
| JPH09246444A (ja) * | 1996-03-12 | 1997-09-19 | Tokin Corp | 半導体装置用リードフレーム |
| JPH10223821A (ja) * | 1997-02-04 | 1998-08-21 | Mitsui High Tec Inc | リードフレーム |
| MY118338A (en) * | 1998-01-26 | 2004-10-30 | Motorola Semiconductor Sdn Bhd | A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe. |
| US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
| JP2000049184A (ja) * | 1998-05-27 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6255722B1 (en) * | 1998-06-11 | 2001-07-03 | International Rectifier Corp. | High current capacity semiconductor device housing |
| US6335548B1 (en) * | 1999-03-15 | 2002-01-01 | Gentex Corporation | Semiconductor radiation emitter package |
| JP3062691B1 (ja) * | 1999-02-26 | 2000-07-12 | 株式会社三井ハイテック | 半導体装置 |
| JP2001308247A (ja) * | 2000-04-19 | 2001-11-02 | Nec Kansai Ltd | リードフレーム及び表面実装型半導体装置 |
| JP3875126B2 (ja) * | 2002-03-22 | 2007-01-31 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3854208B2 (ja) * | 2002-09-09 | 2006-12-06 | 株式会社三井ハイテック | リードフレームおよびリードフレームの製造方法 |
-
2000
- 2000-11-01 JP JP2000334512A patent/JP3833464B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-01 US US10/399,819 patent/US6936915B2/en not_active Expired - Fee Related
- 2001-11-01 WO PCT/JP2001/009580 patent/WO2002037562A1/ja active Application Filing
- 2001-11-01 EP EP01982718A patent/EP1339102B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141453A (ja) | 2002-05-17 |
| US20040150077A1 (en) | 2004-08-05 |
| EP1339102A1 (en) | 2003-08-27 |
| EP1339102B1 (en) | 2010-07-07 |
| EP1339102A4 (en) | 2009-04-29 |
| WO2002037562A1 (fr) | 2002-05-10 |
| US6936915B2 (en) | 2005-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| JP5264624B2 (ja) | 放射線を発する構成素子に用いられるハウジング、放射線を発する構成素子ならびに該構成素子を製造するための方法 | |
| JPH04230056A (ja) | 電子構成素子およびこの電子構成素子を製造するための方法 | |
| JP4390317B2 (ja) | 樹脂封止型半導体パッケージ | |
| JP3833464B2 (ja) | リードフレーム | |
| JP4614107B2 (ja) | 半導体装置 | |
| CN218513451U (zh) | 一种正面散热的半导体芯片封装 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| WO2012026516A1 (ja) | 素子収納用パッケージおよびこれを備えたモジュール | |
| US7579675B2 (en) | Semiconductor device having surface mountable external contact areas and method for producing the same | |
| JP5121421B2 (ja) | 光半導体素子用パッケージおよび光半導体装置 | |
| JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
| JP2842407B2 (ja) | 半導体装置及び半導体装置用パッケージ | |
| JP3321006B2 (ja) | 半導体装置 | |
| US11804424B2 (en) | Method for fabricating a semiconductor device by using different connection methods for the semiconductor die and the clip | |
| JP4380511B2 (ja) | リードフレーム | |
| JP2000049271A (ja) | 半導体装置 | |
| JP4396028B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10313081A (ja) | 半導体装置およびその製造方法 | |
| KR100732021B1 (ko) | 리드 프레임 및 반도체 장치 | |
| JP2006114601A (ja) | 蓋体と電子部品用パッケージ | |
| JP3342292B2 (ja) | 半導体装置 | |
| JPH09129812A (ja) | 半導体装置 | |
| CN117174681A (zh) | 一种半导体封装结构及其封装方法 | |
| JPH11126858A (ja) | 薄型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |