CN218513451U - 一种正面散热的半导体芯片封装 - Google Patents

一种正面散热的半导体芯片封装 Download PDF

Info

Publication number
CN218513451U
CN218513451U CN202222662707.1U CN202222662707U CN218513451U CN 218513451 U CN218513451 U CN 218513451U CN 202222662707 U CN202222662707 U CN 202222662707U CN 218513451 U CN218513451 U CN 218513451U
Authority
CN
China
Prior art keywords
pin
package body
plastic package
semiconductor chip
base island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222662707.1U
Other languages
English (en)
Inventor
朱袁正
许记勇
朱久桃
茅译文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Dianji Integrated Technology Co ltd
Original Assignee
Wuxi Dianji Integrated Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Dianji Integrated Technology Co ltd filed Critical Wuxi Dianji Integrated Technology Co ltd
Priority to CN202222662707.1U priority Critical patent/CN218513451U/zh
Application granted granted Critical
Publication of CN218513451U publication Critical patent/CN218513451U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种正面散热的半导体芯片封装，包括塑封体、芯片、散热片、键合平台、键合线、焊料；散热片包括连接成一体的基岛和第一引脚，第一引脚与基岛侧边连接且延伸贯穿塑封体，基岛嵌合于塑封体的上表面，芯片通过焊料贴合至基岛上；键合平台一端延伸有第二引脚；第一引脚和第二引脚延伸贯穿塑封体，且第一引脚和第二引脚的底端高于塑封体的下底面；芯片与键合平台通过键合线连接。本装置通过正面散热来提升产品的散热性能和品质。

Description

一种正面散热的半导体芯片封装
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种正面散热的半导体芯片封装。
背景技术
集成电路封装设计时必须考虑其散热性，如图4所示，传统芯片的封装的散热片位于塑封体的底面或者直接作为引脚的一部分，在客户端使用时和PCB板直接接触或者焊接在一起，严重影响到产品的散热性。除此之外，引脚向下弯折，引脚的下表面低于塑封体的底面，这样产品焊接在PCB板上时会有倾斜现象，会导致焊料厚度不均匀，影响其热阻和散热性能，随着市场对产品散热性能的需求越来越高，常规的封装结构已无法满足需求，所以需要开发出更高散热性能的产品。
实用新型内容
为了提高半导体芯片封装的散热性能，本实用新型采用以下技术方案：
一种正面散热的半导体芯片封装，包括塑封体、芯片、散热片、键合平台、键合线、焊料；散热片包括连接成一体的基岛和第一引脚，第一引脚与基岛侧边连接且延伸贯穿塑封体，基岛嵌合于塑封体的上表面，芯片通过焊料贴合至基岛上；键合平台一端延伸有第二引脚；第一引脚和第二引脚延伸贯穿塑封体，且第一引脚和第二引脚的底端高于塑封体的下底面；芯片与键合平台通过键合线连接。
具体的，散热片的宽度范围为2～10毫米，长度范围为2～10毫米。
具体的，基岛的上表面和塑封体的上表面齐平或者高于塑封体的上表面。
具体的，散热片上表面镀锡或者镀镍。
具体的，第一引脚和第二引脚从上至下呈阶梯状弯折，第一引脚和第二引脚的下底面高于塑封体的下底面0～0.20毫米。
具体的，第一引脚和第二引脚的厚度范围为0.10～0.60毫米。
具体的，塑封体的宽度范围为4～15毫米，长度范围为4～15毫米，厚度范围1～4毫米。
综上，本实用新型具有以下优点：将散热片放置在封装体的上表面，相比于传统的芯片封装结构的散热片设置于封装结构的底部，散热片朝上，散热性能更好。其次，通过将第一引脚和第二引脚的下表面高于塑封体的底面，避免引脚折弯的高度差影响客户端涂覆散热胶的厚度和均匀性，相比于传统的引脚是低于封装体的底面的，可以有效的降低热阻，提升产品的散热性能和品质。
附图说明
图1是一种正面散热的半导体芯片封装的侧视图；
图2是一种正面散热的半导体芯片封装的俯视图；
图3是一种正面散热的半导体芯片封装的内部结构图；
图4是传统半导体芯片封装结构示意图；
附图标记：1-第一引脚、2-第二引脚、3-芯片、4-散热片、5-焊料、6-塑封体、7-键合线、8-基岛、9-键合平台。
具体实施方式
下面结合图1至图4对本实用新型做进一步说明。
一种正面散热的半导体芯片封装，包括塑封体6、芯片3、散热片4、键合平台9、焊料5、键合线7；
塑封体6用于包裹芯片3、散热片4、键合平台9、焊料5、键合线7，塑封体6的宽度为10毫米，长度为10毫米，厚度为2.5毫米。塑封体6是将键合后的半成品放置在塑封模具内，通过对高温熔融的塑封料施加注塑压力然后固化而形成，塑封体6可以有效的保护内部免受外部水汽等环境的影响。
散热片4包括连接成一体的基岛8和第一引脚1，基岛8的宽度为8.5毫米，长度为6.0毫米。第一引脚1与基岛8侧边连接且延伸贯穿塑封体6，第一引脚1与和基岛8的表面通过电镀的方式镀锡，基岛8的上表面与塑封体6的上表面齐平。
芯片3的背面和基岛8通过焊料5连接在一起，焊料5通过高温熔融然后冷却固化的方式形成粘结力，焊料5的主要成份是铅锡银合金、银、或者烧结银，优选铅锡银合金或者烧结银。
键合平台9一端延伸有第二引脚2，
第一引脚1和第二引脚2的厚度范围为0.50毫米，第一引脚1和第二引脚2从上至下呈阶梯状弯折，第一引脚1和第二引脚2的下底面高于塑封体6的下底面0.10毫米。这样避免引脚折弯的高度差影响客户端涂覆散热胶的厚度，可以有效的降低热阻。
芯片3的正面和键合平台9通过键合线7连接在一起，芯片3的正面有镀层，一般为铝铜合金或者纯铝，键合平台9一般不镀或者镀镍或者镀银。在常温或者加热的条件下，键合线7的一端通过超声波使键合线7和芯片3的正面形成金属间化合物，从而键合在一起，键合线7的另一端也用同样的方法使键合线7和键合平台9键合在一起，键合线7优选铝线、铝带或者铜线。
综上，本实用新型具有以下优点：通过将正面散热来提升产品的散热性能和品质。
可以理解的是，以上关于本实用新型的具体描述，仅用于说明本实用新型而并非受限于本实用新型实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本实用新型进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本实用新型的保护范围之内。

Claims (7)

1.一种正面散热的半导体芯片封装，其特征在于，包括塑封体、芯片、散热片、键合平台、键合线、焊料；所述散热片包括连接成一体的基岛和第一引脚，所述第一引脚与所述基岛侧边连接且延伸贯穿所述塑封体，所述基岛嵌合于所述塑封体的上表面，所述芯片通过焊料贴合至所述基岛上；所述键合平台一端延伸有第二引脚；所述第一引脚和所述的第二引脚延伸贯穿所述塑封体，且所述第一引脚和所述第二引脚的底端高于所述塑封体的下底面；所述芯片与所述键合平台通过键合线连接。
2.根据权利要求1所述的一种正面散热的半导体芯片封装，其特征在于，所述散热片的宽度范围为2～10毫米，长度范围为2～10毫米。
3.根据权利要求1所述的一种正面散热的半导体芯片封装，其特征在于，所述基岛的上表面和所述塑封体的上表面齐平或者高于所述塑封体的上表面。
4.根据权利要求1所述的一种正面散热的半导体芯片封装，其特征在于所述散热片上表面镀锡或者镀镍。
5.根据权利要求1所述的一种正面散热的半导体芯片封装，其特征在于所述第一引脚和所述第二引脚从上至下呈阶梯状弯折，所述第一引脚和所述第二引脚的下底面高于塑封体的下底面0～0.20毫米。
6.根据权利要求1所述的一种正面散热的半导体芯片封装，其特征在于，所述第一引脚和所述第二引脚的厚度范围为0.10～0.60毫米。
7.根据权利要求1所述的一种正面散热的半导体芯片封装，其特征在于所述塑封体的宽度范围为4～15毫米，长度范围为4～15毫米，厚度范围1～4毫米。
CN202222662707.1U 2022-10-10 2022-10-10 一种正面散热的半导体芯片封装 Active CN218513451U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222662707.1U CN218513451U (zh) 2022-10-10 2022-10-10 一种正面散热的半导体芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222662707.1U CN218513451U (zh) 2022-10-10 2022-10-10 一种正面散热的半导体芯片封装

Publications (1)

Publication Number Publication Date
CN218513451U true CN218513451U (zh) 2023-02-21

Family

ID=85216088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222662707.1U Active CN218513451U (zh) 2022-10-10 2022-10-10 一种正面散热的半导体芯片封装

Country Status (1)

Country Link
CN (1) CN218513451U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116923A (zh) * 2023-10-25 2023-11-24 广东风华芯电科技股份有限公司 一种双通道开关晶体管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116923A (zh) * 2023-10-25 2023-11-24 广东风华芯电科技股份有限公司 一种双通道开关晶体管及其制作方法

Similar Documents

Publication Publication Date Title
US6081029A (en) Resin encapsulated semiconductor device having a reduced thickness and improved reliability
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
CN103367615B (zh) 发光装置用封装成形体及使用了它的发光装置
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20090189261A1 (en) Ultra-Thin Semiconductor Package
JPH0837252A (ja) 半導体装置
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
JP7052426B2 (ja) 半導体装置および半導体装置の製造方法
CN218513451U (zh) 一种正面散热的半导体芯片封装
CN111326489A (zh) 功率器件封装结构
US7667306B1 (en) Leadframe-based semiconductor package
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
US10366943B2 (en) Packaged electronic device having stepped conductive structure and related methods
CN211350630U (zh) 功率器件封装结构
US10896889B2 (en) Multilayer clip structure attached to a chip
KR102222146B1 (ko) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
CN108110459B (zh) 一种大功率ipm模块端子连接结构
CN211238224U (zh) 具有散热片的半导体封装结构
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
CN212725301U (zh) 一种封装结构
CN218939646U (zh) 一种芯片倒装基板
CN220821553U (zh) 半导体封装结构
CN218939665U (zh) 芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant