CN117116923A - 一种双通道开关晶体管及其制作方法 - Google Patents

一种双通道开关晶体管及其制作方法 Download PDF

Info

Publication number
CN117116923A
CN117116923A CN202311385630.0A CN202311385630A CN117116923A CN 117116923 A CN117116923 A CN 117116923A CN 202311385630 A CN202311385630 A CN 202311385630A CN 117116923 A CN117116923 A CN 117116923A
Authority
CN
China
Prior art keywords
transistor
lead frame
transistor chip
channel switching
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311385630.0A
Other languages
English (en)
Inventor
马祥省
宋根荣
张桐沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fenghua Semiconductor Technology Co ltd
Original Assignee
Guangdong Fenghua Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Fenghua Semiconductor Technology Co ltd filed Critical Guangdong Fenghua Semiconductor Technology Co ltd
Priority to CN202311385630.0A priority Critical patent/CN117116923A/zh
Publication of CN117116923A publication Critical patent/CN117116923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种双通道开关晶体管及其制作方法，所述双通道开关晶体管包括引线框架、晶体管芯片组、塑封体、若干条内引线，其中，晶体管芯片组设置在引线框架上，塑封体覆盖在引线框架上，若干条内引线连接引线框架和晶体管芯片组；晶体管芯片组包括第一晶体管芯片和第二晶体管芯片，任意一颗晶体管芯片包括发射极引脚、基极引脚和集电极引脚；引线框架包括基岛和若干个管脚，基岛上承载晶体管芯片组，若干条内引线对应连接引线框架的管脚和晶体管芯片组中晶体管芯片的发射极引脚和基极引脚。本发明通过在一个引线框架上设置两颗晶体管芯片，组成双通道的开关晶体管，降低制作成本，提高了生产的效率。

Description

一种双通道开关晶体管及其制作方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种双通道开关晶体管及其制作方法。
背景技术
当前，在印刷电路板装配（PCBA）行业中，所使用到的在线测试设备（ICT），其中的开关矩阵由多对高压开关晶体管（BJT）组成，每对高压开关晶体管由1颗PNP型和1颗NPN型高压开关晶体管构成，并组成一个测试点。根据测试设备机型功能的不同，其开关矩阵需要用到数十万对、最多时需要用到76.8万对，即153.6万颗高压开关晶体管。由此可见，高压开关晶体管的需求量非常大。
目前使用的高压开关晶体管一般为单通道模式，即仅为NPN型或PNP型，使用传统的SPT-23塑封封装外形，单颗产品面积为长2.9mm*宽2.4mm=6.96mm²，厚度为1.0mm。按照印刷电路板（PCB）行业的设计规则，该开关晶体管单颗在PCB板上预留的占板面积约为长2.9mm*宽2.9mm=8.41mm²，则每对开关晶体管的占板面积大于等于16.82mm²，按照开关晶体管最大76.8万对的使用量，开关晶体管所占用的PCB板的面积至少为12.92m²（16.82mm²*768000），再加上控制IC、电容电阻等其它元器件，单台ICT测试设备需要使用极大面积的PCB板，造成ICT测试设备的控制系统提及庞大，不但导致测试设备的材料成本和生产成本居高不下，同时限制的ICT测试设备的测试点数的增加，影响ICT测试设备的测试性能发展。
发明内容
本发明的目的在于克服现有技术的不足，本发明提供了一种双通道开关晶体管及其制作方法，通过在一个引线框架上设置两颗晶体管芯片，组成双通道的开关晶体管，降低制作成本，提高了生产的效率。
本发明提供了一种双通道开关晶体管，所述双通道开关晶体管包括引线框架、晶体管芯片组、塑封体、若干条内引线，其中，所述晶体管芯片组设置在所述引线框架上，所述塑封体覆盖在所述引线框架上，所述若干条内引线连接所述引线框架和所述晶体管芯片组；
所述晶体管芯片组包括第一晶体管芯片和第二晶体管芯片，所述晶体管芯片组中任意一颗晶体管芯片包括发射极引脚、基极引脚和集电极引脚，其中，所述发射极引脚和基极引脚位于对应晶体管芯片的正面，所述集电极引脚位于对应晶体管芯片的背面；
所述引线框架包括基岛和若干个管脚，所述基岛上承载所述晶体管芯片组，所述若干条内引线对应连接所述引线框架的管脚和所述晶体管芯片组中晶体管芯片的发射极引脚和基极引脚。
进一步的，所述引线框架的材质为铜合金。
进一步的，所述晶体管芯片组和所述引线框架之间设置有粘接层。
进一步的，所述粘接层的材质为银粉和环氧树脂。
进一步的，任意一条所述内引线的材质为镀钯铜线。
进一步的，所述塑封体为无铅无卤素塑封材料。
进一步的，所述基岛的背部设置有金属散热片，所述金属散热片上镀有焊锡层。
本发明还提供了一种双通道开关晶体管的制作方法，用于制作上述的双通道开关晶体管，所述方法包括：
将晶体管芯片组粘接在引线框架的基岛上；
将若干条内引线对应焊接在所述晶体管芯片组中晶体管芯片的引脚和所述引线框架的管脚上；
将所述引线框架进行塑封处理。
进一步的，所述方法还包括：
在所述引线框架的基岛的背部焊接金属散热片，并在所述金属散热片上镀上一层焊锡层。
进一步的，所述方法还包括：
在所述引线框架背部的管脚上镀上一层焊锡层。
本发明通过在一个引线框架上同时设置两颗晶体管芯片，组成双通道的开关晶体管，可实现目前行业使用的一对单通道开关晶体管同样的功能，产品数量仅需现有产品的一半，装配到PCB板上的效率加倍，且可节省大量的PCB板材料，降低了制作成本，有效提高了产品的生产效率；引线框架的材质为铜合金，并在其背部设置有金属散热片，增加了产品的散热速度，降低了产品在工作时的温度，延长产品的使用寿命；晶体管芯片组和引线框架之间设置银粉和环氧树脂的粘接层，粘接强度大，且耐高温，有效提高产品的可靠性；内引线采用镀钯铜线，连接效果好，且不易氧化生锈，寿命长；塑封体采用无铅无卤素塑封材料，具有极高的耐高温能力和难燃型，提高了产品的可靠性；在引线框架的背部的引脚处镀有焊锡层，便于将开关晶体管焊接到PCB上，提高生产效率；大大减少了ICT测试设备开关矩阵所需的零件数量和PCB印刷电路板材料用量，有效降低ICT测试设备的整体制造成本，并提升了测试设备的功能扩展空间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例中的双通道开关晶体管结构第一示意图；
图2是本发明实施例中的双通道开关晶体管结构第二示意图；
图3是本发明实施例中的双通道开关晶体管结构第三示意图；
图4是本发明实施例中的双通道开关晶体管结构第四示意图；
图5是本发明实施例中的双通道开关晶体管电路原理图；
图6是本发明实施例中的双通道开关晶体管的制作流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
实施例一
本发明实施例一所涉及的一种双通道开关晶体管，如图1、图2和图3所示，图1示出了本发明实施例中的双通道开关晶体管结构第一示意图，图2示出了本发明实施例中的双通道开关晶体管结构第二示意图，图3示出了本发明实施例中的双通道开关晶体管结构第三示意图，其中，图1展示了本发明实施例中的双通道开关晶体管的正面，图2展示了本发明实施例中的双通道开关晶体管的背面，图3展示了本发明实施例中的双通道开关晶体管的侧面。
在本实施例的一个可选实现方式中，所述双通道开关晶体管包括引线框架1，所述塑封体2覆盖在所述引线框架1上。
在本实施例的一个可选实现方式中，所述引线框架1的材质为铜合金。
这里设置引线框架的材质为铜合金，具有良好的金属延展性和散热性能，有效提高产品的可靠性。
在本实施例的一个可选实现方式中，所述塑封体2上设置有第一小孔21。
这里在塑封体上设置第一小孔，用于在产品封装后识别方向，以及释放因封装产生的应力，提高产品的可靠性。
在本实施例的一个可选实现方式中，所述塑封体为无铅无卤素塑封材料。
这里塑封体采用无铅无卤素塑封材料，是一种高分子化合物材料，有着粘接强度大的优点，且具有最高的难燃性等级，耐高温，可有效提高产品的可靠性。
在本实施例的一个可选实现方式中，如图4所示，图4示出了本发明实施例中的双通道开关晶体管结构第四示意图，在图4中，为更好表示本发明实施例中的双通道开关晶体管的结构，将塑封体2进行隐藏。
在本实施例的一个可选实现方式中，所述双通道开关晶体管还包括晶体管芯片组，所述晶体管芯片组设置在所述引线框架1上。
在本实施例的一个可选实现方式中，所述晶体管芯片组和所述引线框架1之间设置有粘接层，所述粘接层用于将所述晶体管芯片组粘合固定在所述引线框架1上。
在本实施例的一个可选实现方式中，所述粘接层的材质为银粉和环氧树脂。
在本实施例的一个可选实现方式中，所述晶体管芯片组包括第一晶体管芯片3和第二晶体管芯片4，所述晶体管芯片组中任意一颗晶体管芯片包括发射极引脚、基极引脚和集电极引脚，其中，所述发射极引脚和基极引脚位于对应晶体管芯片的正面，所述集电极引脚位于对应晶体管芯片的背面。
具体的，所述第一晶体管芯片3包括第一发射极引脚31、第一基极引脚32，所述第二晶体管芯片4包括第二发射极引脚41、第二基极引脚42，所述第一晶体管芯片还包括第一集电极引脚，所述第二晶体管芯片还包括第二集电极引脚。
在本实施例的一个可选实现方式中，所述第一晶体管芯片3和所述第二晶体管芯片4中，其中一颗为PNP型晶体管芯片，另一颗为NPN型晶体管芯片。
在本实施例的一个可选实现方式中，所述引线框架1包括基岛11和若干个管脚，所述基岛11上承载所述晶体管芯片组。
具体的，所述若干个管脚包括第一发射极管脚12、第一基极管脚13、第二发射极管脚14、第二基极管脚15、集电极管脚16。
在本实施例的一个可选实现方式中，所述双通道开关晶体管还包括若干条内引线，所述内引线对应连接所述引线框架1的管脚和所述晶体管芯片中晶体管芯片的发射极引脚和基极引脚。
具体的，所述第一发射极引脚31基于内引线对应连接所述第一发射极管脚12，所述第一基极引脚32基于内引线对应连接所述第一基极管脚13，所述第二发射极引脚41基于内引线对应连接所述第二发射极管脚14，所述第二基极引脚42基于内引线对应连接所述第二基极管脚15。
在本实施例的一个可选实现方式中，所述第一集电极引脚和所述第二集电极引脚接触连接所述集电极管脚16，所述第一集电极引脚和所述第二集电极引脚连通。
在本实施例的一个可选实现方式中，任意一条所述内引线的材质为镀钯铜线。
这里内引线采用镀钯铜线，链接效果好，且不易氧化生锈，使用寿命长，提高了产品的可靠性。
在本实施例的一个可选实现方式中，所述基岛11的背部设置有金属散热片17，所述金属散热片17上镀有焊锡层。
这里设置金属散热片，增加了产品的散热速度，降低了产品在工作时的温度，延长产品的使用寿命；镀有焊锡层，便于后续将引线框架焊接在PCB上。
在本实施例的一个可选实现方式中，所述引线框架1上的若干个管脚位于所述引线框架1背面的一面上镀有焊锡层。
在本实施例的一个可选实现方式中，所述双通道开关晶体管的尺寸为，长1.8mm-2.2mm，宽1.8mm-2.2mm，厚度0.7mm-0.8mm。
优选的，所述双通道开关晶体管的尺寸为长2mm，宽2mm，厚度0.75mm。
这里设置在一个引线框架上同时设置两颗晶体管芯片，组成双通道的开关晶体管，可实现目前行业使用的一对单通道开关晶体管同样的功能，产品数量仅需现有产品的一半，装配到PCB板上的效率加倍；面积为2mm*2mm=4mm²，仅为现有产品面积（2.9mm*2.4mm*2）的28.7%，装配到PCB板上的面积仅为2mm*2.3mm，为现有产品占用PCB面积（2.9mm*2.9mm*2）的27.3%，节约约70%的PCB材料，降低了制作成本，有效提高了产品的生产效率，大大减少了ICT测试设备开关矩阵所需的零件数量和PCB印刷电路板材料用量，有效降低ICT测试设备的整体制造成本，并提升了测试设备的功能扩展空间。
工作原理：如图5所示，图5示出了本发明实施例中的双通道开关晶体管电路原理图，所述双通道开关晶体管包括第一晶体管单元和第二晶体管单元，分别为一个PNP晶体管单元和一个NPN晶体管单元，每个晶体管单元构成一个开关通道，每个晶体管单元包括基极B、发射极E和集电极C，所述第一晶体管单元和所述第二晶体管单元的集电极C相互导通；Pin1接口对应第一发射极管脚，Pin2接口对应第一基极管脚，Pin3接口和Pin6接口对应集电极管脚，Pin4接口对应第二发射极管脚，Pin5接口对应第二基极管脚。
在工作时，Pin2接口和Pin5接口分别单独连接独立的控制端。若Pin2接口有控制电流信号输入时，PNP晶体管单元导通，电流从Pin1接口流入，Pin6接口流出；若Pin5接口有控制电流信号输入时，NPN晶体管单元导通，电流从Pin3接口流入，Pin4接口流出；若Pin2接口和Pin5接口均没有控制电流信号输入时，双通道开关晶体管截止，Pin1接口和Pin6接口之间、Pin3接口和Pin4接口之间没有电流流过。
通过对控制电流信号输入的控制，进而达到对双通道开关晶体管的电路的开启和关闭的控制，从而对双通道开关晶体管的工作进行控制。
综上，本发明实施例一提供了一种双通道开关晶体管，通过在一个引线框架上同时设置两颗晶体管芯片，组成双通道的开关晶体管，可实现目前行业使用的一对单通道开关晶体管同样的功能，产品数量仅需现有产品的一半，装配到PCB板上的效率加倍，且可节省大量的PCB板材料，降低了制作成本，有效提高了产品的生产效率；引线框架的材质为铜合金，并在其背部设置有金属散热片，增加了产品的散热速度，降低了产品在工作时的温度，延长产品的使用寿命；晶体管芯片组和引线框架之间设置银粉和环氧树脂的粘接层，粘接强度大，且耐高温，有效提高产品的可靠性；内引线采用镀钯铜线，连接效果好，且不易氧化生锈，寿命长；塑封体采用无铅无卤素塑封材料，具有极高的耐高温能力和难燃型，提高了产品的可靠性；在引线框架的背部的引脚处镀有焊锡层，便于将开关晶体管焊接到PCB上，提高生产效率；大大减少了ICT测试设备开关矩阵所需的零件数量和PCB印刷电路板材料用量，有效降低ICT测试设备的整体制造成本，并提升了测试设备的功能扩展空间。
实施例二
本发明实施例二所涉及的一种双通道开关晶体管的制作方法，用于制作实施例一中的双通道开关晶体管，所述方法包括：将晶体管芯片组粘接在引线框架的基岛上；将若干条内引线对应焊接在所述晶体管芯片组中晶体管芯片的引脚和所述引线框架的管脚上；将所述引线框架进行塑封处理。
在本实施例的一个可选实现方式中，如图6所示，图6示出了本发明实施例中的双通道开关晶体管的制作流程图，包括以下步骤：
S601、将晶体管芯片组粘接在引线框架的基岛上；
在本实施例的一个可选实现方式中，在所述引线框架的基岛上形成粘接层，并将所述晶体管芯片组中的第一晶体管芯片和第二晶体管芯片粘接在粘接层上，进而粘接在所述引线框架上，其中，将所述第一晶体管芯片和第二晶体管芯片的发射极引脚和基极引脚朝上，将集电极引脚朝下进行放置。
在本实施例的一个可选实现方式中，所述粘接层的材质为银粉和环氧树脂。
在本实施例的一个可选实现方式中，所述第一晶体管芯片和所述第二晶体管芯片中，其中一颗为PNP型晶体管芯片，另一颗为NPN型晶体管芯片。
S602、将若干条内引线对应焊接在所述晶体管芯片组中晶体管芯片的引脚和所述引线框架的管脚上；
在本实施例的一个可选实现方式中，形成若干条内引线，将所述晶体管芯片组中晶体管芯片的引脚和所述引线框架的管脚对应连接。
具体的，将所述第一晶体管芯片的第一发射极引脚基于内引线连接所述引线框架上的第一发射极管脚，将所述第一晶体管芯片的第一基极引脚基于内引线连接所述引线框架上的第一基极管脚，将所述第二晶体管芯片的第二发射极引脚基于内引线连接所述引线框架上的第二发射极管脚，将所述第二晶体管芯片的第二基极引脚基于内引线连接所述引线框架上的第二基极管脚。
更多的，所述第一晶体管芯片的第一集电极引脚、所述第二晶体管芯片的第二集电极引脚与所述引线框架上的集电极管脚连接。
在本实施例的一个可选实现方式中，任意一条所述内引线的材质为镀钯铜线。
S603、将所述引线框架进行塑封处理；
在本实施例的一个可选实现方式中，在所述引线框架上形成塑封体，将所述晶体管芯片组的第一晶体管芯片和第二晶体管芯片、粘接层、内引线以及引线框架的大部分区域进行塑封填充，并在塑封体上形成第一小孔。
在本实施例的一个可选实现方式中，所述塑封体为无铅无卤素塑封材料。
在本实施例的一个可选实现方式中，在塑封处理后，所述双通道开关晶体管的尺寸为，长1.8mm-2.2mm，宽1.8mm-2.2mm，厚度0.7mm-0.8mm。优选的，所述双通道开关晶体管的尺寸为长2mm，宽2mm，厚度0.75mm。
这里设置塑封体，对双通道开关晶体管以及其内部部件进行机械支撑及物理保护，提高产品的可靠性。
S604、在所述引线框架的基岛的背部焊接金属散热片，并在所述金属散热片上镀上一层焊锡层；
在本实施例的一个可选实现方式中，在所述引线框架的基岛背部焊接金属散热片，所述金属散热片的面积根据实际设计需求确定。
在本实施例的一个可选实现方式中，通过电镀工艺，对裸露在塑封体外的金属散热片的表面镀上一层纯锡，可用于后续将双通道开关晶体管焊接在PCB板上，提高生产效率。
S605、在所述引线框架背部的管脚上镀上一层焊锡层。
在本实施例的一个可选实现方式中，由于设置在所述引线框架上的管脚纵向贯穿所述引线框架，因此管脚位于所述引线框架背面的一面裸露在塑封体之外，这里通过电镀工艺，对裸露在塑封体外的管脚表面镀上一层纯锡，用于后续将管脚与PCB板上对应焊脚进行连接，提高生产效率。
综上，本发明实施例二提供了一种双通道开关晶体管的制作方法，用于制作实施例一中的双通道开关晶体管，通过在一个引线框架上同时设置两颗晶体管芯片，组成双通道的开关晶体管，可实现目前行业使用的一对单通道开关晶体管同样的功能，产品数量仅需现有产品的一半，装配到PCB板上的效率加倍，且可节省大量的PCB板材料，降低了制作成本，有效提高了产品的生产效率；引线框架的材质为铜合金，并在其背部设置有金属散热片，增加了产品的散热速度，降低了产品在工作时的温度，延长产品的使用寿命；晶体管芯片组和引线框架之间设置银粉和环氧树脂的粘接层，粘接强度大，且耐高温，有效提高产品的可靠性；内引线采用镀钯铜线，连接效果好，且不易氧化生锈，寿命长；塑封体采用无铅无卤素塑封材料，具有极高的耐高温能力和难燃型，提高了产品的可靠性；在引线框架的背部的引脚处镀有焊锡层，便于将开关晶体管焊接到PCB上，提高生产效率；大大减少了ICT测试设备开关矩阵所需的零件数量和PCB印刷电路板材料用量，有效降低ICT测试设备的整体制造成本，并提升了测试设备的功能扩展空间。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器（ROM，Read Only Memory）、随机存取存储器（RAM，RandomAccess Memory）、磁盘或光盘等。
另外，以上对本发明实施例进行了详细介绍，本文中采用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种双通道开关晶体管，其特征在于，所述双通道开关晶体管包括引线框架、晶体管芯片组、塑封体、若干条内引线，其中，所述晶体管芯片组设置在所述引线框架上，所述塑封体覆盖在所述引线框架上，所述若干条内引线连接所述引线框架和所述晶体管芯片组；
所述晶体管芯片组包括第一晶体管芯片和第二晶体管芯片，所述晶体管芯片组中任意一颗晶体管芯片包括发射极引脚、基极引脚和集电极引脚，其中，所述发射极引脚和基极引脚位于对应晶体管芯片的正面，所述集电极引脚位于对应晶体管芯片的背面；
所述引线框架包括基岛和若干个管脚，所述基岛上承载所述晶体管芯片组，所述若干条内引线对应连接所述引线框架的管脚和所述晶体管芯片组中晶体管芯片的发射极引脚和基极引脚。
2.如权利要求1所述的双通道开关晶体管，其特征在于，所述引线框架的材质为铜合金。
3.如权利要求1所述的双通道开关晶体管，其特征在于，所述晶体管芯片组和所述引线框架之间设置有粘接层。
4.如权利要求3所述的双通道开关晶体管，其特征在于，所述粘接层的材质为银粉和环氧树脂。
5.如权利要求1所述的双通道开关晶体管，其特征在于，任意一条所述内引线的材质为镀钯铜线。
6.如权利要求1所述的双通道开关晶体管，其特征在于，所述塑封体为无铅无卤素塑封材料。
7.如权利要求1所述的双通道开关晶体管，其特征在于，所述基岛的背部设置有金属散热片，所述金属散热片上镀有焊锡层。
8.一种双通道开关晶体管的制作方法，用于制作权利要求1-7任一项所述的双通道开关晶体管，其特征在于，所述方法包括：
将晶体管芯片组粘接在引线框架的基岛上；
将若干条内引线对应焊接在所述晶体管芯片组中晶体管芯片的引脚和所述引线框架的管脚上；
将所述引线框架进行塑封处理。
9.如权利要求8所述的双通道开关晶体管的制作方法，其特征在于，所述方法还包括：
在所述引线框架的基岛的背部焊接金属散热片，并在所述金属散热片上镀上一层焊锡层。
10.如权利要求9所述的双通道开关晶体管的制作方法，其特征在于，所述方法还包括：
在所述引线框架背部的管脚上镀上一层焊锡层。
CN202311385630.0A 2023-10-25 2023-10-25 一种双通道开关晶体管及其制作方法 Pending CN117116923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311385630.0A CN117116923A (zh) 2023-10-25 2023-10-25 一种双通道开关晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311385630.0A CN117116923A (zh) 2023-10-25 2023-10-25 一种双通道开关晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN117116923A true CN117116923A (zh) 2023-11-24

Family

ID=88809636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311385630.0A Pending CN117116923A (zh) 2023-10-25 2023-10-25 一种双通道开关晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN117116923A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130086A (zh) * 2009-11-28 2011-07-20 英属维尔京群岛商杰群科技有限公司 高散热低成本的导线架改良结构
CN202084540U (zh) * 2011-04-02 2011-12-21 四川大雁微电子有限公司 一种表面贴装型功率晶体管模块
CN103021994A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN103839913A (zh) * 2012-11-27 2014-06-04 英飞凌科技股份有限公司 半导体封装及其形成方法
CN104810457A (zh) * 2015-03-31 2015-07-29 长治虹源光电科技有限公司 一种基于镀钯铜线的led封装工艺
CN218513451U (zh) * 2022-10-10 2023-02-21 无锡电基集成科技有限公司 一种正面散热的半导体芯片封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130086A (zh) * 2009-11-28 2011-07-20 英属维尔京群岛商杰群科技有限公司 高散热低成本的导线架改良结构
CN202084540U (zh) * 2011-04-02 2011-12-21 四川大雁微电子有限公司 一种表面贴装型功率晶体管模块
CN103839913A (zh) * 2012-11-27 2014-06-04 英飞凌科技股份有限公司 半导体封装及其形成方法
CN103021994A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN104810457A (zh) * 2015-03-31 2015-07-29 长治虹源光电科技有限公司 一种基于镀钯铜线的led封装工艺
CN218513451U (zh) * 2022-10-10 2023-02-21 无锡电基集成科技有限公司 一种正面散热的半导体芯片封装

Similar Documents

Publication Publication Date Title
KR100299949B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법
US11721614B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device having vias and pads formed by laser
US5648679A (en) Tape ball lead integrated circuit package
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US5233220A (en) Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US20020109214A1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
CN110176451A (zh) 功率模块及其封装方法
JP5876970B2 (ja) 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
CN101859755A (zh) 一种功率mosfet封装体及其封装方法
JPS63306633A (ja) フイルムキヤリア
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
CN117116923A (zh) 一种双通道开关晶体管及其制作方法
CN219812292U (zh) 一种6×6排列0.4mmBGA偏盘单盲孔扇出结构
JPH03132063A (ja) リードフレーム
US20150181691A1 (en) Printed circuit board and light emitting device
JP2765571B2 (ja) マルチチップモジュール
JPH04266056A (ja) ダイナミックインピーダンス低減用素子を備えたモールドケース集積回路
CN100459123C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
US20020158261A1 (en) Light emitting diode layout structure
US5650665A (en) Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate
KR20020028021A (ko) 적층 패키지
CN220710307U (zh) 芯片结构和固态硬盘
JPH10173087A (ja) 半導体集積回路装置
JPS58134450A (ja) 半導体装置およびその製造方法
JP2000195888A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20231124

RJ01 Rejection of invention patent application after publication