JPS63306633A - フイルムキヤリア - Google Patents

フイルムキヤリア

Info

Publication number
JPS63306633A
JPS63306633A JP62141392A JP14139287A JPS63306633A JP S63306633 A JPS63306633 A JP S63306633A JP 62141392 A JP62141392 A JP 62141392A JP 14139287 A JP14139287 A JP 14139287A JP S63306633 A JPS63306633 A JP S63306633A
Authority
JP
Japan
Prior art keywords
film carrier
lead
film
chip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62141392A
Other languages
English (en)
Other versions
JPH057868B2 (ja
Inventor
Makoto Imamura
真 今村
Ryoichi Miyamoto
了一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62141392A priority Critical patent/JPS63306633A/ja
Priority to US07/196,670 priority patent/US4874086A/en
Priority to EP88305044A priority patent/EP0295007A3/en
Publication of JPS63306633A publication Critical patent/JPS63306633A/ja
Publication of JPH057868B2 publication Critical patent/JPH057868B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体集積回路（ＩＣ）チップをパッケージ
ングしてフィルムキャリアデバイスを形成するためのフ
ィルムキャリアに係シ、特にアクタリードおよびコンタ
クト部のノ母ターンに関する。
（従来の技術） ＩＣの実装密度の向上を図るためにチップのアセンブリ
形成としてフィルムキャリア方式が広く普及してきた。
第５図は、フィルムキャリア５１の中央部に長さ方向に
一定間隔でＩＣチップ５２が・臂ツヶージングされたフ
ィルムキャリアデバイス５ｏを示している。
上記フィルムキャリア５１は、ＩＣチップ５２が電気的
に接続されると共に樹脂ポツティングされた状態（樹脂
によシ薄くコーティングされて封止された状ＩＩ）で配
列されておシ、その両側縁に沿りてそれぞれ一列にスプ
ロケットホール５３が形成されておシ、前記チップ５２
の周囲に複数のアクタリード５４が形成されている。な
お、５５は打ち抜き穴である。
前記フィルムキャリアデバイス５０は、第５図中に点線
で示すように、アウタリード５４の各先端部をフィルム
上に残してフィルムキャリア５１から打ち抜かれたのち
使用される。
なお、第６図は、従来のテスタ用ソケット６０の接触子
／ＩＦターンを示しておプ、前記フィルムキャリア５１
上のアクタリード５４の各先端部に対応する位置でコン
タクト部６１が一直線上に配列されている。この場合、
コンタクト部相互間に所要の距離（長さ）の絶縁部６２
を確保する必要があることから、現在の生産技術ではコ
ンタクト部６１の♂ツチＰ、の最小値として０．４５　
Ｉｎよシ小さいものは実現されていない。
ところで、フィルムキャリアデバイスの用途（カード電
卓等）が飛躍的に拡大すると共に実装密度の向上に対す
る使用者の要求も非常に厳しくなっている。これに対応
して、従来はアウタリード５４のピッチＰｌを縮めるこ
とが行われてきた。
しかし、前述したようにフィルムキャリアデバイス５０
の打ち抜き前のテス）Ｋ際して、テスタ用ソケットの接
触子６ノをアウタリードの各先端部のコンタクト部にコ
ンタクトさせる必要があるので、上記アウタリード５４
のピッチＰ、をテスタ用ソケットの接触子６ノのピッチ
Ｐ、に合わせる必要がちつた。この場合、アウタリード
のピッチ縮少技術がソケット接触子のピッチ縮少技術よ
）も先行している現状では、アウタリード５４のピッチ
Ｐ！をソケット接触子６１の現状で実現可能な最小ピッ
チ０．４５ｔｍよりも小さく縮めることが不可能であシ
、必らずしも実装密度の向上に対する要求に十分応える
ことがマきないという問題点があった。もし、第５図の
フィルムキャリア５１におけるアウタリード５４をその
ままの形状で上記ソケット接触子６１の最小ピッチ０．
４５　ｍｍ、よシも小さく縮小した場合には、上記フィ
ルムキャリアデバイス５０の打ち抜き前にテスタによシ
テストすることが不可能になシ、出荷品質を保証できな
くなるという問題が生じる。
（発明が解決しようとする問題点） 本発明は、上記したようにアクタリードのピッチがテス
タ用ソケット接触子の最小ピッチによ）制限されて０．
４５　ｒａｍよシ小さい極小ピッチに設定することがで
きないという問題点を解決すべくなされたもので、アク
タリードのピッチを０１４５錦よシ小さい極小ピッチで
実現した場合でも、フィルムキャリアデバイスの打ち抜
き前ＩＣテスタ用ソケット炭触子とのコンタクトをとっ
てテストすることが可能になシ、フィルムキャリアデバ
イスの実装密度を十分に向上させ、出荷品質を良好に確
保することが可能になるフィルムキャリアを提供するこ
とを目的とする。
〔発明の構成〕
（問題点を解決するための手段） 本発明のフィルムキャリアは、ノ９ツケージングすべき
ＩＣチップに電気的に接続されて外部端子となるために
形成されるアウタリードとして、上記チップに近い部分
で互いに平行に並列状態で形成された平行リード部を有
し、テスタ用ソケット端子とコンタクトするためのコン
タクト部が次のようく形成されてｈる。即ち、第１の具
体例としては、前記平行リード部の各リード先端（ＩＣ
チップから遠い側）から放射状に延長されたリードの各
一部分がコンタクト部となる。また、第２の具体例とし
ては、前記平行リード部の各リード上における前記チッ
プからの距離が隣り合うリードで交互に相異なる位置で
リード幅よりも幅広のコンタクト部が設けられている。
（作用） 平行リード部のリードピッチを０．４５ｍよシ小さくし
た場合でも、放射状に形成されたリード部のコンタクト
部あるいは平行ＩＪ　＋＋　Ｐ部の１つ置きのリード毎
にリード長さ方向く所定距離をあけて設けられたコンタ
クト部によってテスタ用ソケット接触子とのコンタクト
をとることが可能であ）、デバイス打ち抜き前のテスト
を可能としながら実装密度を向上させることが可能にな
る。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図は、フィルムキャリア１の中央部に長さ方向く一
定間隔でＩＣチップ２がノ譬ツケージングされた状態の
フィルムキャリアデバイス３を示している。　　　　　
゛ 上記フィルムキャリア１は、第２図に示すように％幅が
約３５１１ＩＩｌの絶縁フィルム１０の両側縁に沿って
それぞれ一列にスプロケットホール１１が形成され、中
央部の長さ方向く一定間隔でチップ配置用穴１２が形成
されている。そして、この穴１２の周辺のフィルム上に
はノ臂ツケージングすべきＩＣチップとの間でボンディ
ング接続されるパッド部１３が形成され、さらにこのノ
臂ツド部１３に一体的に連なってデバイスの外部端子と
なるためのアウタリード１４がたとえば銅箔によシ形成
されている。上記アクタリード１４のうち、ＩＣチップ
に近い部分は互すに平行な並列状態に形成されてお）、
この平行リード部１４．のピッチＰ。
はＯ−４ｓｎ　Ｋ設定されている。そして、上記平行リ
ード部１４．の各リード先端（ＩＣチップから遠い側）
からテスタ用ソケット接触子とコンタクトするためのコ
ン”タクト用アクタリード部１４雪が放射状に延長する
ようにフィルム上く形成されてｂる。
そして、上記フィルム中央部のチップ配置用穴１２にＩ
Ｃチップが配置され、このＩＣチップと前記ノ母ツド部
とがワイヤボンディングによシミ気的に接続された後、
ＩＣチップおよび上記接続部が樹脂ポツティングされる
（樹脂によシ薄くコーマ ティングされ々封止される）ことＫよシハックージング
されている。このフィルムキャリアデバイス３は、第１
図の状態でコンタクト用リード部１４２にテスタ用ソケ
ット接触子がコンタクトされてテストされ、その後、平
行リード部１４１の各先端部をフィルム上に残してフィ
ルムキャリア１かも打ち抜かれるものである。そして、
この打ち抜き後のデバイスの表面側、裏面側のどちらで
もデバイス実装用ボード上にアセンブリし得るように、
打ち抜き予定位置を含む所定領域に対応してフィルムキ
ャリアＩＫ打ち抜き穴１５が形成されている。但し、両
面アセンブリを予定しない場合には、上記打ち抜き穴１
５は必要ではない。
゛　また１前記テスタ用ソケツト接触子のコンタクト時
にリードに加わる力によってリードが破損することのな
いように１コンタクト用アウタリ一ド部１４ｇはフィル
ムキャリア１上に固定されている。
上記フィルムキャリアＩＫよれば、平行リード部１４．
のピッチＰｌを従来の制限値よりも小さい０．４５１１
１未満で現在の生産技術上可能な限シ極小のピッチに設
定したとしても、放射状のコンタクト用リード部１４□
のピッチをテスタ用ソケット接触子のピッチに合わせる
ように大きく設定することが可能になる。
従って、フィルムキャリアデバイス３の打ち抜色前にテ
スタによるテストが可能になシ、打ち抜色後のデバイス
としてリードピッチが極小のものが得られるもので、フ
ィルムキャリアデバイスの実装密度を十分に向上させ、
佐官品質を良好に確保することが可能になる。
なお、上記実施例のフィルムキャリア１におけるリード
のノやターンはリード数が少なくてリード・母ターン占
有面積を大きくとることができる場合に適している。ま
た、上記実施例の打ち抜き予定領域をミニ・フラット・
ノ母ツケージ型デバイスと同じ大きさになるようにコン
タクト用リード部１４、の中間部を含む領域まで拡大し
、かつ打ち抜き後のデバイスのリード先端部のピッチが
上記ミニ・フラット・ノ臂ツケージ型デバイスのそれと
同じになるように設定しておけば、上記打ち抜き後のデ
バイスをミニ・フラット・パッケージ型デバイスと同様
に取シ扱りて実装することが可能になシ、しかも打ち抜
き前のテス）Ｋ際して既存のミニ・フラッド・／４ツケ
ージ型デバイスをテストするためのテスタ用ソケットを
そのまま使用することが可能になる。
第３図は、他の実施例に係るフィルムキャリアデバイス
３０の打ち抜き前の状態を示しておシ、このデバイスＳ
Ｏは前記実施例に比べてフィルムキャリア３１の平行リ
ード部１４１の所定部分にリード幅よシ幅広のコンタク
ト部３２が形成されている点が異なシ、その他は同じで
あるので第１図中と同一部分には同一符号を付している
。即ち、上記平行リード部１４．は１個置きに選択され
た２群に分けられ、一方のリード群にはＩＣチップ２に
近い側にコンタクト部３２が形成され、他方のリード群
にはＩＣチップ２から遠い側にコンタクト部３２が形成
されておシ、これらのコンタクト部３２はフィルム上に
たとえば銅箔によシ形成されている。
なお、上記デバイス３０は平行リード部１４゜Ｏ各先端
部をフィルム上に残してフィルムキャリア３Ｉから打ち
抜かれるものであシ、打ち抜き予定位置を含む平行リー
ド部１４１の中間部形成領域に対応してフィルムキャリ
ア３１に打ち抜き穴３３が形成されている。
上記フィルムキャリア３１によれば、コンタクト部Ｓ２
がＩＣチツ７”Ｋ近い側と遠い側との２群に分かれてい
るので、打ち抜き前のテストに際して第４図に示すよう
な接触子・母ターンを有するテスタ用ソケット４０を用
いることで上記テストが可能になる。即ち、上記ソケッ
ト４０の接触子Δ側のコンタクト部にコンタクトする接
触子４２群との２群に分離して形成されている。従って
、接触子４１群、接触子４２群のそれぞれにおける接触
子相互間のピッチＰ、を前記リードピッチＰ。
の２倍に設定できるので、リードピッチが極小になって
も接触子相互間の絶縁部４３の距離（幅）を所要量だけ
確保できる。
換言すれば、上記第３図のフィルムキャリア３１によれ
ば、テスタ用ソケット接触子のピッチＰ、を従来と同じ
最小ピッチ０．４５　ｍｅｌｔ設定した場合、平行リー
ド部１４ｍのリードピッチを従来の制限値よシも小さい
０．４５ｍｇ未満の極小ピッチで現在の生産技術上可能
な限シ極小のピッチに設定することが可能になり、フィ
ルムキャリアデバイス３０の出荷品質を確保しつつ実装
密度の大幅な向上を図ることができる。
なお、上記フィルムキャリア３１は、リードツクターン
に前記実施例のような放射状コンタクト部パターンを有
さす、限定されたフィルム面積上に多数のアウタリード
を形成できるので、特に多ビンのＩＣチップのノ９ツク
ージングに好適である。
〔発明の効果〕
上述したように本発明のフィルムキャリアによれば、ア
ウタリードの平行リード部の各先端から放射状にリード
を延長した部分にコンタクト部を設け、あるいは上記平
行リード部の各リード上におけるチップからの距離が隣
〕合うリードで交互に相異なる位置にリード幅よシ幅広
のコンタクト部を設けたので、平行リード部のピッチ間
隔を０、４５　ｍｍより小さい極小ピッチで実現した場
合でも、フィルムキャリアデバイスの打ち抜き前にテス
タ用ソケットとのコンタクトをとってテストすることが
可能になる。従って、フィルムキャリアデバイスの出荷
品質を良好に確保しつつ実装密度を最近の厳しい要求に
対して十分応え得る程度に向上させることができる。
【図面の簡単な説明】
第１図は本発明のフィルムキャリアの一実施例を用いた
フィルムキャリアデバイスの打ち抜き前の状態を示す平
面図、第２図は第１図中のフィルムキャリアを取シ出し
て示す平面図、第３図はフィルムキャリアの他の実施例
を示す平面図、第４図は第３図のフィルムキャリアを用
いたデバイスの打ち抜き前テス）Ｋ使用するテスタ用ソ
ケットの接触子パターンを示す平面図、第５図は従来の
フィルムキャリアデバイスを示す平面図、第６図は第５
図のデバイスに対応するテスタ用ソケットの接触子／Ｉ
Ｐターンを示す平面図である。 １・・・フィルムキャリア、２・・・ＩＣテッグ、３・
・・デバイス、１１・・・スプロケットホール、１２・
・・チップ配置用穴％ＪＪ・・・Δラド部、１４・・・
アウタリード、１５・・・打ち抜き穴。 出願人代理人　弁理士　鈴　江　弐　彦第　１　図 第２図 第３図 第　４　図

Claims (6)

    【特許請求の範囲】
  1. （１）半導体集積回路チップをパッケージングしてフィ
    ルムキャリアデバイスを形成するためのフィルムキャリ
    アにおいて、上記チップに電気的に接続されて上記デバ
    イスの外部端子となるために形成されたアウタリードと
    して上記チップに近い部分で互いに平行に並列状態で形
    成された平行リード部を有し、デバイス打ち抜き前テス
    トに際してテスタ用ソケット端子とコンタクトするため
    のコンタクト部が、上記平行リード部の各先端から放射
    状に延長されたリードに設けられ、または上記平行リー
    ド部の各リード上における前記チップからの距離が隣り
    合うリードで交互に相異なる位置にリード幅よりも幅広
    となるように設けられてなることを特徴とするフィルム
    キャリア。
  2. （２）前記コンタクト部は、フィルムキャリア上に固定
    されていることを特徴とする前記特許請求の範囲第１項
    記載のフィルムキャリア。
  3. （３）前記平行リード部の形成領域のうちデバイスの打
    ち抜き予定位置を含む所定領域に対応してフィルムキャ
    リアに打ち抜き穴が形成されてなることを特徴とする前
    記特許請求の範囲第１項のフィルムキャリア。
  4. （４）前記放射状に延長されたリードの先端部を残して
    デバイスが打ち抜かれることを特徴とする前記特許請求
    の範囲第３項記載のフィルムキャリア。
  5. （５）前記デバイスの打ち抜き予定位置を含む所定領域
    に対応してフィルムキャリアに打ち抜き穴が形成されて
    いることを特徴とする前記特許請求の範囲第４項記載の
    フィルムキャリア。
  6. （６）前記平行リード部のリードピッチ間隔が０．４５
    ｍｍより小さく設定されてなることを特徴とする前記特
    許請求の範囲第１項記載のフィルムキャリア。
JP62141392A 1987-06-08 1987-06-08 フイルムキヤリア Granted JPS63306633A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62141392A JPS63306633A (ja) 1987-06-08 1987-06-08 フイルムキヤリア
US07/196,670 US4874086A (en) 1987-06-08 1988-05-20 Film carrier and a method for manufacturing a semiconductor device utilizing the same
EP88305044A EP0295007A3 (en) 1987-06-08 1988-06-02 Film carrier, method for manufacturing a semiconductor device utilizing the same and an associated tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62141392A JPS63306633A (ja) 1987-06-08 1987-06-08 フイルムキヤリア

Publications (2)

Publication Number Publication Date
JPS63306633A true JPS63306633A (ja) 1988-12-14
JPH057868B2 JPH057868B2 (ja) 1993-01-29

Family

ID=15290924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62141392A Granted JPS63306633A (ja) 1987-06-08 1987-06-08 フイルムキヤリア

Country Status (3)

Country Link
US (1) US4874086A (ja)
EP (1) EP0295007A3 (ja)
JP (1) JPS63306633A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02154440A (ja) * 1988-12-06 1990-06-13 Nec Corp Ｔａｂテープ
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
US7148529B2 (en) * 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package
JP2011049327A (ja) * 2009-08-26 2011-03-10 Renesas Electronics Corp Ｔｃｐ型半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311056A (en) * 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
US5150047A (en) * 1989-07-21 1992-09-22 Nippon Steel Corporation Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements
US5007576A (en) * 1989-12-26 1991-04-16 Hughes Aircraft Company Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
US5250841A (en) * 1992-04-06 1993-10-05 Motorola, Inc. Semiconductor device with test-only leads
US5521521A (en) * 1994-03-14 1996-05-28 Sgs-Thomson Microelectronics, S.R.L. Testing contactor for small-size semiconductor devices
EP0616223B1 (en) * 1993-03-15 1999-10-20 STMicroelectronics S.r.l. A testing contactor for small-size semiconductor power devices
FR2844421B1 (fr) * 2002-09-11 2005-02-18 Gemplus Card Int Test et personnalisation electrique en ligne via des routages en bordure de bande
CN101937891B (zh) * 2010-05-12 2012-05-23 谢国华 一种具有双层引脚的芯片
CN111129090B (zh) * 2019-12-18 2022-05-31 武汉华星光电半导体显示技术有限公司 显示面板及其测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152468A (en) * 1978-05-22 1979-11-30 Hitachi Ltd Carrier tape for tape carrier
JPS54161269A (en) * 1978-06-09 1979-12-20 Nec Corp Lead frame for semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469684A (en) * 1967-01-26 1969-09-30 Advalloy Inc Lead frame package for semiconductor devices and method for making same
GB1271833A (en) * 1968-07-10 1972-04-26 Hitachi Ltd Improvements in or relating to encapsulation processes
US3858721A (en) * 1971-10-01 1975-01-07 Western Electric Co Loading of compliant tape
US4195195A (en) * 1978-09-28 1980-03-25 The United States Of America As Represented By The Secretary Of The Army Tape automated bonding test board
DE3061383D1 (en) * 1979-02-19 1983-01-27 Fujitsu Ltd Semiconductor device and method for manufacturing the same
WO1982000937A1 (en) * 1980-09-08 1982-03-18 Proebsting R Single layer burn-in tape for integrated circuit
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US4417266A (en) * 1981-08-14 1983-11-22 Amp Incorporated Power and ground plane structure for chip carrier
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152468A (en) * 1978-05-22 1979-11-30 Hitachi Ltd Carrier tape for tape carrier
JPS54161269A (en) * 1978-06-09 1979-12-20 Nec Corp Lead frame for semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02154440A (ja) * 1988-12-06 1990-06-13 Nec Corp Ｔａｂテープ
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
US7148529B2 (en) * 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package
JP2011049327A (ja) * 2009-08-26 2011-03-10 Renesas Electronics Corp Ｔｃｐ型半導体装置
US8310068B2 (en) 2009-08-26 2012-11-13 Renesas Electronics Corporation TCP-type semiconductor device

Also Published As

Publication number Publication date
US4874086A (en) 1989-10-17
EP0295007A2 (en) 1988-12-14
JPH057868B2 (ja) 1993-01-29
EP0295007A3 (en) 1989-04-19

Similar Documents

Publication Publication Date Title
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JPS63306633A (ja) フイルムキヤリア
US8653653B2 (en) High density three dimensional semiconductor die package
JPH04273451A (ja) 半導体装置
JP2500785B2 (ja) 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JPH01144664A (ja) 半導体メモリ用集積回路装置
JPH02230749A (ja) 半導体チップ及び該チップを用いた半導体装置
JPS6246537A (ja) フィルムキャリヤ半導体装置の電気試験方法
CN217283562U (zh) 集成电路封装焊盘、焊盘封装库以及pcb板
JPS617657A (ja) マルチチツプパツケ−ジ
CN103247578A (zh) 半导体承载件暨封装件及其制法
CN210670773U (zh) 喷墨芯片封装结构
US10153229B2 (en) Method of manufacturing semiconductor products, corresponding semiconductor product and device
JP2836208B2 (ja) フィルムキャリアテープ
JPS62188333A (ja) 集積回路装置
JPH0661297A (ja) 半導体装置
JP2503754B2 (ja) フィルムキャリアテ―プ
JPS58169949A (ja) 半導体装置
JPH02213148A (ja) テープキャリア
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JPH06350025A (ja) 半導体装置
JPS5842259A (ja) 半導体パッケージの製造方法
JPS6341036A (ja) 半導体装置
JPS59152656A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 15