CN101673722A - 导线架 - Google Patents

导线架 Download PDF

Info

Publication number
CN101673722A
CN101673722A CN200810212841A CN200810212841A CN101673722A CN 101673722 A CN101673722 A CN 101673722A CN 200810212841 A CN200810212841 A CN 200810212841A CN 200810212841 A CN200810212841 A CN 200810212841A CN 101673722 A CN101673722 A CN 101673722A
Authority
CN
China
Prior art keywords
chip supporting
lead frame
connecting rod
breach
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810212841A
Other languages
English (en)
Inventor
刘升聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200810212841A priority Critical patent/CN101673722A/zh
Priority to US12/549,623 priority patent/US7939921B2/en
Publication of CN101673722A publication Critical patent/CN101673722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种导线架包括一芯片承载片、一引脚成形片与多个焊接点。芯片承载片具有一缺口于其边缘。引脚成形片的厚度小于芯片承载片的厚度，并具有一主体、多个内引脚与一连接杆，其中内引脚及连接杆延伸自主体的边缘，且连接杆具有一配合缺口的一端部。这些焊接点位于端部与缺口的交界，用以在结构上连接连接杆及芯片承载片。

Description

导线架
技术领域
本发明是有关于一种导线架，且特别是有关于一种具有多个不同厚度部分的导线架。
背景技术
打线技术(wire bonding technology)是一种常见的芯片封装技术，用以将芯片电性连接至承载器(carrier)。在打线技术中，在低接点数(lowpin count)的需求下，导线架(lead frame)仍是经常采用的芯片承载器(chip carrier)。导线架通常包括一用来承载芯片的芯片座(die base)及多根位于芯片座旁边的引脚(lead)。一般而言，由于导线架是由加工金属薄板而成，所以导线架的芯片座及这些引脚的厚度均是相同的。
对于高功率芯片(例如负责控制电源的电源芯片)而言，传统的导线架的厚度无法满足所需要的散热效能。因此，目前已发展出一种导线架，其包括一较厚的芯片承载片(chip supporting plate)、一较薄的引脚成形片(lead forming plate)和一用来连接芯片承载片及引脚成形片的连接杆(connecting rod)。值得注意的是，为了符合设计上的需要，引脚成形片(即引脚)的厚度不能太大。
在先前技术中，这样特殊规格的导线架可由轧辊(rolling)一金属薄板而成。然而，相较于单一厚度的导线架而言，这样的导线架将花费高昂的成本，并延长定货至交货的期间(lead-time)，特别是全新的导线架设计。
发明内容
本发明的目的是提供一种导线架，用以作为打线封装技术的芯片承载器。
本发明提出一种导线架包括一芯片承载片、一引脚成形片与多个焊接点，其中芯片承载片与引脚成形片为两独立构件。芯片承载片具有一缺口于其边缘。引脚成形片的厚度小于芯片承载片的厚度，并具有一主体、多个内引脚与一连接杆，其中内引脚及连接杆延伸自主体的边缘，且连接杆具有配合缺口的一端部。这些焊接点位于端部与缺口的交界，用以在结构上连接连接杆及芯片承载片。
在本发明的一实施例中，焊接点有间隔地位于端部与缺口的交界。
在本发明的一实施例中，焊接点是激光焊接点。
在本发明的一实施例中，芯片承载片具有一第一表面，而端部具有一第二表面，且第一表面与第二表面齐平，而焊接点位于第一表面及第二表面的交界。
在本发明的一实施例中，主体与芯片承载片分别位在二相平行但不重合的平面上。
本发明提出一种导线架包括一芯片承载片与一引脚成形片，且芯片承载片与引脚成形片为两独立构件。芯片承载片具有一缺口于其边缘。引脚成形片的厚度小于芯片承载片的厚度，并具有一主体、多个内引脚与一连接杆，其中内引脚及连接杆延伸自主体的边缘，且连接杆具有一配合缺口的一端部，其以激光焊接的方式与芯片承载片的构成缺口的部分在结构上相互连接。
在本发明的一实施例中，芯片承载片具有一第一表面，而端部具有一第二表面，且第一表面与第二表面齐平。
在本发明的一实施例中，主体与芯片承载片分别位在二相平行但不重合的平面上。
综上所述，本发明的芯片承载片与引脚成形片为两独立构件，故其皆为单一厚度。如此一来，本发明的导线架的制作成本较低，且制作速度较快。此外，本发明的芯片承载片与引脚成形片是由多个焊接点而连接。因此，连接杆及芯片承载片之间所产生的应力可在连接杆及芯片承载片之间未连接的处得到释放，进而提高导线架的使用寿命。另外，本发明是采用激光焊接的方式连接芯片承载片与连接杆，而激光焊接的焊接速度快且仅局部地加热连接杆与芯片承载片，因此焊接品质良好且不易累积热应力。
附图说明
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下，其中：
图1绘示本发明一实施例的导线架的立体示意图。
图2A绘示图1的导线架的上视图。
图2B绘示图2A中沿I-I线段的剖面示意图。
图3为图1的导线架的芯片承载片与引脚成形片于焊接前的立体示意图。
具体实施方式
图1绘示本发明一实施例的导线架的立体示意图。图2A绘示图1的导线架的上视图。图2B绘示图2A中沿I-I线段的剖面示意图。图3为图1的导线架的芯片承载片与引脚成形片于焊接前的立体示意图。
请同时参照图1、图2A与图2B，本实施例的导线架100包括一芯片承载片110、一引脚成形片120与多个焊接点130。芯片承载片110具有一缺口N于其边缘112。引脚成形片120的厚度T2小于芯片承载片110的厚度T1。
引脚成形片120具有一主体122、多个内引脚124与一连接杆126，其中内引脚124及连接杆126延伸自主体122的边缘122a，且连接杆126具有配合缺口N的一端部E。详细而言，于本实施例中，端部E与缺口N可以是形状相同，而端部E的尺寸略小于缺口N的尺寸，且端部E与缺口N之间存在有一间隙G(请参照图2B)。
此外，请参照图3，于本实施例中，芯片承载片110与引脚成形片120可为两独立构件。因此，本实施例可以不同的压力分别轧辊两金属片以形成两个具有不同厚度的金属片，并对此两金属片分别进行图案化以形成芯片承载片110与引脚成形片120，而此两金属片不需额外多一道已知的轧辊工艺。如此一来，本实施例的导线架100的工艺较为简化且所耗费的时间与成本较少。
连接杆126的端部E例如是以激光焊接的方式与芯片承载片110的构成缺口N的部分在结构上相互连接，故可轻易地从导线架100的表面判定激光焊接的品质。并且，由于激光焊接的焊接速度快且仅局部地加热端部E与芯片承载片110的构成缺口N的部分，因此焊接品质良好且不易累积热应力。此外，本实施例可以是有间隔地在端部E与缺口N的交界的处进行激光焊接。
请再次参照图1、图2A与图2B，焊接点130位于端部E与缺口N的交界，用以在结构上连接连接杆126及芯片承载片110。由于连接杆126及芯片承载片110之间连接面积小，因此连接杆126及芯片承载片110之间所产生的应力(例如热应力)可在连接杆126及芯片承载片110之间未连接的处(即图2B中之间隙G)得到释放。
在本实施例中，焊接点130可以是有间隔地位于端部E与缺口N的交界，且焊接点130例如是激光焊接点。换言之，焊接点130例如是以激光焊接连接杆126的端部E以及芯片承载片110的构成缺口N的部分时，部分的端部E与芯片承载片110的构成缺口N的部分熔融而形成的点状结构。因此，焊接点130的材质例如是与连接杆126及芯片承载片110的材质相同。
此外，在本实施例中，主体122与芯片承载片110分别位在二相平行但不重合的平面上。芯片承载片110可具有一第一表面114，而端部E可具有一第二表面E1，且第一表面114与第二表面E1实质上齐平。如此一来，本实施例可在齐平的第一表面114与第二表面E1的交界进行焊接工艺以形成多个焊接点130，并可直接从导线架100的表面检查焊接点130的焊接品质。
此外，于本实施例中，连接杆126可为一弯折结构，其可连接分别位在二相平行但不重合的平面上的主体122与芯片承载片110，且端部E的第二表面E1可与芯片承载片110的第一表面114实质上齐平。
综上所述，本发明的芯片承载片与引脚成形片为两独立构件，故其皆为单一厚度。如此一来，本发明的导线架的工艺较为简化且所耗费的时间与成本较少。此外，本发明的芯片承载片与引脚成形片是由多个焊接点而连接。因此，连接杆及芯片承载片之间所产生的应力可在连接杆及芯片承载片之间未连接的处得到释放，进而提高导线架的使用寿命。
此外，由于本发明是采用激光焊接的方式连接芯片承载片与连接杆的端部，而激光焊接的焊接速度快且仅局部地加热端部与芯片承载片的构成缺口的部分，因此焊接品质良好且不易累积热应力，并可轻易地从导线架的表面判定激光焊接的品质。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (8)

1.一种导线架，包括：
一芯片承载片，具有一缺口于其边缘；
一引脚成形片，其厚度小于该芯片承载片的厚度，并具有一主体、多个内引脚与一连接杆，其中所述内引脚及该连接杆延伸自该主体的边缘，且该连接杆具有配合该缺口的一端部，其中该芯片承载片与该引脚成形片为两独立构件；以及
多个焊接点，位于该端部与该缺口的交界，用以在结构上连接该连接杆及该芯片承载片。
2.如权利要求1所述的导线架，其中所述焊接点有间隔地位于该端部与该缺口的交界。
3.如权利要求1所述的导线架，其中所述焊接点是激光焊接点。
4.如权利要求1所述的导线架，其中该芯片承载片具有一第一表面，而该端部具有一第二表面，且该第一表面与该第二表面齐平，而所述焊接点位于该第一表面及该第二表面的交界。
5.如权利要求1所述的导线架，其中该主体与该芯片承载片分别位在二相平行但不重合的平面上。
6.一种导线架，包括：
一芯片承载片，具有一缺口于其边缘；以及
一引脚成形片，与该引脚成形片为两独立构件，其厚度小于该芯片承载片的厚度，并具有一主体、多个内引脚与一连接杆，其中所述内引脚及该连接杆延伸自该主体的边缘，且该连接杆具有一配合该缺口的一端部，其以激光焊接的方式与该芯片承载片的构成该缺口的部分在结构上相互连接。
7.如权利要求6所述的导线架，其中该芯片承载片具有一第一表面，而该端部具有一第二表面，且该第一表面与该第二表面齐平。
8.如权利要求6所述的导线架，其中该主体与该芯片承载片分别位在二相平行但不重合的平面上。
CN200810212841A 2008-09-10 2008-09-10 导线架 Pending CN101673722A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810212841A CN101673722A (zh) 2008-09-10 2008-09-10 导线架
US12/549,623 US7939921B2 (en) 2008-09-10 2009-08-28 Leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810212841A CN101673722A (zh) 2008-09-10 2008-09-10 导线架

Publications (1)

Publication Number Publication Date
CN101673722A true CN101673722A (zh) 2010-03-17

Family

ID=41798505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810212841A Pending CN101673722A (zh) 2008-09-10 2008-09-10 导线架

Country Status (2)

Country Link
US (1) US7939921B2 (zh)
CN (1) CN101673722A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693952A (zh) * 2011-03-24 2012-09-26 比亚迪股份有限公司 一种tvs二极管的封装结构及制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034782A (zh) * 2009-09-30 2011-04-27 万国半导体有限公司 一种用于功率半导体器件的混合合金引线框架

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125740A (en) * 1973-09-26 1978-11-14 Sgs-Ates Componenti Elettronici S.P.A. Resin-encased microelectronic module
IN148328B (zh) * 1977-04-18 1981-01-17 Rca Corp
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
US7429757B2 (en) * 2002-06-19 2008-09-30 Sanken Electric Co., Ltd. Semiconductor light emitting device capable of increasing its brightness
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4970924B2 (ja) * 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
CN201011655Y (zh) * 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
JP2009105266A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693952A (zh) * 2011-03-24 2012-09-26 比亚迪股份有限公司 一种tvs二极管的封装结构及制作方法
CN102693952B (zh) * 2011-03-24 2015-12-09 比亚迪股份有限公司 一种tvs二极管的封装结构及制作方法

Also Published As

Publication number Publication date
US20100059871A1 (en) 2010-03-11
US7939921B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
US8371563B2 (en) Jig device
US10864597B2 (en) Ultrasonic bonding tool, method for manufacturing ultrasonic bonding tool, ultrasonic bonding method, and ultrasonic bonding apparatus
JP4524716B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
US20040217768A1 (en) Prefabricated and attached interconnect structure
CN110306155A (zh) 蒸镀掩模的制造方法
TW200711018A (en) Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
CN103337483B (zh) 一种超薄型vsop封装件及其生产方法
JP4560645B2 (ja) 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
US20040194861A1 (en) Radiation plate and power semiconductor module ic package
US20190274357A1 (en) Ceramic heating element with multiple temperature zones
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
CN101673722A (zh) 导线架
KR20100025900A (ko) 프로브 카드 및 그의 제조 방법
CN101527287A (zh) 打线结构及其制作方法
US10766238B2 (en) Method of manufacturing multilayer substrate
JP4476467B2 (ja) コンタクタの組立装置及び組立方法
US11145617B2 (en) Semiconductor structure
JP2010539476A (ja) 半導体装置テスト用分岐型プローブ
CN202153516U (zh) 一种双重增强的集成电路引线框架版
JP4823214B2 (ja) 発光素子用のリフレクター及びその製造方法、並びに該リフレクターを備える発光デバイス
CN103931006B (zh) 发光元件用衬底、发光组件和发光组件的制造方法
TW201901919A (zh) 電子模組、連接體的製造方法以及電子模組的製造方法
CN210167330U (zh) 一种芯片自动键合装置
JP2008023920A5 (zh)
KR101408728B1 (ko) 기판 고정 유닛 및 이를 포함하는 다이 본딩 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100317