CN102725844B - 导电通路、使用该导电通路的半导体装置以及它们的制造方法 - Google Patents

导电通路、使用该导电通路的半导体装置以及它们的制造方法 Download PDF

Info

Publication number
CN102725844B
CN102725844B CN201180006838.6A CN201180006838A CN102725844B CN 102725844 B CN102725844 B CN 102725844B CN 201180006838 A CN201180006838 A CN 201180006838A CN 102725844 B CN102725844 B CN 102725844B
Authority
CN
China
Prior art keywords
conductive path
plate
metal
hole portion
engaging surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180006838.6A
Other languages
English (en)
Other versions
CN102725844A (zh
Inventor
南尾匡纪
田中淳也
伊村领太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN102725844A publication Critical patent/CN102725844A/zh
Application granted granted Critical
Publication of CN102725844B publication Critical patent/CN102725844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D39/00—Application of procedures in order to connect objects or parts, e.g. coating with sheet metal otherwise than by plating; Tube expanders
    • B21D39/03—Application of procedures in order to connect objects or parts, e.g. coating with sheet metal otherwise than by plating; Tube expanders of sheet metal otherwise than by folding
    • B21D39/031—Joining superposed plates by locally deforming without slitting or piercing
    • B21D39/032—Joining superposed plates by locally deforming without slitting or piercing by fitting a projecting part integral with one plate in a hole of the other plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

本发明公开了一种导电通路。该导电通路包括由第一金属制成且具有通孔(13)的第一导电通路形成板(11)、以及由第二金属制成且具有被压入通孔内的压入部(17)的第二导电通路形成板(15)。通孔的壁面和压入部的侧面形成相对于第一导电通路形成板和第二导电通路形成板彼此的重叠面的法线倾斜的倾斜接合面(18)，在该倾斜接合面的附近区域形成有由金属流动产生的接合部(25)。

Description

导电通路、使用该导电通路的半导体装置以及它们的制造方法
技术领域
本发明涉及一种用于导电的导电通路(electrically-conductingpath)、使用该导电通路的半导体装置以及它们的制造方法。
背景技术
导通电路是半导体装置的构成部件之一。该导电通路例如有效利用于安装在空调(空调机)上的半导体开关元件与控制电路的连接，以及安装在电动汽车上的多个电池彼此的连接或者多个电容器彼此的连接。
如图6(a)～图6(d)所示，通常导电通路由第一导电通路形成板51和第二导电通路形成板52构成，第二导电通路形成板52具有与该第一导电通路形成板51的第一连接部相重叠的第二连接部。例如，在第一导电通路形成板51的第一连接部形成有突起部51a，该突起部51a形成为朝着重叠面侧突出的未完全切断状态。另一方面，在第二导电通路形成板52的第二连接部形成有通孔52a，该通孔52a内可嵌入第一导电通路形成板51的突起部51a。
为了将第一导电通路形成板51和第二导电通路形成板52电连接，首先，如图6(a)和图6(b)所示，将第一导电通路形成板51的突起部51a插入第二导电通路形成板52的通孔52a内，让突起部51a的上表面从该通孔52a中露出。
接着，如图6(c)所示，将冲头53冲入从第二导电通路形成板52的通孔52a中露出的第一导电通路形成板51的突起部51a的中心部。
这样一来，如图6(d)所示，将突起部51a的上部扩张到第二导电通路形成板52的通孔52a的周缘部，形成铆接部(铆钉)51b。
这样一来，就将第一导电通路形成板51的突起部51a的侧面压接在第二导电通路形成板52的通孔52a的壁面上。
但是，在这种现有技术的导电通路中存在以下问题：突起部51a侧面与通孔52a壁面的压接部的电阻较大，电流会在该压接部内产生大量热量。
具体而言，在上述现有技术的导电通路中，通过将第一导电通路形成板的突起部的侧面扩张到第二导电通路形成板的通孔的壁面侧，突起部的侧面就会与通孔的壁面压接在一起。但是，在装配之前保存于大气中的期间内，第一导电通路形成板51和第二导电通路形成板52会在突起部51a的侧面和通孔52a的壁面形成金属氧化膜。因此，如果仅仅将导电通路形成板51、52彼此压接，则会成为在导电通路形成板51和导电通路形成板52之间存在金属氧化膜的连接状态，使得电阻增大，产生更多热量。
在专利文献1中，作为对半导体装置的布线等的金属氧化膜的处理措施，记载了通过使功率半导体芯片的电极与布线的接合部彼此变形让新生面露出，以提高接合部的强度的方法。
图7表示专利文献1所记载的半导体装置的制造方法。如图7所示，进行压接接合之前的半导体芯片102的电极102A具有凹凸状表面102AS。另一方面，布线103具有与电极102A压接接合的连接部103A。此处，进行压接接合之前的表面103AS呈平坦状。通过由超声波头部121施加载荷，对电极102与布线103的连接部103A进行压接接合。在进行该接合时，在电极102A和连接部103A分别露出未氧化的新生面。结果，能够提高电极102A与连接部103A的接合强度。
在专利文献2中记载了一种技术领域与本发明不同的方法，该方法为了实现冷压接而将两个洁净的新生面彼此压接在一起。
图8(a)和图8(b)表示专利文献2所记载的冷压接方法的主要部件剖面结构。
首先，如图8(a)所示，将分别在两个面上形成有镀层208a、208b的板体202a、202b彼此重叠，用冷压接装置进行冷压接。此处，板体202a、202b由铜(Cu)形成，镀层208a、208b由镍(Ni)形成。随着冷压接的进行，楔状的压模206a、206b一边分别使板体202a、202b沿着箭头A方向和B方向发生塑性变形一边侵入板体202a、202b。此时，随着冷压接的进行，镀层208a、208b在压接部分205被切断，沿着箭头C、D方向移动。
接着，如图8(b)所示，镀层208a、208b随着板体202a、202b因冷压接而产生的的塑性流动，进一步沿着箭头C、D方向移动。这是因为，镀层208a、208b无法跟着板体202a、202b因冷压接而产生的塑性流动进行流动，在压接结束之前达到断裂点。结果，在镀层208a、208b断裂移动后，露出各板体202a、202b的不存在氧化膜的两个洁净新生面，已露出的两个新生面由冷压接而彼此接合。
专利文献1：日本公开特许公报特开2003-45920号公报
专利文献2：日本公开特许公报特公昭59-52031号公报
发明内容
-发明所要解决的技术问题-
对于导电通路的形成，如果采用专利文献2所记载的冷压接法，则接合部的镀层和金属氧化物沿水平方向断裂，在接合面上露出新生面。因此，新生面可能会彼此连接，接合部的电阻能够降低一定程度。
但是，在专利文献2所记载的冷压接法中存在以下问题：在有较大电流流动的导电通路中，接合部的电阻未降低。
本发明的目的在于解决上述问题，在将有较大电流流动的导电通路形成板彼此接合的接合部中降低电阻。
-用以解决技术问题的技术方案-
为了达成上述目的，本发明所涉及的导电通路包括：由第一金属制成，具有孔部的第一导电通路形成板；以及由第二金属制成，具有压入孔部内的压入部的第二导电通路形成板。在孔部的壁面和压入部的侧面上形成有倾斜接合面，该倾斜接合面相对于第一导电通路形成板与第二导电通路形成板彼此的重叠面的法线倾斜，在倾斜接合面的附近区域形成有由金属流动所产生的接合部。
本发明所涉及的半导体装置包括：本发明的导电通路、与该导电通路电连接的半导体芯片、以及由将导电通路和半导体芯片密封的树脂材制成的外装体。
本发明所涉及的导电通路的制造方法为：在将由第一金属制成且具有孔部的第一导电通路形成板与由第二金属制成的第二导电通路形成板彼此重叠的状态下，利用压入工具将第二导电通路形成板上与孔部相向的部分压入孔部内，使第一导电通路形成板与第二导电通路形成板彼此接合。
本发明所涉及的半导体装置的制造方法是：预先在由第一金属制成且具有孔部的第一导电通路形成板和由第二金属制成的第二导电通路形成板中的至少一块导电通路形成板上固定半导体芯片，在将第一导电通路形成板上具有孔部的区域与第二导电通路形成板的一部分彼此重叠的状态下，利用压入工具将第二导电通路形成板上与孔部相向的部分压入孔部内，使第一导电通路形成板与第二导电通路形成板彼此接合，然后用由树脂材制成的外装体将半导体芯片以及第一导电通路形成板和第二导电通路形成板的接合部密封。
-发明的效果-
根据本发明所涉及的导电通路、采用该导电通路的半导体装置以及它们的制造方法，能够降低导电通路和半导体装置的电阻。
附图说明
图1是表示本发明的一实施方式所涉及的树脂密封型半导体装置的剖视图。
图2表示本发明的一实施方式所涉及的导电通路，是图1中包含接合部25的区域的放大剖视图。
图3(a)表示本发明的一实施方式所涉及的导电通路，是图1中包含接合部的区域的放大俯视图。
图3(b)～图3(e)是各个变形例所涉及的导电通路的包含接合部的区域的放大俯视图。
图4是表示本发明的一实施方式所涉及的导电通路的倾斜接合面的剖面，是图2所示的区域31的扫描电子显微镜(SEM)图像。
图5(a)～图5(d)是表示本发明的一实施方式所涉及的树脂密封型半导体装置的制造工序的工序顺序的示意剖视图。
图6(a)～图6(d)是表示现有技术的导电通路的制造方法的工序顺序的示意剖视图。
图7是对专利文献1所记载的现有技术的半导体装置的制造方法进行说明的示意剖视图。
图8(a)和图8(b)是对专利文献2所记载的现有技术的冷压接方法进行说明的主要部件剖视图。
具体实施方式
(一实施方式)
以下，参照附图对本发明的一实施方式所涉及的树脂密封型半导体装置以及构成该半导体装置的导电通路进行说明。
[半导体装置]
图1表示一实施方式所涉及的树脂密封型半导体装置的剖面结构。
如图1所示，本实施方式所涉及的树脂密封型半导体装置包括第一引线框架1、第二引线框架2、散热板3和外装体4。第一引线框架1将功率元件T1支承在第一芯片垫部1c上，第二引线框架2将控制元件T2支承在第二芯片垫部2c上，散热板3隔着绝缘片5固定在第一引线框架1的下表面，外装体4由作为树脂材之一例的密封树脂材制成。
外装体4由例如环氧树脂等热固性树脂制成，覆盖包括功率元件T1的第一引线框架1的一个端部、以及包括控制元件T2的第二引线框架2的一个端部。而且，外装体形成为让散热板3的下表面露出。
此处，为了实现树脂密封型半导体装置的小型化，第一芯片垫部1c的至少一部分与第二芯片垫部2c在俯视图中彼此重叠。而且，功率元件T1的至少一部分和控制元件T2配置成在俯视图中彼此重叠。
在本实施方式所涉及的树脂密封型半导体装置中，在第一引线框架1中，将多条引线中的一条引线作为第一中继引线1b。而且，在第二引线框架2中，将多条引线中的一条引线作为第二中继引线2b。
在包含本发明所涉及的接合部25的区域30内，第一中继引线1b和第二中继引线2b的端部由接合部25彼此接合，形成导电通路。
以下，对本实施方式所涉及的树脂密封型半导体装置进行详细说明。
第一引线框架1由作为第一金属之一例的例如铜(Cu)等导电性较高的金属制成。第二引线框架2由作为第二金属之一例的例如铜或42合金(Fe-42％Ni)等导电性较高的金属制成。
散热板3例如由铜或铝(Al)等导热性优异的金属制成。第一引线框架1的第一芯片垫部1c和第一中继引线1b隔着绝缘片5固定在散热板3的上表面。绝缘片5例如由具有导热性的绝缘性材料制成，具有由粘合层夹着电绝缘层的两面的三层结构。
功率元件T1为半导体芯片，可采用例如绝缘栅双极型晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOSFET)。功率元件T1由焊料6预先固定在第一引线框架1的第一芯片垫部1c的上表面。功率元件T1的焊盘(未图示)与第一引线框架1的多条引线由例如铝制金属线7电连接在一起。而且，功率元件T1的焊盘与第一中继引线1b之间也由铝等制的金属线8电连接在一起。
应予说明，可以用由铝制成的金属带或者由铜制成的金属夹(clip)作为金属线7、8，代替由铝制成的金属线。金属带或金属夹与金属线相比剖面积更大，布线电阻值更低，因此能减少功耗。
控制元件T2是具有控制功率元件T1的控制电路的半导体芯片，该控制元件T2包括例如驱动电路和过电流防止电路等。控制元件T2由例如银(Ag)浆材9预先固定在第二引线框架2的第二芯片垫部2c的上表面。控制元件T2的焊盘(未图示)与第二引线框架2的多条引线由金(Au)等制的金属线10彼此电连接在一起。
此处，支承控制元件T2的第二引线框架2的第二芯片垫部2c与功率元件T1的上表面大致平行地配置在该功率元件T1的上方，覆盖功率元件T1的金属线7、8的至少一部分。结果，在与功率元件T1相连接的金属线7、8和控制元件T2之间配置有第二引线框架2的第二芯片垫部2c。因此，能够利用第二芯片垫部2c阻断在功率元件T1的输出信号线即金属线7、8中产生的电磁波噪声的一部分，防止电磁波噪声的一部分向控制元件T2传播。结果，能够抑制控制元件T2的误操作。
同样，在本实施方式中，第二引线框架2配置成覆盖第一引线框架1的至少一部分。因此，由功率元件T1产生的电磁波噪声被位于控制元件T2下侧的第二引线框架2所屏蔽。结果，到达控制元件T2的电磁波噪声量减少，控制元件T2的误动作的发生受到抑制。结果，能够提高本半导体装置的操作可靠性。
另外，可在第二引线框架2的第二芯片垫部2c的至少一部分(优选第二芯片垫部2c的下表面)形成由镍(Ni)等磁性材料制成的镀层。这样一来，就能够用该镀层吸收由功率元件T1产生的电磁波噪声，因此能够进一步抑制由功率元件T1产生的电磁波噪声对控制元件T2的影响。
[导电通路]
图2表示将图1所示的包括接合部25的区域30放大所得的剖面结构。
以下，在本实施方式中，将区域30作为本实施方式所涉及的导电通路进行说明。区域30包括第一引线框架1的第一中继引线1b与第二引线框架2的第二中继引线2b的接合部25。因此，在图2中，将第一中继引线1b作为第一导电通路形成板11，将第二中继引线2b作为第二导电通路形成板15。
在第一导电通路形成板11的上表面的第一连接部12上设置有沿表里方向贯穿该第一导电通路形成板11的通孔13。而且，在第二导电通路形成板15的下表面的第二连接部14上形成有被压入第一导电通路形成板11的通孔13内的压入部17。
第一导电通路形成板11和第二导电通路形成板15由例如铜(Cu)制成。第二导电通路形成板15的表面和背面形成有由镍(Ni)制成的镀膜16。另外，镀膜16并不一定要形成在第二导电通路形成板15上，但基于后述理由，优选形成镀膜16。而且，镀膜16可形成在第一导电通路形成板11上，优选形成在至少第二导电通路形成板15上。
在一般的功率元件T1的情况下，优选作为第一引线框架1之一例的第一导电通路形成板11的厚度在0.05mm以上1.0mm以下。而且，优选作为第二引线框架2之一例的第二导电通路形成板15的厚度也和第一导电通路形成板11同样，在0.05mm以上1.0mm以下。应予说明，各导电通路形成板11、15的厚度可根据在功率元件T1中流动的电流值来适当设定。
而且，在图2所示的结构中，优选第一导电通路形成板11的厚度大于或等于第二导电通路形成板15的厚度。这是因为，在本实施方式所涉及的结构中，需要考虑第一导电通路形成板11和第二导电通路形成板15彼此的加工性(特别是对第二导电通路形成板15的良好加工性)。
在对第一导电通路形成板11和第二导电通路形成板15接合时的断裂性加以考虑的情况下，优选镀膜16的厚度在0.01μm以上10μm以下。
压入部17由被压入第一导电通路形成板11的通孔13内的第二导电通路形成板15构成。该压入部17的侧面和通孔13的壁面形成倾斜接合面18，该倾斜接合面18相对于第一导电通路形成板11和第二导电通路形成板15的重叠面(第一导电通路形成板11的平坦面与第二导电通路形成板15的平坦面重叠在一起的面)的法线倾斜。第二导电通路形成板15的压入部17的与倾斜接合面18相反一侧的面称为倾斜压入面17a。
构成接合部25的压入部17的形成方法的详细情况如后所述。
考虑到第一导电通路形成板11和第二导电通路形成板15的导通特性与倾斜接合面18的接合强度之间的合理性，在本实施方式中，使倾斜接合面18的倾斜角度θ1为35°。应予说明，从上述导通特性与接合强度的平衡(兼顾)出发，优选倾斜接合面18的倾斜角度θ1在20°以上50°以下。
在通孔13的平面形状为圆形的情况下，优选该通孔13的直径与第一导电通路形成板11的厚度大致相等。因此，在本实施方式中，通孔13的直径在0.05mm以上1.0mm以下。
在本实施方式中，倾斜接合面18由通孔13的壁面和压入部17的侧面构成，倾斜角度为θ1。通过让该倾斜接合面18的倾斜角度θ1大于0，与倾斜角度为0的情况相比，第一导电通路形成板11与第二导电通路形成板15的接合面积更大。由此，第一导电通路形成板11与第二导电通路形成板15的导电特性提高。但是，如果倾斜角度θ1过大，则通孔13与压入部17的接合强度可能会降低。因此，在本实施方式中，倾斜角度θ1在20°以上50°以下，更优选为35°。
图3(a)表示图2所示的包括接合部25的导电通路的平面结构。如图3(a)所示，通孔13的平面形状为圆形，此时由压入工具即冲头的顶端部压成的压入痕17b的平面形状也为圆形。应予说明，通孔13的平面形状并不限于圆形，只要倾斜接合面18的面积和接合强度能够满足所需条件，则可以为椭圆形或者卵形。
如图3(b)和图3(c)所示，只要倾斜接合面18的面积与接合强度能够满足所需条件，则作为变形例，通孔13的平面形状可以为正方形、还可以为四边形等多边形。在图3(b)中，压入痕17b的平面形状为圆形。此时，第一导电通路形成板11与第二导电通路形成板15的倾斜接合面18形成为切入通孔13各边的中央部。而且，在图3(c)中，压入痕17b的平面形状为正方形，压入痕17b的四条边相对于通孔13的各边旋转45°。此时，第一导电通路形成板11与第二导电通路形成板15的倾斜接合面18也形成为切入通孔13各边的中央部。
如图3(d)所示的变形例所示，在通孔13的平面形状为长方形，冲头的冲压面在通孔13的内侧设置有两个且两个冲压面彼此隔开规定间隔的情况下，第一导电通路形成板11与第二导电通路形成板15的倾斜接合面18形成为切入通孔13的彼此相向的两条边。
另外，图3(e)所示的变形例在第一导电通路形成板11的顶端部设置有半圆形的切口来代替在第一导电通路形成板11上设置通孔13，在第二导电通路形成板15上的与第一导电通路形成板11半圆形切口相向的部分的附近冲压冲头，形成倾斜接合面18。
这样一来，如果倾斜接合面18的面积和接合强度能够满足所需条件，则第二导电通路形成板15的压入部17的侧面只要下述形状即可，该形状为：压入部17的侧面与第一导电通路形成板11的通孔13的壁面发生金属流动(塑性流动)，能够由彼此的新生面形成倾斜接合面18的平面形状。
另外，设置在第一导电通路形成板11上的通孔13并不一定需要贯通。只要在第一导电通路形成板11的第一连接部12与第二导电通路形成板15的第二连接部14的压入部17产生由新生面形成的倾斜接合面18，能够维持接合强度并降低电阻，即可以采用不贯通的孔部即凹部来代替通孔13。应予说明，在本实施方式中，将通孔和凹部统称为孔部。
图4表示本实施方式所涉及的导电通路的倾斜接合面的剖面，是图2所示的区域31的SEM图像。
由本发明人制作并观察到的SEM图像中可知：构成倾斜接合面18的通孔13的壁面和压入部17的侧面由金属流动面(塑性流动面)即新生面构成。通过将倾斜接合面18作为新生面，使通孔13的壁面和压入部17的侧面相互摩擦，能够达到金属彼此一体化的状态而不只是金属彼此接触的状态。此时，在通孔13的壁面和压入部17的侧面，由镍(Ni)制成的镀膜16成为晶粒16a，大致沿着倾斜接合面18分散。这样一来，由铜组成的金属彼此一体化，结果第一导电通路形成板11的第一连接部12与第二导电通路形成板15的第二连接部14之间的电阻显著降低。因此，据考察通过同一金属彼此一体化(铜的一体化)也能促进本实施方式所涉及的导电通路的导电特性的提高。
应予说明，镀膜16并不限于镍(Ni)，只要条件适当，例如也可采用镍钯(NiPd)或银(Ag)等金属。
而且，在用铝(Al)代替铜(Cu)制成第一导电通路形成板11和第二导电通路形成板15的情况下，无需特别设置镀膜。应予说明，本发明人确认了如果向形成各导电通路形成板11、15的铝中添加硅(Si)等，则所添加的硅原子起到构成镀膜的金属原子的晶粒的作用。
[导电通路的制造方法]
以下，参照图5(a)～图5(d)对一实施方式所涉及的导电通路的制造方法进行说明。
首先，如图5(a)所示，形成将第一导电通路形成板11的已设置有通孔13的一端即第一连接部12与第二导电通路形成板15的一端即第二连接部14彼此重叠的状态。
然后，如图5(b)所示，在第二导电通路形成板15的第二连接部14的与通孔13相向的位置上方，配置例如冲头19作为压入工具。冲头19具有朝着通孔13压入的顶端部20和该顶端部20的外周面即冲压面21。在利用冲头19的顶端部20将构成第二连接部14的平面部压入通孔13内部时，冲压面21防止第二连接部14的通孔13的外侧部分从第一导电通路形成板11的上表面突出。即，冲压面21设置成用于将构成第二连接部14的平面部推向第一导电通路形成板11侧。此处，在第一导电通路形成板11和第二导电通路形成板15的材料为铜(Cu)的情况下，优选冲头19的构成材料为例如以碳化钨(WC)为主成分的所谓的硬质合金。而且，优选冲头19的顶端部20下表面的直径为通孔13直径的二分之一，即在0.025mm以上0.5mm以下。另外，在通孔13的平面形状不是圆形的情况下，优选顶端部20下表面的直径为通孔13开口直径最小值的二分之一。
本发明人通过进行各种试验，明确了为实现图2所示的倾斜接合面18的倾斜角度θ1为θ1＝20°以上50°以下，优选冲头19的顶端部20的冲压面21的倾斜角度(锥角)θ2为θ2＝30°以上60°以下。即，优选冲头19的顶端部20的倾斜角度θ2为：冲压面21与第二导电通路形成板15的上表面的法线(冲头19的移动方向)所成的角度在30°以上60°以下。而且，为了实现倾斜角度θ1＝35°，优选倾斜角度θ2＝45°。应予说明，在本实施方式中，冲头19的冲压面21的倾斜角度θ2与图2所示的倾斜压入面17a的倾斜角度θ3相等。
接着，如图5(c)所示，利用未图示的驱动装置让冲头19下降，将第二导电通路形成板15的通孔13的上侧部分压入通孔13内。
结果，如图5(d)所示，在第二导电通路形成板15的第二连接部14上形成已被压入第一导电通路形成板11的通孔13内的压入部17。而且，在通孔13的壁面和压入部17的侧面形成通过将第二导电通路形成板15的第二连接部14压入通孔13内形成压入部17而形成的的倾斜接合面18。
如图4所示，由于倾斜接合面18即通孔13的壁面和压入部17的侧面成为塑性流动面(金属流动面)，因此通孔13的壁面和压入部17的侧面不只是处于接触状态而是金属彼此一体化。倾斜接合面18成为金属流动面(塑性流动面)后，能够让第一连接部12与第二连接部14之间的的电阻值在10mΩ以下。即，倾斜接合面18成为金属流动面(塑性流动面)后，能够让由第一导电通路形成板11和第二导电通路形成板15构成的导电通路的导电特性达到非常好的值。具体而言，本实施方式所涉及的导电通路的电阻值为现有技术的百分之一这一非常小的值。
根据上述图4，本发明人的研究结果表明：在本实施方式中，形成在第二导电通路形成板15上的由镍(Ni)制成的镀膜16使导电通路的导电特性进一步提高。以下，对这一点进一步进行详述。
由于第一导电通路形成板11由铜制成，因此在通常的保存状态下，在第一导电通路形成板11的表面形成氧化膜(氧化铜)。而且，与表面相同，在通孔13的壁面上也会形成氧化膜。
另一方面，第二导电通路形成板15由铜制成，其表面形成有由镍制成的镀膜16。这样一来，在将表面形成有镀膜16的第二导电通路形成板15压入第一导电通路形成板11的通孔13内时，在第二导电通路形成板15的压入部17，表面的镀膜16一边削去通孔13的壁面的氧化膜一边被压入通孔13内。这是因为，构成镀膜16的镍的硬度(维氏硬度：150Hv～700Hv)大于铜氧化膜的硬度(维氏硬度：约120Hv)，因此在二者摩擦时通孔13壁面的铜氧化膜会被镀膜16削去。
这一点也可以从以下研究中得出：如图4的说明所示，通孔13壁面的铜氧化膜被削去，镍作为分散状态(分散状态)的晶粒16a而存在。
如果在第二导电通路形成板15的表面形成镀膜16，则通常氧化膜在第二导电通路形成板15表面的形成受到抑制，在第二导电通路形成板15的表面容易形成新生面。
另外，通过使第二导电通路形成板15的厚度在第一导电通路形成板11的厚度的80％以下，能够利用冲头19的顶端部20容易地将第二导电通路形成板15压入通孔13内。
如上所述，根据本实施方式所涉及的导电通路，与现有技术的导电通路相比，电阻值较低，导电特性大幅度提高。因此，将本实施方式所涉及的导电通路用于引线框架彼此的电接合的树脂密封型半导体装置能够抑制来自引线框架的热量，并且能够提高装置本身的散热性。
-产业实用性-
本发明所涉及的导电通路，使用了该导电通路的半导体装置以及它们的制造方法可适用于例如空调的半导体开关元件与控制电路的连接、电动汽车的电池的彼此串联或并联、或者电容器的彼此串联或并联等用途。
-符号说明-
T1-功率元件；T2-控制元件；1-第一引线框架；1b-第一中继引线；1c-第一芯片垫(diepad)部；2-第二引线框架；2b-第二中继引线；2c-第二芯片垫部；3-散热板；4-外装体；5-绝缘片；6-焊料；7-金属线；8-金属线；9-银浆材；10-金属线；11-第一导电通路形成板；12-第一连接部；13-通孔；14-第二连接部；15-第二导电通路形成板；16-镀膜；16a-晶粒；17-压入部；17a-倾斜压入面；17b-压入痕；18-倾斜接合面；19-冲头；20-顶端部；21-冲压面；25-接合部；30、31-区域。

Claims (13)

1.一种导电通路，该导电通路包括：由第一金属制成，具有孔部的第一导电通路形成板；以及由第二金属制成，具有压入所述孔部内的压入部的第二导电通路形成板，其特征在于：
在所述孔部的壁面和所述压入部的侧面形成有倾斜接合面，该倾斜接合面相对于所述第一导电通路形成板与所述第二导电通路形成板彼此的重叠面的法线倾斜；
在所述倾斜接合面的附近区域形成有：发生了塑性流动的所述孔部及所述压入部的相互的新生面彼此所接合的接合部；
在所述第二导电通路形成板上除所述倾斜接合面及所述压入部的前端侧的表面以外的区域形成有由第三金属制成的镀膜，
所述第三金属的硬度比所述第一金属和所述第二金属的氧化物的硬度大，
在所述由塑性流动产生的接合部，由所述第三金属形成的多个晶粒沿着所述倾斜接合面分散形成。
2.根据权利要求1所述的导电通路，其特征在于：
所述第一金属和所述第二金属为铜，
所述第三金属为镍。
3.根据权利要求2所述的导电通路，其特征在于：
在所述第一导电通路形成板上除所述倾斜接合面以外的区域形成有金属氧化膜。
4.根据权利要求3所述的导电通路，其特征在于：
所述倾斜接合面相对于所述重叠面的法线的倾斜角度在20°以上50°以下。
5.根据权利要求4所述的导电通路，其特征在于：
所述孔部为通孔。
6.根据权利要求5所述的导电通路，其特征在于：
所述第二导电通路形成板的厚度比所述第一导电通路形成板的厚度薄。
7.一种半导体装置，其特征在于：
该半导体装置包括：
权利要求1至6中任一项所述的导电通路、
与所述导电通路电连接的半导体芯片、以及
由将所述导电通路和所述半导体芯片密封的树脂材制成的外装体。
8.一种导电通路的制造方法，其特征在于：
在将由第一金属制成且具有孔部的第一导电通路形成板与由第二金属制成的第二导电通路形成板彼此重叠的状态下，
利用压入工具将所述第二导电通路形成板上与所述孔部相向的部分压入所述孔部内，在所述孔部的壁面及与所述孔部相向的部分的侧面的倾斜接合面发生塑性流动，而使所述第一导电通路形成板与所述第二导电通路形成板的相互的新生面彼此接合来形成接合部，让所述第一导电通路形成板与所述第二导电通路形成板相互摩擦，使所述第一导电通路形成板与所述第二导电通路形成板彼此接合，
在与所述第一导电通路形成板重叠的所述第二导电通路形成板上，形成有由硬度比所述第一金属和所述第二金属的氧化物的硬度高的第三金属制成的镀膜，
在所述由塑性流动产生的接合部，由所述第三金属形成的多个晶粒沿着所述倾斜接合面分散形成。
9.根据权利要求8所述的导电通路的制造方法，其特征在于：
所述压入工具顶端部的侧面相对于所述第二导电通路形成板上表面的法线成30°以上60°以下的角度，
所述顶端部的直径为所述孔部的开口直径最小值的二分之一。
10.根据权利要求9所述的导电通路的制造方法，其特征在于：
所述第一金属和所述第二金属为铜，
所述第三金属为镍。
11.一种半导体装置的制造方法，其特征在于：
预先将半导体芯片固定在由第一金属制成且具有孔部的第一导电通路形成板和由第二金属制成的第二导电通路形成板中的至少一个导电通路形成板上，
在将所述第一导电通路形成板上具有所述孔部的区域与所述第二导电通路形成板的一部分彼此重叠的状态下，利用压入工具将所述第二导电通路形成板上与所述孔部相向的部分压入所述孔部内，在所述孔部的壁面及与所述孔部相向的部分的侧面的倾斜接合面发生塑性流动，而使所述第一导电通路形成板与所述第二导电通路形成板的相互的新生面彼此接合来形成接合部，且让所述第一导电通路形成板与所述第二导电通路形成板相互摩擦，使所述第一导电通路形成板与所述第二导电通路形成板彼此接合，
在与所述第一导电通路形成板重叠的所述第二导电通路形成板上，形成有由硬度比所述第一金属和所述第二金属的氧化物的硬度高的第三金属制成的镀膜，
在所述由塑性流动产生的接合部，由所述第三金属形成的多个晶粒沿着所述倾斜接合面分散形成后，
利用由树脂材制成的外装体将所述半导体芯片、以及所述第一导电通路形成板和所述第二导电通路形成板的接合部密封。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于：
所述压入工具顶端部的侧面相对于所述第二导电通路形成板上表面的法线成30°以上60°以下的角度，
所述顶端部的直径为所述孔部的开口直径最小值的二分之一。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于：
所述第一金属和所述第二金属为铜，
所述第三金属为镍。
CN201180006838.6A 2010-12-10 2011-11-30 导电通路、使用该导电通路的半导体装置以及它们的制造方法 Expired - Fee Related CN102725844B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010275329 2010-12-10
JP2010-275329 2010-12-10
PCT/JP2011/006709 WO2012077305A1 (ja) 2010-12-10 2011-11-30 導電路、それを用いた半導体装置及びそれらの製造方法

Publications (2)

Publication Number Publication Date
CN102725844A CN102725844A (zh) 2012-10-10
CN102725844B true CN102725844B (zh) 2016-03-30

Family

ID=46206816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180006838.6A Expired - Fee Related CN102725844B (zh) 2010-12-10 2011-11-30 导电通路、使用该导电通路的半导体装置以及它们的制造方法

Country Status (5)

Country Link
US (1) US8754510B2 (zh)
EP (1) EP2650915B1 (zh)
JP (1) JP5903637B2 (zh)
CN (1) CN102725844B (zh)
WO (1) WO2012077305A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024750B2 (ja) * 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
JP6007659B2 (ja) * 2012-08-07 2016-10-12 株式会社豊田自動織機 蓄電装置及び蓄電装置の製造方法
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US20140327510A1 (en) * 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
US9470860B2 (en) * 2015-02-12 2016-10-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and systems for improving heat dissipation, signal integrity and electromagnetic interference (EMI) shielding in optical communications modules
DE102015218794A1 (de) * 2015-07-24 2017-01-26 Continental Automotive Gmbh Sensoreinrichtung zum Messen eines Stromdurchflusses mit universellem Massenkontaktelement
US9754864B1 (en) * 2016-06-23 2017-09-05 Alpha And Omega Semiconductor Incorporated Semiconductor power device having single in-line lead module and method of making the same
CN107123606B (zh) * 2017-05-16 2020-11-20 杰群电子科技（东莞）有限公司 一种半导体生产方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952031B2 (ja) 1981-03-30 1984-12-17 株式会社東芝 冷間圧接方法
JPS5952031A (ja) 1982-09-16 1984-03-26 Kubota Ltd 掘削作業車
JPS62104633A (ja) * 1985-11-01 1987-05-15 Alps Electric Co Ltd 板状部材の固定方法
JPH0371095A (ja) * 1989-08-11 1991-03-26 Toshiba Corp 原子炉圧力容器の漏洩検出装置
JPH082385Y2 (ja) * 1989-11-16 1996-01-24 朝日ウッドテック株式会社 扉
JPH04363039A (ja) * 1991-02-21 1992-12-15 Nippon Steel Corp 接合強度の大きい複合リードフレームの製造方法
JPH05237569A (ja) * 1992-02-26 1993-09-17 Masakado Sato 隔壁構造管及び隔壁構造管の成形方法
JPH0919728A (ja) * 1995-07-05 1997-01-21 Atsushi Terada 押し出し材同志の結合方法及び液冷ヒートシンク
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3071095U (ja) 1999-08-27 2000-08-22 光電子株式会社 パワーパッケージリードフレーム
KR200168178Y1 (ko) 1999-08-27 2000-02-15 광전자주식회사 파워 패키지 리드 프레임
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
JP2003045920A (ja) 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US7361844B2 (en) * 2002-11-25 2008-04-22 Vlt, Inc. Power converter package and thermal management
JP2005019948A (ja) * 2003-06-03 2005-01-20 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP5097050B2 (ja) * 2007-08-24 2012-12-12 京セラドキュメントソリューションズ株式会社 クリーニング装置及びこれを搭載した画像形成装置
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
JP2009182022A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
CN102037578A (zh) * 2008-04-23 2011-04-27 希爱化成株式会社 发光二极管用封装、发光装置、及发光装置的制造方法
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8502539B2 (en) * 2011-03-31 2013-08-06 General Electric Company Gradient amplifier system

Also Published As

Publication number Publication date
US20120299166A1 (en) 2012-11-29
CN102725844A (zh) 2012-10-10
EP2650915B1 (en) 2017-07-26
EP2650915A1 (en) 2013-10-16
JPWO2012077305A1 (ja) 2014-05-19
JP5903637B2 (ja) 2016-04-13
EP2650915A4 (en) 2016-04-27
WO2012077305A1 (ja) 2012-06-14
US8754510B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
CN102725844B (zh) 导电通路、使用该导电通路的半导体装置以及它们的制造方法
US9147647B2 (en) Semiconductor device and method of manufacturing the same
US8013441B2 (en) Power semiconductor device in lead frame employing connecting element with conductive film
CN101339934B (zh) 具有焊接引线的半导体器件及其制造方法
WO2011155165A1 (ja) 樹脂封止型半導体装置及びその製造方法
JP6721346B2 (ja) 半導体装置
JP3439417B2 (ja) 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
CN203367260U (zh) 一种功率陶瓷外壳和功率芯片封装结构
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2008117825A (ja) パワー半導体デバイス
US20090079006A1 (en) Semiconductor apparatus
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2019186326A (ja) 半導体装置およびその製造方法
JPH0964258A (ja) 大電力半導体デバイス
JP5103731B2 (ja) モールドパッケージ
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US8581378B2 (en) Semiconductor device and method of manufacturing the same
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
JP2009117755A (ja) 半導体装置
WO2012053129A1 (ja) 半導体装置及びその製造方法
WO2002037562A1 (fr) Grille de connexion et dispositif semiconducteur l'utilisant
JP7035121B2 (ja) 半導体装置
WO2024038736A1 (ja) 半導体装置
WO2022070741A1 (ja) 半導体装置
CN117393530A (zh) 一种封装框架结构以及相应的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150906

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150906

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330