JP7035121B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7035121B2
JP7035121B2 JP2020105520A JP2020105520A JP7035121B2 JP 7035121 B2 JP7035121 B2 JP 7035121B2 JP 2020105520 A JP2020105520 A JP 2020105520A JP 2020105520 A JP2020105520 A JP 2020105520A JP 7035121 B2 JP7035121 B2 JP 7035121B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
mounting portion
plating layer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020105520A
Other languages
English (en)
Other versions
JP2020150284A (ja
Inventor
克浩 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020105520A priority Critical patent/JP7035121B2/ja
Publication of JP2020150284A publication Critical patent/JP2020150284A/ja
Priority to JP2022030694A priority patent/JP7385690B2/ja
Application granted granted Critical
Publication of JP7035121B2 publication Critical patent/JP7035121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
トランジスタに代表される半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、複数のリードおよび封止樹脂を備えている。半導体素子は、複数のリードのいずれかに支持されており、複数のリードに導通している。封止樹脂は、複数のリードの一部ずつと半導体素子とを覆っている。複数のリードのうち封止樹脂から露出した部分は、回路基板等に実装される際に用いられる複数の実装部を構成している。複数の実装部は、たとえばはんだによって回路基板に接合される。
半導体装置の仕様や使用環境に応じて、複数の実装部と回路基板とを接合するはんだには応力が生じる。この応力によってはんだに亀裂が生じたりはんだが剥離してしまうことは好ましくない。
特開２００９－７１０３３号公報
本発明は、上記した事情のもとで考え出されたものであって、実装強度を高めることが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、半導体素子と、各々が厚さ方向において互いに反対側を向く主面および裏面を有し且ついずれかの前記主面によって前記半導体素子を支持するとともに前記半導体素子に導通する複数のリードと、前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、を備える半導体装置であって、前記複数のリードは、各々が前記裏面が前記封止樹脂から露出した部分であって、前記厚さ方向と直角である第１方向一端側に並べられ且つ前記厚さ方向および前記第１方向と直角である第２方向において最外方に位置する外方裏面実装部と、前記第２方向において前記外方裏面実装部よりも内方に位置する内方裏面実装部と、を有しており、前記外方裏面実装部の面積は、前記内方裏面実装部の面積よりも大であることを特徴としている。
本発明の好ましい実施の形態においては、前記内方裏面実装部の面積を１とした場合の前記外方裏面実装部の面積比は、１．７～２．５である。
本発明の好ましい実施の形態においては、前記内方裏面実装部の前記第２方向寸法を１とした場合の前記外方裏面実装部の寸法比は、１．７～２．５である。
本発明の好ましい実施の形態においては、前記面積比を１とした場合の前記寸法比の比は、０．６８～１．４７である。
本発明の好ましい実施の形態においては、前記複数のリードは、前記第２方向両側に位置する一対の前記外方裏面実装部を有する。
本発明の好ましい実施の形態においては、前記複数のリードは、各々が前記外方裏面実装部を有する第１リードおよび第２リードを含む。
本発明の好ましい実施の形態においては、前記第２リードは、前記内方裏面実装部を含む。
本発明の好ましい実施の形態においては、前記第１リードは、前記厚さ方向視において前記第１方向外方を向く第１先端面と、当該第１先端面よりも前記第１方向内方に凹む第１凹端面と、を有する。
本発明の好ましい実施の形態においては、前記第１リードは、前記第１先端面および前記第１凹端面を有する第１端子部を有しており、前記裏面のうち前記第１端子部に属する部分が、前記外方裏面実装部を構成している。
本発明の好ましい実施の形態においては、前記外方裏面実装部は、前記第１先端面との境界端縁である第１先端縁と、前記第１凹端面との境界端縁である第２凹端縁と、を有する。
本発明の好ましい実施の形態においては、前記第１リードの前記主面に設けられた第１主面めっき層、前記第１リードの前記裏面に設けられた第１裏面めっき層および前記第１リードの前記第１凹端面を覆い且つ前記第１先端面を露出させる第１側面めっき層を備える。
本発明の好ましい実施の形態においては、前記第１裏面めっき層と前記第１側面めっき層とは、同一の材質からなり且つ互いに繋がっている。
本発明の好ましい実施の形態においては、前記第１主面めっき層と前記第１裏面めっき層および前記第１側面めっき層とは、互いに異なる材質からなる。
本発明の好ましい実施の形態においては、前記第１リードは、前記第１端子部に対して前記厚さ方向において前記主面が向く側に位置する第１ワイヤボンディング部と、前記第１ワイヤボンディング部および前記第１端子部を繋ぐ第１屈曲部と、を有する。
本発明の好ましい実施の形態においては、前記第１リードは、前記厚さ方向に貫通し且つ前記厚さ方向視において前記第１屈曲部と重なる第１貫通孔を有する。
本発明の好ましい実施の形態においては、前記第１貫通孔は、前記厚さ方向視において前記第１端子部および前記第１ワイヤボンディング部と重なる。
本発明の好ましい実施の形態においては、前記第１リードは、前記厚さ方向視において前記第２方向における外方から内方に凹む第１凹端側面を有する。
本発明の好ましい実施の形態においては、前記第１凹端側面は、前記厚さ方向視において前記第１屈曲部および前記第１ワイヤボンディング部と重なる。
本発明の好ましい実施の形態においては、前記第２リードは、前記厚さ方向視において前記第１方向外方を向く第２先端面と、当該第２先端面よりも前記第１方向内方に凹む第２凹端面と、を有する。
本発明の好ましい実施の形態においては、前記第２リードは、前記第２先端面および前記第２凹端面を有する第２外方端子部を有しており、前記裏面のうち前記第２外方端子部に属する部分が、前記外方裏面実装部を構成している。
本発明の好ましい実施の形態においては、前記外方裏面実装部は、前記第２先端面との境界端縁である第２先端縁と、前記第２凹端面との境界端縁である第２凹端縁と、を有する。
本発明の好ましい実施の形態においては、前記第２リードの前記主面に設けられた第２主面めっき層、前記第２リードの前記裏面に設けられた第２裏面めっき層および前記第２リードの前記第２凹端面を覆い且つ前記第２先端面を露出させる第２側面めっき層を備える。
本発明の好ましい実施の形態においては、前記第２裏面めっき層と前記第２側面めっき層とは、同一の材質からなり且つ互いに繋がっている。
本発明の好ましい実施の形態においては、前記第２主面めっき層と前記第２裏面めっき層および前記第２側面めっき層とは、互いに異なる材質からなる。
本発明の好ましい実施の形態においては、前記第２リードは、前記第２外方端子部に対して前記厚さ方向において前記裏面が向く側に位置する第２ワイヤボンディング部と、前記第２ワイヤボンディング部および前記第２外方端子部を繋ぐ第２屈曲部と、を有する。
本発明の好ましい実施の形態においては、前記第２リードは、前記厚さ方向に貫通し且つ前記厚さ方向視において前記第２屈曲部と重なる第２貫通孔を有する。
本発明の好ましい実施の形態においては、前記第２貫通孔は、前記厚さ方向視において前記第２外方端子部および前記第２ワイヤボンディング部と重なる。
本発明の好ましい実施の形態においては、前記第２リードは、前記厚さ方向視において前記第２方向における外方から内方に凹む第２凹端側面を有する。
本発明の好ましい実施の形態においては、前記第２凹端側面は、前記厚さ方向視において前記第２屈曲部および前記第２ワイヤボンディング部と重なる。
本発明の好ましい実施の形態においては、前記第２リードは、前記第２外方端子部に対して前記第２方向内方に位置する第２内方端子部を有しており、前記裏面のうち前記第２内方端子部に属する部分が、前記内方裏面実装部を構成している。
本発明の好ましい実施の形態においては、前記複数のリードは、前記第１リードおよび前記第２リードに対して前記第１方向に離間配置され且つ前記半導体素子が搭載された素子ボンディング部を有する第３リードを含み、前記第３リードは、前記裏面のうち前記封止樹脂から露出した部分からなる素子側裏面実装部を有する。
本発明の好ましい実施の形態においては、前記第３リードは、各々が前記素子ボンディング部から前記第１方向に延出し且つ前記第２方向に配列された複数の端子状延出部を有する。
本発明の好ましい実施の形態においては、前記第３リードは、前記素子ボンディング部から前記第２方向に延出する側方延出部を有する。
本発明の好ましい実施の形態においては、前記第３リードは、前記厚さ方向視における端部において前記裏面から厚さ方向に凹む裏面側凹部を有する。
本発明の好ましい実施の形態においては、前記第３リードは、前記裏面側凹部に対して前記厚さ方向における前記主面側に繋がり且つ前記厚さ方向視において外方に突出する庇部を有する。
本発明の好ましい実施の形態においては、前記第３リードは、前記主面と前記庇部との間に介在し且つ前記庇部よりも前記厚さ方向視において内方に位置する主面側中間端面を有する。
本発明の好ましい実施の形態においては、前記主面側中間端面は、前記厚さ方向視において前記裏面側凹部と重なる。
本発明の好ましい実施の形態においては、前記第３リードは、前記厚さ方向視において前記半導体素子を避けた位置に設けられ且つ前記主面から前記厚さ方向に凹む主面側凹部を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、素子本体と、当該素子本体の前記主面が向く側に設けられた第１電極および第２電極と、前記素子本体の前記裏面が向く側に設けられた第３電極と、を有する。
本発明の好ましい実施の形態においては、前記第１電極と前記第１リードの前記第１ワイヤボンディング部とに接続された第１ワイヤと、前記第２電極と前記第２リードの前記第２ワイヤボンディング部とに接続された第２ワイヤと、を備える。
本発明の好ましい実施の形態においては、前記第３電極は、前記第３リードの前記素子ボンディング部に導電性接合材によって接合されている。
本発明の好ましい実施の形態においては、前記第１電極は、ゲート電極であり、前記第２電極は、ソース電極であり、前記第３電極は、ドレイン電極である。
本発明によれば、前記外方裏面実装部は、前記第２方向において最外方に位置している。前記外方裏面実装部の面積は、前記第２方向内方に位置する前記内方裏面実装部よりも大である。発明者らの研究によると、回路基板等にはんだによって実装した前記半導体装置を低温状態と高温状態とに交互に晒す耐久試験を行った場合、前記第２方向最外方に位置するはんだにより大きな応力が生じることが判明した。前記半導体装置によれば、最外方に位置する前記外方裏面実装部の面積が相対的に大であることにより、応力によって亀裂等が生じることを抑制することが可能である。したがって、前記半導体装置の実装強度を高めることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す平面図である。 本発明の第１実施形態に基づく半導体装置を示す底面図である。 本発明の第１実施形態に基づく半導体装置を示す要部平面図である。 本発明の第１実施形態に基づく半導体装置を示す要部拡大平面図である。 本発明の第１実施形態に基づく半導体装置を示す要部拡大平面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図３のＶＩ－ＶＩ線に沿う要部拡大断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う要部拡大断面図である。 図３のＸ－Ｘ線に沿う断面図である。 図３のＸ－Ｘ線に沿う要部拡大断面図である。 図３のＸＩＩ－ＸＩＩ線に沿う要部拡大断面図である。 図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 本発明の第１実施形態に基づく半導体装置の製造における一工程を示す要部平面図である。 本発明の第１実施形態に基づく半導体装置の製造における一工程を示す要部平面図である。 本発明の第１実施形態に基づく半導体装置と比較例の半導体装置との亀裂進展試験結果を示すグラフである。 本発明の第１実施形態に基づく半導体装置の変形例を示す要部拡大平面図である。 本発明の第１実施形態に基づく半導体装置の他の変形例を示す要部拡大平面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１～図１３は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、複数のリード１，２，３、半導体素子４および封止樹脂６を備えている。
図１は、半導体装置Ａ１を示す平面図である。図２は、半導体装置Ａ１を示す底面図である。図３は、半導体装置Ａ１を示す要部平面図である。図４は、半導体装置Ａ１を示す要部拡大平面図である。図５は、半導体装置Ａ１を示す要部拡大平面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩ－ＶＩ線に沿う要部拡大断面図である。図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う要部拡大断面図である。図１０は、図３のＸ－Ｘ線に沿う断面図である。図１１は、図３のＸ－Ｘ線に沿う要部拡大断面図である。図１２は、図３のＸＩＩ－ＸＩＩ線に沿う要部拡大断面図である。図１３は、図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。ｙ方向は、本発明の第１方向であり、ｘ方向は、本発明の第２方向であり、ｚ方向は、本発明の厚さ方向である。
半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が２．６～３．６ｍｍ、ｙ方向寸法が２．６ｍｍ～３．６ｍｍ、ｚ方向寸法が０．７ｍｍ～１．０ｍｍである。
複数のリード１，２，３は、半導体素子４を支持するとともに、半導体素子４と導通している。以降の説明においては、第１リード１、第２リード２および第３リード３と称する。第１リード１、第２リード２および第３リード３は、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。第１リード１、第２リード２および第３リード３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。第１リード１、第２リード２および第３リード３の厚さは、たとえば０．１ｍｍ～０．３ｍｍであり、本実施形態においては０．２ｍｍ程度である。
図３に示すように、第１リード１および第２リード２は、ｘ方向に並べられている。第３リード３は、第１リード１および第２リード２に対して、ｙ方向に離間して配置されている。ｚ方向視寸法は、第３リード３が最大であり、第１リード１が最小である。
図６および図７に示すように、第１リード１は、主面１０１および裏面１０２を有する。主面１０１および裏面１０２は、ｚ方向において互いに反対側を向いている。図４、図６および図７に示すように、第１リード１は、第１ワイヤボンディング部１１１、第１端子部１１２および第１屈曲部１１５を有する。第１ワイヤボンディング部１１１は、第１端子部１１２に対してｚ方向において主面１０１が向く側に位置している。また、第１ワイヤボンディング部１１１は、第１端子部１１２に対してｙ方向内方に位置している。本実施形態においては、第１ワイヤボンディング部１１１と第１端子部１１２とのｚ方向位置の差は、０．１５ｍｍ程度である。第１屈曲部１１５は、第１ワイヤボンディング部１１１と第１端子部１１２とを繋いでおり、ｘ方向視において屈曲形状である。
第１端子部１１２は、２つの第１先端面１２１および１つの第１凹端面１２２を有する。第１先端面１２１は、ｙ方向外方を向く面である。第１凹端面１２２は、第１先端面１２１に対して、ｚ方向視においてｙ方向内方に凹んだ面である。第１凹端面１２２は、ｘ方向において２つの第１先端面１２１に挟まれている。
図２に示すように、裏面１０２のうち第１端子部１１２に属する部分は、外方裏面実装部１５０を構成している。図７に示すように、外方裏面実装部１５０は、封止樹脂６から露出しており、半導体装置Ａ１を回路基板９１に実装する際に、はんだ９２によって接合される部位である。外方裏面実装部１５０は、第１先端面１２１との境界端縁である先端縁１５１と、第１凹端面１２２との境界端縁である凹端縁１５２と、を有する。
図４、図６および図７に示すように、第１リード１は、第１凹端側面１２３および第１貫通孔１３０を有する。第１凹端側面１２３は、ｚ方向視においてｘ方向外方から内方に凹んでいる。第１凹端側面１２３は、ｚ方向視において、第１ワイヤボンディング部１１１および第１屈曲部１１５と重なっている。第１貫通孔１３０は、第１リード１をｚ方向に貫通している。ｚ方向視において第１貫通孔１３０は、第１屈曲部１１５と重なっている。また、第１貫通孔１３０は、ｚ方向視において第１ワイヤボンディング部１１１および第１端子部１１２と重なっている。
主面１０１の一部は、第１主面めっき層１９１によって覆われている。第１主面めっき層１９１は、たとえばＡｇめっき層からなる。本実施形態においては、主面１０１のうち第１ワイヤボンディング部１１１および第１屈曲部１１５に属する部分が、第１主面めっき層１９１によって覆われている。
裏面１０２は、第１裏面めっき層１９２によって覆われている。第１凹端面１２２は、第１側面めっき層１９３によって覆われている。また、第１側面めっき層１９３は、２つの第１先端面１２１を露出させている。第１裏面めっき層１９２と第１側面めっき層１９３とは、同一の材質からなり且つ互いに繋がっている。第１主面めっき層１９１と第１裏面めっき層１９２および第１側面めっき層１９３とは、互いに異なる材質からなる。第１裏面めっき層１９２および第１側面めっき層１９３は、たとえばＳｎめっき層からなる。
図８、図９および図１２に示すように、第２リード２は、主面２０１および裏面２０２を有する。主面２０１および裏面２０２は、ｚ方向において互いに反対側を向いている。図５、図８、図９および図１２に示すように、第２リード２は、第２ワイヤボンディング部２１１、第２外方端子部２１２、２つの第２内方端子部２１３および３つの第２屈曲部２１５を有する。第２ワイヤボンディング部２１１は、第２外方端子部２１２および２つの第２内方端子部２１３に対してｚ方向において主面２０１が向く側に位置している。また、第２ワイヤボンディング部２１１は、第２外方端子部２１２および２つの第２内方端子部２１３に対してｙ方向内方に位置している。本実施形態においては、第２ワイヤボンディング部２１１と第２外方端子部２１２および２つの第２内方端子部２１３とのｚ方向位置の差は、０．１５ｍｍ程度である。３つの第２屈曲部２１５は、第２ワイヤボンディング部２１１と第２外方端子部２１２および２つの第２内方端子部２１３とを各別に繋いでおり、ｘ方向視において屈曲形状である。第２外方端子部２１２は、ｘ方向において最外方に位置する。２つの第２内方端子部２１３は、第２外方端子部２１２に対してｘ方向内方に位置しており、ｘ方向に並んでいる。また、２つの第２内方端子部２１３は、ｘ方向において第１端子部１１２と第２外方端子部２１２とに挟まれている。
第２外方端子部２１２は、２つの第２先端面２２１および１つの第２凹端面２２２を有する。第２先端面２２１は、ｙ方向外方を向く面である。第２凹端面２２２は、第２先端面２２１に対して、ｚ方向視においてｙ方向内方に凹んだ面である。第２凹端面２２２は、ｘ方向において２つの第２先端面２２１に挟まれている。
図２に示すように、裏面１０２のうち第２外方端子部２１２に属する部分は、外方裏面実装部２５０を構成している。外方裏面実装部２５０は、封止樹脂６から露出しており、図９に示すように、半導体装置Ａ１を回路基板９１に実装する際に、はんだ９２によって接合される部位である。外方裏面実装部２５０は、第２先端面２２１との境界端縁である第２先端縁２５１と、第２凹端面２２２との境界端縁である第２凹端縁２５２と、を有する。
図２に示すように、裏面１０２のうち２つの第２内方端子部２１３に属する部分は、２つの内方裏面実装部２６０を構成している。内方裏面実装部２６０は、封止樹脂６から露出しており、半導体装置Ａ１を回路基板９１に実装する際に、はんだ９２によって接合される部位である。
図５、図８、図９および図１２に示すように、第２リード２は、第２凹端側面２２３および第２貫通孔２３０を有する。第２凹端側面２２３は、ｚ方向視においてｘ方向外方から内方に凹んでいる。第２凹端側面２２３は、ｚ方向視において、第２ワイヤボンディング部２１１および第２屈曲部２１５と重なっている。第２貫通孔２３０は、第２リード２をｚ方向に貫通している。ｚ方向視において第２貫通孔２３０は、第２屈曲部２１５と重なっている。また、第２貫通孔２３０は、ｚ方向視において第２ワイヤボンディング部２１１および第２外方端子部２１２と重なっている。
図３に示すように、主面２０１の一部は、第２主面めっき層２９１によって覆われている。第２主面めっき層２９１は、たとえばＡｇめっき層からなる。本実施形態においては、主面２０１のうち第２ワイヤボンディング部２１１および第２屈曲部２１５に属する部分が、第２主面めっき層２９１によって覆われている。
図８、図９および図１２に示すように、裏面２０２は、第２裏面めっき層２９２によって覆われている。第２凹端面２２２は、第２側面めっき層２９３によって覆われている。また、第２側面めっき層２９３は、２つの第２先端面２２１を露出させている。また、第２側面めっき層２９３は、内方裏面実装部２６０の先端面を露出させている。第２裏面めっき層２９２と第２側面めっき層２９３とは、同一の材質からなり且つ互いに繋がっている。第２主面めっき層２９１と第２裏面めっき層２９２および第２側面めっき層２９３とは、互いに異なる材質からなる。第２裏面めっき層２９２および第２側面めっき層２９３は、たとえばＳｎめっき層からなる。
図２に示すように、外方裏面実装部１５０および外方裏面実装部２５０が、ｘ方向両側において最外方に配置されており、２つの内方裏面実装部２６０が、外方裏面実装部１５０および外方裏面実装部２５０の間に配置されている。
外方裏面実装部１５０、外方裏面実装部２５０および内方裏面実装部２６０の寸法および面積の一例を以下に挙げる。
図２に示す外方裏面実装部１５０と外方裏面実装部２５０のｘ方向の寸法Ｌ１が０．７ｍｍ程度、内方裏面実装部２６０のｘ方向の寸法Ｌ２が０．３ｍｍ程度である。外方裏面実装部１５０および内方裏面実装部２６０の間隔と２５０および２６０の間隔とは同じ大きさであり、この寸法Ｓ１は、０．２７ｍｍである。また、２つの内方裏面実装部２６０の間隔である寸法Ｓ２は、０．２７ｍｍであり、寸法Ｓ１と等しい。寸法Ｌ２を１とした場合の寸法Ｌ２の寸法比Ｒ２は、２．３３である。この寸法比Ｒ２は、１．７～２．５であることが好ましい。本実施形態においては、外方裏面実装部１５０、外方裏面実装部２５０および２つの内方裏面実装部２６０のｙ方向寸法は、いずれも同じである。外方裏面実装部１５０および外方裏面実装部２５０は、ｘ方向を長手方向とする長矩形状である。２ｔの内方裏面実装部２６０は、外方裏面実装部１５０および外方裏面実装部２５０よりも扁平の度合いが小である矩形状である。
外方裏面実装部１５０および外方裏面実装部２５０の面積は等しく、これらの面積Ｅ１は、０．２２２ｍｍ2である。２つの内方裏面実装部２６０の面積Ｅ２は、０．０９６ｍ
ｍ2である。面積Ｅ２を１とした場合の面積Ｅ１の面積比Ｒ１は、２．３１である。この
面積比Ｒ１は、１．７～２．５であることが好ましい。
面積比Ｒ１を１とした場合の寸法比Ｒ２の比Ｒ３は、１．０１である。この比Ｒ３は、０．６８～１．４７であることが好ましい。
図１０および図１１に示すように、第３リード３は、主面３０１および裏面３０２を有する。図３に示すように、主面３０１および裏面３０２は、ｚ方向において互いに反対側を向く。第３リード３は、素子ボンディング部３１１、複数の端子状延出部３１２および２つの側方延出部３１３を有する。素子ボンディング部３１１は、たとえばｚ方向視矩形状であり、半導体素子４が搭載されている。複数の端子状延出部３１２は、各々が素子ボンディング部３１１からｙ方向に延出し且つｘ方向に配列されている。２つの側方延出部３１３は、素子ボンディング部３１１からｘ方向両側に延出している。
図２に示すように、裏面３０２のうち封止樹脂６から露出する部分が、素子側裏面実装部３５０を構成する。本実施形態においては、裏面３０２の全体が、素子側裏面実装部３５０を構成している。素子側裏面実装部３５０は、半導体装置Ａ１を回路基板９１に実装する際にはんだ９２によって接合される部位である。
図１０および図１１に示すように、第３リード３は、裏面側凹部３６１、庇部３６２、および主面側中間端面３６３を有する。
裏面側凹部３６１は、ｚ方向視における第３リード３の端部において裏面３０２からｚ方向に凹んでいる。庇部３６２は、裏面側凹部３６１に対してｚ方向における主面３０１側に繋がり且つｚ方向視において外方に突出する。主面側中間端面３６３は、主面３０１と庇部３６２との間に介在し且つ庇部３６２よりもｚ方向視において内方に位置する。主面側中間端面３６３は、厚さ方向視において裏面側凹部３６１と重なる。
本実施形態においては、裏面側凹部３６１、庇部３６２および主面側中間端面３６３は、ｚ方向視において第３リード３の第１リード１および第２リード２側の端縁、ｘ方向両側の端縁およびｙ方向において第１リード１および第２リード２とは反対側の端縁であって複数の端子状延出部３１２の間の部位に設けられている。
図３に示すように、第３リード３は、複数の主面側凹部３７１を有する。主面側凹部３７１は、ｚ方向視において半導体素子４を避けた位置に設けられ且つ主面３０１から厚さ方向に凹んでいる。本実施形態においては、複数の主面側凹部３７１は、複数の端子状延出部３１２および２つの側方延出部３１３の根本部分に設けられている。
図１１に示すように、第３リード３の主面３０１は、第３主面めっき層３９１によって覆われている。図示された例においては、主面３０１のうち複数の端子状延出部３１２に属する部分を除く部分に第３主面めっき層３９１が設けられている。第３主面めっき層３９１は、たとえばＡｇめっき層からなる。
裏面３０２は、第３裏面めっき層３９２によって覆われている。第３リード３の側面のうち複数の端子状延出部３１２の先端面および２つの側方延出部３１３の先端面を除く部分は、第３側面めっき層３９３によって覆われている。第３裏面めっき層３９２と第３側面めっき層３９３とは、同一の材質からなり且つ互いに繋がっている。第３主面めっき層３９１と第３裏面めっき層３９２および第３側面めっき層３９３とは、互いに異なる材質からなる。第３裏面めっき層３９２および第３側面めっき層３９３は、たとえばＳｎめっき層からなる。
半導体素子４は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子４の種類は特に限定されず、図３および図６に示すように、本実施形態においては、半導体素子４は、トランジスタとして構成されている。半導体素子４の素子本体４０、第１電極４１、第２電極４２および第３電極４３を有する。
第１電極４１および第２電極４２は、素子本体４０のうち主面３０１と同じ側を向く面に設けられている。第３電極４３は、素子本体４０のうち裏面３０２と同じ側を向く面に設けられている。本実施形態においては、第１電極４１は、ゲート電極であり、第２電極４２は、ソース電極であり、第３電極４３は、ドレイン電極である。
半導体装置Ａ１は、第１ワイヤ５１および複数の第２ワイヤ５２を有する。第１ワイヤ５１は、第１電極４１と第１リード１の第１ワイヤボンディング部１１１とに接続されている。複数の第２ワイヤ５２は、第２電極４２と第２リード２の第２ワイヤボンディング部２１１とに接続されている。
第３電極４３は、導電性接合材４９を介して第３リード３の素子ボンディング部３１１に搭載されている。より具体的には、導電性接合材４９は、第３電極４３と素子ボンディング部３１１の主面３０１に設けられた第３主面めっき層３９１とを接合している。
封止樹脂６は、第１リード１、第２リード２および第３リード３の一部ずつと、半導体素子４と、第１ワイヤ５１と、複数の第２ワイヤ５２とを覆っている。封止樹脂６は、たとえば黒色のエポキシ樹脂からなる。
図１、図２および図６に示すように、封止樹脂６は、封止樹脂主面６１、封止樹脂裏面６２および封止樹脂側面６３を有する。封止樹脂主面６１と封止樹脂裏面６２とは、ｚ方向において反対側を向いている。封止樹脂主面６１は、主面１０１、主面２０１および主面３０１と同じ側を向く。封止樹脂裏面６２は、裏面１０２、裏面２０２および裏面３０２と同じ側を向く。封止樹脂側面６３は、封止樹脂主面６１および封止樹脂裏面６２に繋がっており、ｚ方向に対して若干傾斜している。
外方裏面実装部１５０、外方裏面実装部２５０、２つの内方裏面実装部２６０および素子側裏面実装部３５０は、いずれも封止樹脂６から露出している。また、外方裏面実装部１５０、外方裏面実装部２５０、２つの内方裏面実装部２６０および素子側裏面実装部３５０は、封止樹脂６の封止樹脂裏面６２と面一である。
図１４は、半導体装置Ａ１の製造に用いられるリードフレーム１０を示している。リードフレーム１０は、上述した第１リード１、第２リード２および第３リード３となる部位を有する金属板材料である。
リードフレーム１０のうち主面１０１、主面２０１および主面３０１となるべき部位の所定領域には、第１主面めっき層１９１、第２主面めっき層２９１および第３主面めっき層３９１となるＡｇめっき層が設けられている。リードフレーム１０のうち裏面１０２、裏面２０２および裏面３０２となるべき部位の全面には、第１裏面めっき層１９２、第２裏面めっき層２９２および第３裏面めっき層３９２となるＳｎめっき層が設けられている。リードフレーム１０のうちｚ方向に沿う側面には、第１側面めっき層１９３、第２側面めっき層２９３および第３側面めっき層３９３となるＳｎめっき層が設けられている。
図１５に示すように、リードフレーム１０に半導体素子４を搭載する。次いで、第１ワイヤ５１および複数の第２ワイヤ５２をボンディングする。次いで、封止樹脂６を形成する。そして、切断線８１、切断線８２および切断線８３に沿って、リードフレーム１０を切断する。この切断によって形成される第１端子部１１２の第１先端面１２１、第２外方端子部２１２の第２先端面２２１、端子状延出部３１２の先端面および側方延出部３１３の先端面は、リードフレーム１０の切断面からなり、第１側面めっき層１９３、第２側面めっき層２９３および第３側面めっき層３９３は設けられない面となる。
次に、半導体装置Ａ１の作用について説明する。
本実施形態によれば、外方裏面実装部１５０および外方裏面実装部２５０は、ｘ方向において最外方に位置している。外方裏面実装部１５０および外方裏面実装部２５０の面積は、ｘ方向内方に位置する内方裏面実装部２６０よりも大である。発明者らの研究によると、回路基板９１等にはんだ９２によって実装した半導体装置Ａ１を低温状態と高温状態とに交互に晒す耐久試験を行った場合、ｘ方向最外方に位置するはんだ９２により大きな応力が生じることが判明した。半導体装置Ａ１によれば、最外方に位置する外方裏面実装部１５０および外方裏面実装部２５０の面積が相対的に大であることにより、応力によって亀裂等が生じることを抑制することが可能である。したがって、半導体装置Ａ１の実装強度を高めることができる。
半導体装置Ａ１においては、ｘ方向両側に外方裏面実装部１５０と外方裏面実装部２５０とを設けている。これにより、ｘ方向両側のはんだ９２の亀裂発生をバランスよく抑制することができる。
図１６は、半導体装置Ａ１と比較例としての半導体装置との亀裂進展試験結果を示している。本試験は、はんだによって回路基板等に実装された半導体装置を、低温状態（－５５度）と高温状態（１５０度）とに設定することを１サイクルとして、複数サイクルの温度変化を与えた場合に、はんだに生じる亀裂の進展度合いを測定したものである。横軸は、実施した温度サイクル数であり、縦軸は、完全にはんだが剥離してしまう状態を１００％とした場合の亀裂進展率である。比較例は、全ての裏面実装部が、内方裏面実装部２６０と同様の構成とされており、大小の相違がないものである。すなわち、面積比Ｒ１が１．０である例に相当する。同図に示すように、比較例においては、１０００サイクルで亀裂進展率が５３％であり、１７６５サイクルで亀裂進展率が１００％に到達した。一方、半導体装置Ａ１の外方裏面実装部１５０および外方裏面実装部２５０において、１０００サイクルで亀裂進展率が１８％であり、２０００サイクルで５９％であった。そして、３９００サイクルで亀裂進展率が１００％に到達した。このように、半導体装置Ａ１は、比較例に対して、はんだの亀裂進展を明瞭に抑制可能である。亀裂進展率が１００％に到達するサイクル数の下限としは、３０００サイクルが好ましく、この場合、面積比Ｒ１は、１．７であった。また、面積比Ｒ１および寸法比Ｒ２が２．５を超えると、半導体装置Ａ１における外方裏面実装部１５０および外方裏面実装部２５０の専有面積が過大となり、裏面実装部のレイアウトがいびつなものとなってしまう。
以上より、内方裏面実装部２６０の面積を１とした場合の外方裏面実装部１５０および外方裏面実装部２５０の面積の面積比Ｒ１が、１．７～２．５であることは、外方裏面実装部１５０および外方裏面実装部２５０が極端に大きくなることにより半導体装置Ａ１が大型化することを回避しつつ、はんだ９２の亀裂発生を抑制するのに好ましい。
内方裏面実装部２６０のｘ方向寸法を１とした場合の外方裏面実装部１５０および外方裏面実装部２５０のｘ方向寸法の寸法比Ｒ２が、１．７～２．５であることは、面積比Ｒ１を上述した範囲としつつ、外方裏面実装部１５０および外方裏面実装部２５０がｙ方向に極端に大きくなってしまうことを抑制することができる。本実施形態においては、外方裏面実装部１５０および外方裏面実装部２５０と内方裏面実装部２６０とのｙ方向寸法が同一であり、外方裏面実装部１５０および外方裏面実装部２５０は、内方裏面実装部２６０に対してｙ方向に突出する構成とはなっていない。
上述した面積比Ｒ１と寸法比Ｒ２とを実現する意図により、面積比Ｒ１を１とした場合の寸法比Ｒ２の比Ｒ３は、０．６８～１．４７であることが好ましい。
図４および図７に示すように、第１端子部１１２には、２つの第１先端面１２１および第１凹端面１２２が設けられている。第１先端面１２１は、図１５に示す工程において切断された面によって構成されているため、第１リード１が露出している。一方、第１凹端面１２２は、第１側面めっき層１９３によって覆われている。第１側面めっき層１９３は、たとえばＳｎめっき層からなり、第１リード１よりもはんだ９２に対する濡れ性が優れている。このため、外方裏面実装部１５０をはんだ９２によって回路基板９１に接合する場合、はんだ９２が第１側面めっき層１９３（第１凹端面１２２）も覆う形態となる。これにより、実装強度をさらに高めることができる。また、第１側面めっき層１９３は、第１裏面めっき層１９２と繋がる同一のめっき層によって構成されている。これにより、外方裏面実装部１５０（第１裏面めっき層１９２）と第１凹端面１２２（第１側面めっき層１９３）とにはんだ９２が一体的に付着する形態となる。これは、実装強度の向上に好適である。
図５および図９に示すように、第２外方端子部２１２には、２つの第２先端面２２１および第２凹端面２２２が設けられている。第２先端面２２１は、図１５に示す工程において切断された面によって構成されているため、第２リード２が露出している。一方、第２凹端面２２２は、第２側面めっき層２９３によって覆われている。第２側面めっき層２９３は、たとえばＳｎめっき層からなり、第２リード２よりもはんだ９２に対する濡れ性が優れている。このため、外方裏面実装部２５０をはんだ９２によって回路基板９１に接合する場合、はんだ９２が第２側面めっき層２９３（第２凹端面２２２）も覆う形態となる。これにより、実装強度をさらに高めることができる。また、第２側面めっき層２９３は、第２裏面めっき層２９２と繋がる同一のめっき層によって構成されている。これにより、外方裏面実装部２５０（第２裏面めっき層２９２）と第２凹端面２２２（第２側面めっき層２９３）とにはんだ９２が一体的に付着する形態となる。これは、実装強度の向上に好適である。
ゲート電極である第１電極４１に対して、ソース電極である第２電極４２には、より大きい電流が流れる。この大きな電流が流れる第２リード２に第２外方端子部２１２と２つの第２内方端子部２１３とを設けることは、低抵抗化に好ましい。
第１凹端側面１２３および第１貫通孔１３０を設けることにより、第１リード１と封止樹脂６との接合強度を高めることができる。第２凹端側面２２３と第２貫通孔２３０とを設けることにより、第２リード２と封止樹脂６との接合強度を高めることができる。裏面側凹部３６１、庇部３６２、主面側中間端面３６３および主面側凹部３７１を設けることにより、第３リード３と封止樹脂６との接合強度を高めることができる。
図１７および図１８は、半導体装置Ａ１の変形例を示している。なお、これらの図において、上述した例と同一または類似の要素には、上述した例と同一の符号を付している。
図１７に示す変形例においては、第１端子部１１２が１つの第１先端面１２１と２つの第１凹端面１２２とを有している。第１先端面１２１は、ｘ方向において２つの第１凹端面１２２の間に配置されている。このような第１端子部１１２は、図中想像線で示されたリードフレーム１０を用いることにより形成される。本変形例においても、２つの第１凹端面１２２は、第１側面めっき層１９３に覆われている。このような変形例によっても、半導体装置Ａ１の実装強度を高めることができる。
図１８に示す変形例においては、第１端子部１１２が１つの第１先端面１２１と１つの第１凹端面１２２とを有している。第１先端面１２１と第１凹端面１２２とは、ｘ方向に並んでいる。このような第１端子部１１２は、図中想像線で示されたリードフレーム１０を用いることにより形成される。本変形例においても、第１凹端面１２２は、第１側面めっき層１９３に覆われている。このような変形例によっても、半導体装置Ａ１の実装強度を高めることができる。
なお、図１７および図１８に示す変形例と同様の形態を、第２リード２の第２ワイヤボンディング部２１１の第２先端面２２１および第２凹端面２２２に適用可能であることはもちろんである。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１ ：半導体装置
１ ：第１リード
２ ：第２リード
３ ：第３リード
４ ：半導体素子
６ ：封止樹脂
１０ ：リードフレーム
４０ ：素子本体
４１ ：第１電極
４２ ：第２電極
４３ ：第３電極
４９ ：導電性接合材
５１ ：第１ワイヤ
５２ ：第２ワイヤ
６１ ：封止樹脂主面
６２ ：封止樹脂裏面
６３ ：封止樹脂側面
８１ ：切断線
８２ ：切断線
８３ ：切断線
９１ ：回路基板
９２ ：はんだ
１０１ ：主面
１０２ ：裏面
１１１ ：第１ワイヤボンディング部
１１２ ：第１端子部
１１５ ：第１屈曲部
１２１ ：第１先端面
１２２ ：第１凹端面
１２３ ：第１凹端側面
１３０ ：第１貫通孔
１５０ ：外方裏面実装部
１５１ ：先端縁
１５２ ：凹端縁
１９１ ：第１主面めっき層
１９２ ：第１裏面めっき層
１９３ ：第１側面めっき層
２０１ ：主面
２０２ ：裏面
２１１ ：第２ワイヤボンディング部
２１２ ：第２外方端子部
２１３ ：第２内方端子部
２１５ ：第２屈曲部
２２１ ：第２先端面
２２２ ：第２凹端面
２２３ ：第２凹端側面
２３０ ：第２貫通孔
２５０ ：外方裏面実装部
２５１ ：第２先端縁
２５２ ：第２凹端縁
２６０ ：内方裏面実装部
２９１ ：第２主面めっき層
２９２ ：第２裏面めっき層
２９３ ：第２側面めっき層
３０１ ：主面
３０２ ：裏面
３１１ ：素子ボンディング部
３１２ ：端子状延出部
３１３ ：側方延出部
３５０ ：素子側裏面実装部
３６１ ：裏面側凹部
３６２ ：庇部
３６３ ：主面側中間端面
３７１ ：主面側凹部
３９１ ：第３主面めっき層
３９２ ：第３裏面めっき層
３９３ ：第３側面めっき層
Ｅ１ ：面積
Ｅ２ ：面積
Ｌ１ ：寸法
Ｌ２ ：寸法
Ｒ１ ：面積比
Ｒ２ ：寸法比
Ｒ３ ：比
Ｓ１ ：寸法
Ｓ２ ：寸法

Claims (23)

  1. 半導体素子と、
    前記半導体素子に導通する複数のリードと、
    前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、を備える半導体装置であって、
    前記複数のリードは、いずれもが前記封止樹脂から厚さ方向における同じ側に露出する部分であって、前記厚さ方向視において前記封止樹脂の中心から最外方に位置する外方実装部と、前記厚さ方向視において前記外方実装部よりも前記封止樹脂の中心からの距離が短い内方実装部と、を有しており、
    前記外方実装部は、前記厚さ方向視において、前記封止樹脂の中心から外方を向く先端面と、前記先端面よりも前記封止樹脂の中心に向かって凹む凹端面と、を有するとともに、
    前記外方実装部と前記内方実装部は、同一線に交差するように配置されており、
    前記複数のリードは、各々が前記外方実装部を有する第１リードおよび第２リードと、前記第１リードおよび前記第２リードに対して前記厚さ方向と直角である第１方向に離間配置され且つ前記半導体素子が搭載された素子ボンディング部を有する第３リードを含み、
    前記第３リードは、前記半導体素子が搭載された主面と、前記主面とは反対側を向き且つ前記封止樹脂から前記外方実装部および前記内方実装部と同じ側に露出した素子側実装部を構成する裏面と、を有し、
    前記第３リードは、前記第１方向において前記第１リードの側に突出する庇部を有し、
    前記庇部は、前記主面側に位置する部分に曲面を含み、
    前記庇部は、前記厚さ方向において前記主面と前記裏面との間に形成されている、半導体装置。
  2. 前記内方実装部の面積を１とした場合の前記外方実装部の面積比は、１．７～２．５である、請求項１に記載の半導体装置。
  3. 前記外方実装部および前記内方実装部は、前記第１方向一端側に並べられており、
    前記内方実装部の前記厚さ方向および前記第１方向と直角である第２方向寸法を１とした場合の前記外方実装部の前記第２方向の寸法比は、１．７～２．５である、請求項２に記載の半導体装置。
  4. 前記面積比を１とした場合の前記寸法比の比は、０．６８～１．４７である、請求項３に記載の半導体装置。
  5. 前記複数のリードは、前記第２方向両側に位置する一対の前記外方実装部を有する、請求項３または４に記載の半導体装置。
  6. 前記第２リードは、前記内方実装部を含む、請求項５に記載の半導体装置。
  7. 前記第１リードは、前記先端面および前記凹端面を有する第１端子部を有しており、
    前記第１端子部に属する部分が、前記外方実装部を構成している、請求項６に記載の半導体装置。
  8. 前記外方実装部は、前記先端面との境界端縁である第１先端縁と、前記凹端面との境界端縁である第１凹端縁と、を有する、請求項７に記載の半導体装置。
  9. 前記第１リードの前記厚さ方向における両側に離間して設けられた第１主面めっき層、および第１裏面めっき層と、前記第１リードの前記凹端面を覆い且つ前記先端面を露出させる第１側面めっき層と、を備える、請求項８に記載の半導体装置。
  10. 前記第１裏面めっき層と前記第１側面めっき層とは、同一の材質からなり且つ互いに繋がっている、請求項９に記載の半導体装置。
  11. 前記第１主面めっき層と前記第１裏面めっき層および前記第１側面めっき層とは、互いに異なる材質からなる、請求項１０に記載の半導体装置。
  12. 前記第２リードは、前記先端面および前記凹端面を有する外方端子部を有しており、
    前記外方端子部に属する部分が、前記外方実装部を構成している、請求項７ないし１１のいずれかに記載の半導体装置。
  13. 前記外方実装部は、前記先端面との境界端縁である第２先端縁と、前記凹端面との境界端縁である第２凹端縁と、を有する、請求項１２に記載の半導体装置。
  14. 前記第２リードの前記厚さ方向における両側に離間して設けられた第２主面めっき層および第２裏面めっき層と、前記第２リードの前記凹端面を覆い且つ前記先端面を露出させる第２側面めっき層と、を備える、請求項１３に記載の半導体装置。
  15. 前記第２裏面めっき層と前記第２側面めっき層とは、同一の材質からなり且つ互いに繋がっている、請求項１４に記載の半導体装置。
  16. 前記第２主面めっき層と前記第２裏面めっき層および前記第２側面めっき層とは、互いに異なる材質からなる、請求項１５に記載の半導体装置。
  17. 前記第３リードは、各々が前記素子ボンディング部から前記第１方向に延出し且つ前記第２方向に配列された複数の端子状延出部を有する、請求項１２ないし１６のいずれかに記載の半導体装置。
  18. 前記第３リードは、前記素子ボンディング部から前記第２方向に延出する側方延出部を有する、請求項１７に記載の半導体装置。
  19. 前記半導体素子は、素子本体と、当該素子本体の前記リードとは反対側に設けられた第１電極および第２電極と、前記素子本体の前記第１電極および前記第２電極とは反対側に設けられた第３電極と、を有する、請求項１７または１８に記載の半導体装置。
  20. 前記第１リードは、前記第１端子部に対して前記厚さ方向において前記外方実装部および前記内方実装部が向く側とは反対側に位置する第１ワイヤボンディング部を有し、
    前記第２リードは、前記外方端子部に対して前記厚さ方向において前記外方実装部および前記内方実装部が向く側に位置する第２ワイヤボンディング部を有し、
    前記第１電極と前記第１リードの前記第１ワイヤボンディング部とに接続された第１ワイヤと、前記第２電極と前記第２リードの前記第２ワイヤボンディング部とに接続された第２ワイヤと、を備える、請求項１９に記載の半導体装置。
  21. 前記第１リードは、前記第１ワイヤボンディング部と前記第１端子部とを繋いでおり且つ前記第２方向視において屈曲形状である第１屈曲部を有する、請求項２０に記載の半導体装置。
  22. 前記第３電極は、前記第３リードの前記素子ボンディング部に導電性接合材によって接合されている、請求項２０または２１に記載の半導体装置。
  23. 前記第１電極は、ゲート電極であり、前記第２電極は、ソース電極であり、前記第３電極は、ドレイン電極である、請求項２２に記載の半導体装置。
JP2020105520A 2020-06-18 2020-06-18 半導体装置 Active JP7035121B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020105520A JP7035121B2 (ja) 2020-06-18 2020-06-18 半導体装置
JP2022030694A JP7385690B2 (ja) 2020-06-18 2022-03-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020105520A JP7035121B2 (ja) 2020-06-18 2020-06-18 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016013368A Division JP6721346B2 (ja) 2016-01-27 2016-01-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022030694A Division JP7385690B2 (ja) 2020-06-18 2022-03-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2020150284A JP2020150284A (ja) 2020-09-17
JP7035121B2 true JP7035121B2 (ja) 2022-03-14

Family

ID=72430873

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020105520A Active JP7035121B2 (ja) 2020-06-18 2020-06-18 半導体装置
JP2022030694A Active JP7385690B2 (ja) 2020-06-18 2022-03-01 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022030694A Active JP7385690B2 (ja) 2020-06-18 2022-03-01 半導体装置

Country Status (1)

Country Link
JP (2) JP7035121B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335947A (ja) 2003-05-12 2004-11-25 Aoi Electronics Co Ltd 半導体装置及び半導体装置の作製方法
US20060017141A1 (en) 2004-07-20 2006-01-26 Leeshawn Luo Power semiconductor package
JP2006203039A (ja) 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
US20080203548A1 (en) 2004-07-20 2008-08-28 Ming Sun High current semiconductor power device soic package
US20100164078A1 (en) 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP2013016837A (ja) 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
JP2014082385A (ja) 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012790A (ja) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp 半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335947A (ja) 2003-05-12 2004-11-25 Aoi Electronics Co Ltd 半導体装置及び半導体装置の作製方法
US20060017141A1 (en) 2004-07-20 2006-01-26 Leeshawn Luo Power semiconductor package
US20080203548A1 (en) 2004-07-20 2008-08-28 Ming Sun High current semiconductor power device soic package
JP2006203039A (ja) 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
JP2013016837A (ja) 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
US20100164078A1 (en) 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP2014082385A (ja) 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2020150284A (ja) 2020-09-17
JP7385690B2 (ja) 2023-11-22
JP2022066302A (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
JP6721346B2 (ja) 半導体装置
JP7441287B2 (ja) 半導体装置
US5478973A (en) Semiconductor chip contact bump structure
US20080157296A1 (en) Package having shield case
US7839003B2 (en) Semiconductor device including a coupling conductor having a concave and convex
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
JP2023036823A (ja) 半導体装置
US20080308927A1 (en) Semiconductor device with heat sink plate
JP2019186321A (ja) 半導体装置
JP7035121B2 (ja) 半導体装置
JP2021158317A (ja) 半導体装置
KR101883038B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2017201675A (ja) 半導体装置および半導体装置の製造方法
JP2020088319A (ja) 半導体装置
JP2022168158A (ja) 半導体装置
JP7022541B2 (ja) 半導体装置
WO2023100754A1 (ja) 半導体装置
JP4329187B2 (ja) 半導体素子
WO2023140046A1 (ja) 半導体装置
JP6254807B2 (ja) 半導体装置および電子機器
JP2023138181A (ja) 半導体装置
JP2552943B2 (ja) 半導体装置
JPH0778930A (ja) 半導体装置およびその外部リード
US20060180935A1 (en) Semiconductor device
JPH05251620A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220302

R150 Certificate of patent or registration of utility model

Ref document number: 7035121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150