JPH0778930A - 半導体装置およびその外部リード - Google Patents
半導体装置およびその外部リードInfo
- Publication number
- JPH0778930A JPH0778930A JP16177994A JP16177994A JPH0778930A JP H0778930 A JPH0778930 A JP H0778930A JP 16177994 A JP16177994 A JP 16177994A JP 16177994 A JP16177994 A JP 16177994A JP H0778930 A JPH0778930 A JP H0778930A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pitch
- external
- lead
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多ピン化に伴い、外部リードピッチがファイ
ン化されると半田ブリッジにより実装歩留が低下するた
め、ファイン化せずに多ピン化を実現し、実装歩留を向
上させる。 【構成】 絶縁基板１１には金属配線層１２で内部およ
び外部リードパターンを形成し、同一面から突出した外
部リードの実装時における回路基板との接続部位には同
一直線上に少なくとも２箇所以上の電気的に独立分離さ
れた接続部１３および１４を設ける。接続部を２箇所設
けた場合は、同一外部リードピッチでは２倍のピン数
を、同一ピン数では２倍の外部リードピッチを実現で
き、ファイン化に伴う実装時の半田ブリッジ不良を防止
することができる。
ン化されると半田ブリッジにより実装歩留が低下するた
め、ファイン化せずに多ピン化を実現し、実装歩留を向
上させる。 【構成】 絶縁基板１１には金属配線層１２で内部およ
び外部リードパターンを形成し、同一面から突出した外
部リードの実装時における回路基板との接続部位には同
一直線上に少なくとも２箇所以上の電気的に独立分離さ
れた接続部１３および１４を設ける。接続部を２箇所設
けた場合は、同一外部リードピッチでは２倍のピン数
を、同一ピン数では２倍の外部リードピッチを実現で
き、ファイン化に伴う実装時の半田ブリッジ不良を防止
することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に表面実装タイプの樹脂封止型半導体装置の外部リード
の構造に関する。
に表面実装タイプの樹脂封止型半導体装置の外部リード
の構造に関する。
【０００２】
【従来の技術】従来の表面実装タイプの樹脂封止型半導
体装置は、図８に示すように鉄−ニッケル合金や銅合金
からなる金属板をエッチング法やスタンピング法でパタ
ーン形成したリードフレーム８４に、半導体素子８５を
銀ペースト等のろう材８６により固着し、次いで半導体
素子８５とリードフレーム８４とを金等のボンディング
ワイヤー８７で電気的に接続し、エポキシ等のモールド
樹脂８８で主要部を封止した後、リードフレームの外部
リードに半田メッキ等を施し、所定形状に外部リードを
加工して製造されていた。
体装置は、図８に示すように鉄−ニッケル合金や銅合金
からなる金属板をエッチング法やスタンピング法でパタ
ーン形成したリードフレーム８４に、半導体素子８５を
銀ペースト等のろう材８６により固着し、次いで半導体
素子８５とリードフレーム８４とを金等のボンディング
ワイヤー８７で電気的に接続し、エポキシ等のモールド
樹脂８８で主要部を封止した後、リードフレームの外部
リードに半田メッキ等を施し、所定形状に外部リードを
加工して製造されていた。
【０００３】近年、ＬＳＩの高密度化，高機能化が著し
く進み、それに伴い半導体装置の多ピン化も著しく促進
された。図８のような従来構造の場合、多ピン化に対応
する表面実装タイプの半導体装置の形態として代表的な
ものに、ＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ）
がある。ＱＦＰでは外部リードのピッチを０．５ｍｍと
すると、樹脂封止部のサイズは４０×４０ｍｍ2 で３０
４ピンクラスが実現できるが、非常に重く大きなサイズ
となっている。
く進み、それに伴い半導体装置の多ピン化も著しく促進
された。図８のような従来構造の場合、多ピン化に対応
する表面実装タイプの半導体装置の形態として代表的な
ものに、ＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ）
がある。ＱＦＰでは外部リードのピッチを０．５ｍｍと
すると、樹脂封止部のサイズは４０×４０ｍｍ2 で３０
４ピンクラスが実現できるが、非常に重く大きなサイズ
となっている。
【０００４】さらに多ピンが望まれる場合、樹脂封止部
をさらに大きくするか、外部リードピッチを０．４ｍｍ
または０．３ｍｍと縮めていく方法が考えられるが、そ
れ以上半導体装置を大きく重くすることは、高密度化の
観点から逆行するものであることから、現状では外部リ
ードピッチを縮める方法が盛んに検討されている。例え
ば０．４ｍｍピッチの場合、４０×４０ｍｍ2 の樹脂封
止部サイズだと３７６ピンクラス、０．３ｍｍピッチの
場合では同一サイズで５０４ピンクラスまで対応が可能
である。
をさらに大きくするか、外部リードピッチを０．４ｍｍ
または０．３ｍｍと縮めていく方法が考えられるが、そ
れ以上半導体装置を大きく重くすることは、高密度化の
観点から逆行するものであることから、現状では外部リ
ードピッチを縮める方法が盛んに検討されている。例え
ば０．４ｍｍピッチの場合、４０×４０ｍｍ2 の樹脂封
止部サイズだと３７６ピンクラス、０．３ｍｍピッチの
場合では同一サイズで５０４ピンクラスまで対応が可能
である。
【０００５】しかしながら外部リードピッチを縮小する
ことは、外部リード幅も細くなる、すなわちリード強度
や寸法精度の低下を招くと同時に、プリント回路基板へ
の表面実装においても半田ブリッジ等の不良が多発し、
実用上大きな障害となっているのが現状である。
ことは、外部リード幅も細くなる、すなわちリード強度
や寸法精度の低下を招くと同時に、プリント回路基板へ
の表面実装においても半田ブリッジ等の不良が多発し、
実用上大きな障害となっているのが現状である。
【０００６】上述の問題から、図９に示すＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が注目される
ようになった。ＴＣＰはポリイミド等の可とう性を有す
る絶縁樹脂フィルム９１上に銅等の金属薄膜をエッチン
グ法等でパターン形成した配線層９２を有する通称ＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
テープの内部リード先端と半導体素子９５とをバンプ等
を介して直接接続し、液状樹脂９３等にて封止された構
造となっているものである。
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が注目される
ようになった。ＴＣＰはポリイミド等の可とう性を有す
る絶縁樹脂フィルム９１上に銅等の金属薄膜をエッチン
グ法等でパターン形成した配線層９２を有する通称ＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
テープの内部リード先端と半導体素子９５とをバンプ等
を介して直接接続し、液状樹脂９３等にて封止された構
造となっているものである。
【０００７】ＴＣＰは金属薄膜の厚さが通常０．０１５
〜０．０７ｍｍ程度であり、図８に示した従来構造で用
いるリードフレーム８４の厚さ（通常０．１〜０．２５
ｍｍ）と比べて十分に薄いため、微細パターン形状には
有利な構造と言える。外部リードピッチも技術的には
０．１ｍｍ程度迄は可能とも言われている。一方、外部
リードが薄くなっているために、リードの強度はＱＦＰ
よりさらに低く、ハンドリング性が悪い。そのためにＴ
ＣＰでは、実装の直前にカスタマー側で外部リードの切
断・成形加工を行うという扱い難さを併せ持っている。
〜０．０７ｍｍ程度であり、図８に示した従来構造で用
いるリードフレーム８４の厚さ（通常０．１〜０．２５
ｍｍ）と比べて十分に薄いため、微細パターン形状には
有利な構造と言える。外部リードピッチも技術的には
０．１ｍｍ程度迄は可能とも言われている。一方、外部
リードが薄くなっているために、リードの強度はＱＦＰ
よりさらに低く、ハンドリング性が悪い。そのためにＴ
ＣＰでは、実装の直前にカスタマー側で外部リードの切
断・成形加工を行うという扱い難さを併せ持っている。
【０００８】上述のＴＣＰの改善策としては、外部リー
ドをＴＡＢテープの絶縁フィルムを延長して固定するこ
とで対応するという特開昭６２−２１９９３２号公報に
記載の提案や、図１０に示した特開平３−１２０７４９
号公報に記載の提案がある。図１０では、フィルム基板
１０１の両面に金属配線層１０２が形成され、各金属配
線層の中央部分には、それぞれバンプを介して半導体素
子１０５が搭載接続されている。上面側の金属配線層１
０２は、一部の金属配線層が、外周端近くで、フィルム
基板１０１を貫通するスルーホール１０９を経て、反対
面側に形成されたランド部に接続されている。また、残
りの金属配線層は、前記同様のスルーホールを介して、
反対面側の金属配線層に接続されている。フィルム基板
１０１両面の半導体素子１０５および金属配線層１０２
の中央部分はモールド樹脂１０６で一体的に封止されて
いる。
ドをＴＡＢテープの絶縁フィルムを延長して固定するこ
とで対応するという特開昭６２−２１９９３２号公報に
記載の提案や、図１０に示した特開平３−１２０７４９
号公報に記載の提案がある。図１０では、フィルム基板
１０１の両面に金属配線層１０２が形成され、各金属配
線層の中央部分には、それぞれバンプを介して半導体素
子１０５が搭載接続されている。上面側の金属配線層１
０２は、一部の金属配線層が、外周端近くで、フィルム
基板１０１を貫通するスルーホール１０９を経て、反対
面側に形成されたランド部に接続されている。また、残
りの金属配線層は、前記同様のスルーホールを介して、
反対面側の金属配線層に接続されている。フィルム基板
１０１両面の半導体素子１０５および金属配線層１０２
の中央部分はモールド樹脂１０６で一体的に封止されて
いる。
【０００９】上記各公開公報に記載の提案は、外部リー
ドのファインピッチ化に伴う外部リードの強度低下，変
形防止に効果はある。
ドのファインピッチ化に伴う外部リードの強度低下，変
形防止に効果はある。
【００１０】
【発明が解決しようとする課題】上述した従来の表面実
装タイプの樹脂封止型半導体装置では、ＬＳＩの高密度
化，多ピン化に伴い、単純に外部リードピッチをファイ
ンピッチ化しているため、一般的な表面実装方法である
赤外線加熱等の一括リフロー方式を用いて、外部リード
をプリント回路基板上の導体部に半田付けする場合に
は、外部リード間に半田ブリッジ等の不良を多発し実用
化は困難となっている。特に外部リードピッチが０．４
ｍｍ以下になるとその傾向が著しくなっている。
装タイプの樹脂封止型半導体装置では、ＬＳＩの高密度
化，多ピン化に伴い、単純に外部リードピッチをファイ
ンピッチ化しているため、一般的な表面実装方法である
赤外線加熱等の一括リフロー方式を用いて、外部リード
をプリント回路基板上の導体部に半田付けする場合に
は、外部リード間に半田ブリッジ等の不良を多発し実用
化は困難となっている。特に外部リードピッチが０．４
ｍｍ以下になるとその傾向が著しくなっている。
【００１１】また、前記特開昭６２−２１９９３２号公
報の第１図には、チップＬＳＩと接続されファインピッ
チ化された長さの異なるリード端子部が示され、そのリ
ード端子部の先端部は検査用パッドが設けられている。
これら検査用パッドは、カットにより除去されるので、
外部リードとしては、従来構造と同じである。
報の第１図には、チップＬＳＩと接続されファインピッ
チ化された長さの異なるリード端子部が示され、そのリ
ード端子部の先端部は検査用パッドが設けられている。
これら検査用パッドは、カットにより除去されるので、
外部リードとしては、従来構造と同じである。
【００１２】本発明の目的は、ファインピッチ化に適し
た外部リードの構造を提供することにある。
た外部リードの構造を提供することにある。
【００１３】本発明の他の目的は、ファインピッチ化に
適した外部リードを備えた半導体装置を提供することに
ある。
適した外部リードを備えた半導体装置を提供することに
ある。
【００１４】
【課題を解決するための手段】本発明は、絶縁樹脂基板
上に金属薄膜で形成した複数の外部リードとを有する、
表面実装タイプの樹脂封止型半導体装置の外部リードに
おいて、実装時における回路基板との接続部位に、２列
以上の直線上に配列され電気的に分解された接続部を有
することを特徴とする。
上に金属薄膜で形成した複数の外部リードとを有する、
表面実装タイプの樹脂封止型半導体装置の外部リードに
おいて、実装時における回路基板との接続部位に、２列
以上の直線上に配列され電気的に分解された接続部を有
することを特徴とする。
【００１５】本発明の半導体装置は、このような外部リ
ードを備えている。
ードを備えている。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１７】図１は本発明の第１の実施例の半導体装置
であり、図１（Ａ）はリードパターンを形成した絶縁樹
脂基板の部分上面図、図１（Ｂ）は図１（Ａ）の基板を
用いて完成した半導体装置の断面図を各々示す。
であり、図１（Ａ）はリードパターンを形成した絶縁樹
脂基板の部分上面図、図１（Ｂ）は図１（Ａ）の基板を
用いて完成した半導体装置の断面図を各々示す。
【００１８】絶縁樹脂基板１１は下面にパターン形成さ
れた金属配線層１２を有しており、金属配線層は複数本
の外部リード１を構成している。外部リード１は、細い
リード部２と、リード部２の一端を構成し、リード部２
の幅よりも広い幅の矩形状の接続部とから成っている。
接続部の配置は、次のようにする。すなわち、複数本の
外部リードは、交互に第１の接続部１３と第２の接続部
１４とを有し、図１（Ａ）に示すように、第１の接続部
１３は第１の直線５上に配列され、第２の接続部１４は
第２の直線６上に配列されている。第１の直線５および
第２の直線６は、一般的には平行であるものとする。ま
た第２の直線６は、第１の直線５よりも外周端側にあ
る。隣接する１対の外部リード１の第１の接続部１３お
よび第２の接続部１４は、直線５および６に直交する直
線７上に配列されている。
れた金属配線層１２を有しており、金属配線層は複数本
の外部リード１を構成している。外部リード１は、細い
リード部２と、リード部２の一端を構成し、リード部２
の幅よりも広い幅の矩形状の接続部とから成っている。
接続部の配置は、次のようにする。すなわち、複数本の
外部リードは、交互に第１の接続部１３と第２の接続部
１４とを有し、図１（Ａ）に示すように、第１の接続部
１３は第１の直線５上に配列され、第２の接続部１４は
第２の直線６上に配列されている。第１の直線５および
第２の直線６は、一般的には平行であるものとする。ま
た第２の直線６は、第１の直線５よりも外周端側にあ
る。隣接する１対の外部リード１の第１の接続部１３お
よび第２の接続部１４は、直線５および６に直交する直
線７上に配列されている。
【００１９】第２の接続部１４につながるリード部２
は、隣接する第１の接続部１３の間を通り、直角に折れ
曲がって第２の接続部１４につながっている。
は、隣接する第１の接続部１３の間を通り、直角に折れ
曲がって第２の接続部１４につながっている。
【００２０】以上のような配列，構成の外部リード１
の、接続部とは反対側の端部は、ボンディングワイヤー
１７によって、半導体素子１５に接続される。半導体素
子は、絶縁樹脂基板１１の下面にろう材１６により固着
されている。接続部１３，１４は、プリント回路基板
（図示せず）の導体部に半田付けできる。
の、接続部とは反対側の端部は、ボンディングワイヤー
１７によって、半導体素子１５に接続される。半導体素
子は、絶縁樹脂基板１１の下面にろう材１６により固着
されている。接続部１３，１４は、プリント回路基板
（図示せず）の導体部に半田付けできる。
【００２１】なお生産に都合が良いように絶縁樹脂基板
１１はリードフレームのような短冊状またはＴＡＢのよ
うなテープ状にし、必要に応じて送り穴やスリット等を
設けておく。さらに金属配線層１２もボンディングや半
田付けを行う接続部位には必要ならば金メッキや錫メッ
キ等の表面処理を行い、それ以外の箇所はソルダーレジ
スト等で被覆しておくと良い。また材質としては、絶縁
樹脂基板１１はポリイミド・フィルムやガラス・エポキ
シ等、金属配線層１２は銅薄膜等が適しているが、特に
限定されるものではない。
１１はリードフレームのような短冊状またはＴＡＢのよ
うなテープ状にし、必要に応じて送り穴やスリット等を
設けておく。さらに金属配線層１２もボンディングや半
田付けを行う接続部位には必要ならば金メッキや錫メッ
キ等の表面処理を行い、それ以外の箇所はソルダーレジ
スト等で被覆しておくと良い。また材質としては、絶縁
樹脂基板１１はポリイミド・フィルムやガラス・エポキ
シ等、金属配線層１２は銅薄膜等が適しているが、特に
限定されるものではない。
【００２２】この半導体装置の製造に当たっては、絶縁
樹脂基板１１に半導体素子１５を銀ペースト等のろう材
１６を用いて固着し、次いで半導体素子１５と外部リー
ド１とをボンディング・ワイヤー１７を用いて電気的に
接続し、その後モールド樹脂１８にて封止し、外部リー
ド部を所定形状に切断・成形加工することで完了する。
なお、リード成形は加圧によりなされるが、絶縁樹脂基
板１１が熱可塑性樹脂の場合は加熱処理を併用しても良
い。図１（Ｂ）は成形された断面形状を示している。
樹脂基板１１に半導体素子１５を銀ペースト等のろう材
１６を用いて固着し、次いで半導体素子１５と外部リー
ド１とをボンディング・ワイヤー１７を用いて電気的に
接続し、その後モールド樹脂１８にて封止し、外部リー
ド部を所定形状に切断・成形加工することで完了する。
なお、リード成形は加圧によりなされるが、絶縁樹脂基
板１１が熱可塑性樹脂の場合は加熱処理を併用しても良
い。図１（Ｂ）は成形された断面形状を示している。
【００２３】外部リード１には、前述したように２つの
直線上に第１の接続部１３と第２の接続部１４とが各々
設けてある。このことから、従来の半導体装置とほぼ同
一の外形寸法、同一外部リードピッチで２倍のピン数、
もしくはほぼ同一の外形寸法、同一ピン数で２倍の外部
リードピッチの半導体装置が実現できる。後者の場合、
表面実装等の歩留が飛躍的に向上できるのは言うまでも
ない。また現状開発レベルの０．３ｍｍピッチの実装も
０．６ｍｍピッチとなり従来の実装技術で可能となる。
すなわち一括リフロー方式でプリント配線基板に実装し
ても、半田ブリッジを生じることはない。
直線上に第１の接続部１３と第２の接続部１４とが各々
設けてある。このことから、従来の半導体装置とほぼ同
一の外形寸法、同一外部リードピッチで２倍のピン数、
もしくはほぼ同一の外形寸法、同一ピン数で２倍の外部
リードピッチの半導体装置が実現できる。後者の場合、
表面実装等の歩留が飛躍的に向上できるのは言うまでも
ない。また現状開発レベルの０．３ｍｍピッチの実装も
０．６ｍｍピッチとなり従来の実装技術で可能となる。
すなわち一括リフロー方式でプリント配線基板に実装し
ても、半田ブリッジを生じることはない。
【００２４】図２は本発明の第２の実施例の断面図であ
る。第１の実施例では半導体素子が下向き（Ｆａｃｅ
ｄｏｗｎ）で搭載されているが、ここでは半導体素子２
５を上向き（Ｆａｃｅ ｕｐ）で搭載するために、スル
ーホール２９を用いて金属配線層２２を絶縁樹脂基板２
１の表側から裏側に移している。すなわち両面に金属配
線層を有する基板を用いている。裏側の金属配線層２２
は、図１（Ａ）に示したと同様に、複数本の外部リード
を有し、その外周端側端部には、第１の接続部１３およ
び第２の接続部１４を有している。したがって、従来の
半導体装置とほぼ同一の外形寸法、同一外部リードピッ
チで２倍のピン数、もしくはほぼ同一の外形寸法、同一
ピン数で２倍の外部リードピッチの半導体装置が実現で
きる。
る。第１の実施例では半導体素子が下向き（Ｆａｃｅ
ｄｏｗｎ）で搭載されているが、ここでは半導体素子２
５を上向き（Ｆａｃｅ ｕｐ）で搭載するために、スル
ーホール２９を用いて金属配線層２２を絶縁樹脂基板２
１の表側から裏側に移している。すなわち両面に金属配
線層を有する基板を用いている。裏側の金属配線層２２
は、図１（Ａ）に示したと同様に、複数本の外部リード
を有し、その外周端側端部には、第１の接続部１３およ
び第２の接続部１４を有している。したがって、従来の
半導体装置とほぼ同一の外形寸法、同一外部リードピッ
チで２倍のピン数、もしくはほぼ同一の外形寸法、同一
ピン数で２倍の外部リードピッチの半導体装置が実現で
きる。
【００２５】前述したように、絶縁樹脂基板２１の両面
に金属配線層が設けられているので、基板の反りに対し
ては熱膨張の整合がとれ有利になる。また基板にはダウ
ンセット部２３を設け、パッケージの上部および下部の
応力バランスも整合させている。またさらに放熱用金属
薄膜２４として配線の不要な箇所にも金属薄膜を残し、
熱抵抗を低減している。
に金属配線層が設けられているので、基板の反りに対し
ては熱膨張の整合がとれ有利になる。また基板にはダウ
ンセット部２３を設け、パッケージの上部および下部の
応力バランスも整合させている。またさらに放熱用金属
薄膜２４として配線の不要な箇所にも金属薄膜を残し、
熱抵抗を低減している。
【００２６】図３は本発明の第３の実施例の断面図であ
る。基本的には図２の実施例と類似の構造であるが、外
部リード部をボディ側に折り曲げたＪリード部３１を有
する構造としており、実装面積については第１，第２の
実施例より低減できる。Ｊリード部３１のプリント回路
基板に実装される側の金属配線層は、図１（Ａ）に示し
たと同様に、複数本の外部リードを有し、その外周端側
端部には、第１の接続部１３および第２の接続部１４を
有している。
る。基本的には図２の実施例と類似の構造であるが、外
部リード部をボディ側に折り曲げたＪリード部３１を有
する構造としており、実装面積については第１，第２の
実施例より低減できる。Ｊリード部３１のプリント回路
基板に実装される側の金属配線層は、図１（Ａ）に示し
たと同様に、複数本の外部リードを有し、その外周端側
端部には、第１の接続部１３および第２の接続部１４を
有している。
【００２７】図４は本発明の第４の実施例の断面図であ
る。本実施例では基板の両面に金属配線層を有し、スル
ーホール４９にて結線することで、電源またはグランド
ピンの強化を図っている。下面側の金属配線層は、図１
（Ａ）に示したと同様に、複数本の外部リードを有し、
その外周端側端部には、第１の接続部１３および第２の
接続部１４を有している。
る。本実施例では基板の両面に金属配線層を有し、スル
ーホール４９にて結線することで、電源またはグランド
ピンの強化を図っている。下面側の金属配線層は、図１
（Ａ）に示したと同様に、複数本の外部リードを有し、
その外周端側端部には、第１の接続部１３および第２の
接続部１４を有している。
【００２８】図５は本発明の第５の実施例の断面図であ
る。基板の片面側を２層配線化することで、内部リード
側のボンディング部のピッチの緩和を図ったものであ
る。層間絶縁膜５１をはさんで第１の金属配線層５２お
よび第２の金属配線層５３を形成し、内部リードの先端
では千鳥配列にしてある。第２の金属配線層５３は、図
１（Ａ）に示したと同様に、複数本の外部リードを有
し、その外周端側端部には、第１の接続部１３および第
２の接続部１４を有している。
る。基板の片面側を２層配線化することで、内部リード
側のボンディング部のピッチの緩和を図ったものであ
る。層間絶縁膜５１をはさんで第１の金属配線層５２お
よび第２の金属配線層５３を形成し、内部リードの先端
では千鳥配列にしてある。第２の金属配線層５３は、図
１（Ａ）に示したと同様に、複数本の外部リードを有
し、その外周端側端部には、第１の接続部１３および第
２の接続部１４を有している。
【００２９】図６は本発明の第６の実施例の外部リード
近傍の部分断面図である。基本的な構造は第１の実施例
（図１）とほぼ同一であるが、リード形状をＷ字形にし
て半田６１のメニスカス部を増やし接合強度を向上させ
たこと、また金属配線層の接合部以外はソルダーレジス
ト６２を塗布し、不用意なショート不良を防止してい
る。図中、１３は第１の接続部、１４は第２の接続部、
６３は回路基板、６４はランド部を示している。
近傍の部分断面図である。基本的な構造は第１の実施例
（図１）とほぼ同一であるが、リード形状をＷ字形にし
て半田６１のメニスカス部を増やし接合強度を向上させ
たこと、また金属配線層の接合部以外はソルダーレジス
ト６２を塗布し、不用意なショート不良を防止してい
る。図中、１３は第１の接続部、１４は第２の接続部、
６３は回路基板、６４はランド部を示している。
【００３０】図７は本発明の第７の実施例の外部リード
近傍の部分断面図である。基本的な構造は第４の実施例
（図４）とほぼ同一であるが、リード形状をＷ字形とし
て第６の実施例と同様の効果を意図したものである。
近傍の部分断面図である。基本的な構造は第４の実施例
（図４）とほぼ同一であるが、リード形状をＷ字形とし
て第６の実施例と同様の効果を意図したものである。
【００３１】
【発明の効果】以上説明したように、本発明は絶縁樹脂
基板上に外部リードパターンを形成し、外部リードの実
装時における回路基板との接続部位は、２列以上の直線
上に配列され電気的に独立分離された接続部を有するよ
うに構成した。２列の直線上に配列された接続部を設け
た場合、同一外部リードピッチでは約２倍の実装密度、
同一ピン数では２倍の外部リードピッチで実装可能とな
り、実装歩留が飛躍的に向上できる。
基板上に外部リードパターンを形成し、外部リードの実
装時における回路基板との接続部位は、２列以上の直線
上に配列され電気的に独立分離された接続部を有するよ
うに構成した。２列の直線上に配列された接続部を設け
た場合、同一外部リードピッチでは約２倍の実装密度、
同一ピン数では２倍の外部リードピッチで実装可能とな
り、実装歩留が飛躍的に向上できる。
【００３２】具体的な例をあげると表１のようになる。
【００３３】
【表１】
【００３４】これは、図６の実施例についての具体例で
あり、具体例は、従来ＱＦＰと同一外部リードピッチ
で約２倍の実装密度を実現している。具体例は、従来
ＱＦＰと同一ピン数では２倍の外部リードピッチで実装
可能となり、実装歩留が飛躍的に向上できることを示し
ている。
あり、具体例は、従来ＱＦＰと同一外部リードピッチ
で約２倍の実装密度を実現している。具体例は、従来
ＱＦＰと同一ピン数では２倍の外部リードピッチで実装
可能となり、実装歩留が飛躍的に向上できることを示し
ている。
【図１】本発明の第１の実施例の上面および断面図であ
る。
る。
【図２】本発明の第２の実施例の断面図である。
【図３】本発明の第３の実施例の断面図である。
【図４】本発明の第４の実施例の断面図である。
【図５】本発明の第５の実施例の断面図である。
【図６】本発明の第６の実施例の外部リード近傍の部分
断面図である。
断面図である。
【図７】本発明の第７の実施例の外部リード近傍の部分
断面図である。
断面図である。
【図８】従来例の断面図である。
【図９】従来例の断面図である。
【図１０】従来例の断面図である。
１ 外部リード ２ リード部 ５，６，７ 直線 １１ 絶縁樹脂基板 １２，２２，９２，１０２ 金属配線層 １３ 第１の接続部 １４ 第２の接続部 １５，２５，８５，９５，１０５ 半導体素子 １６，８６ ろう材 １７，８７ ボンディングワイヤー １８，８８ モールド樹脂 ２９，４９，１０９ スルーホール ２３ ダウンセット部 ２４ 放熱用金属薄膜 ３１ Ｊリード部 ５１ 層間絶縁膜 ５２ 第１の金属配線層 ５３ 第２の金属配線層 ６１ 半田 ６２ ソルダーレジスト ６３ 回路基板 ６４ ランド部 ８４ リードフレーム ９１ 絶縁樹脂フィルム ９３ 液状樹脂
Claims (4)
- 【請求項１】絶縁樹脂基板上に金属薄膜で形成した複数
の外部リードとを有する、表面実装タイプの樹脂封止型
半導体装置の外部リードにおいて、 実装時における回路基板との接続部位に、２列以上の直
線上に配列され電気的に分解された接続部を有すること
を特徴とする外部リード。 - 【請求項２】絶縁樹脂基板上に金属薄膜で形成した複数
の外部リードとを有する、表面実装タイプの樹脂封止型
半導体装置の外部リードにおいて、 実装時における回路基板との接続部位に接続部を有し、
接続部は、各外部リード毎に交互に、平行な第１の直線
および第２の直線上に配列されていることを特徴とする
外部リード。 - 【請求項３】隣接する１対の外部リードの接続部は、外
部リードが延在する方向と平行な直線上に配列されてい
ることを特徴とする請求項２記載の外部リード。 - 【請求項４】請求項１，２または３に記載の外部リード
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16177994A JPH0778930A (ja) | 1993-07-15 | 1994-07-14 | 半導体装置およびその外部リード |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-175067 | 1993-07-15 | ||
| JP17506793 | 1993-07-15 | ||
| JP16177994A JPH0778930A (ja) | 1993-07-15 | 1994-07-14 | 半導体装置およびその外部リード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778930A true JPH0778930A (ja) | 1995-03-20 |
Family
ID=26487781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16177994A Pending JPH0778930A (ja) | 1993-07-15 | 1994-07-14 | 半導体装置およびその外部リード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319525B1 (ja) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437056A (ja) * | 1990-05-31 | 1992-02-07 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH0563026A (ja) * | 1991-09-04 | 1993-03-12 | Sony Corp | フイルムキヤリア半導体装置 |
| JPH05102385A (ja) * | 1991-10-09 | 1993-04-23 | Sony Corp | 半導体装置 |
| JPH05160335A (ja) * | 1991-12-04 | 1993-06-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPH05211204A (ja) * | 1991-11-29 | 1993-08-20 | Akira Kitahara | 表面実装電子部品 |
| JPH05243467A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 半導体装置のリードフレーム |
-
1994
- 1994-07-14 JP JP16177994A patent/JPH0778930A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437056A (ja) * | 1990-05-31 | 1992-02-07 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH0563026A (ja) * | 1991-09-04 | 1993-03-12 | Sony Corp | フイルムキヤリア半導体装置 |
| JPH05102385A (ja) * | 1991-10-09 | 1993-04-23 | Sony Corp | 半導体装置 |
| JPH05211204A (ja) * | 1991-11-29 | 1993-08-20 | Akira Kitahara | 表面実装電子部品 |
| JPH05160335A (ja) * | 1991-12-04 | 1993-06-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPH05243467A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 半導体装置のリードフレーム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319525B1 (ja) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173346B2 (ja) | 半導体装置 | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP2000188366A (ja) | 半導体装置 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR19990031914A (ko) | 칩 스케일 패키지 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| US8253239B2 (en) | Multi-chip semiconductor connector | |
| JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JPH0778930A (ja) | 半導体装置およびその外部リード | |
| JP3125891B2 (ja) | 半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| TWI792588B (zh) | 半導體封裝 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 |