JPH05160335A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH05160335A
JPH05160335A JP32033991A JP32033991A JPH05160335A JP H05160335 A JPH05160335 A JP H05160335A JP 32033991 A JP32033991 A JP 32033991A JP 32033991 A JP32033991 A JP 32033991A JP H05160335 A JPH05160335 A JP H05160335A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead frame
circuit device
semiconductor integrated
metal material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32033991A
Other languages
English (en)
Inventor
Takahiro Naito
孝洋 内藤
Kenji Akeyama
健二 明山
Hajime Murakami
村上　　元
Hiromichi Suzuki
博通 鈴木
Yoshinori Miyaki
美典 宮木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32033991A priority Critical patent/JPH05160335A/ja
Publication of JPH05160335A publication Critical patent/JPH05160335A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームの狭ピッチ・多層化を図り、
多ピン化が可能とされる半導体集積回路装置を提供す
る。 【構成】 モールドパッケージ構造の半導体集積回路装
置であって、集積回路が形成された半導体チップ１、お
よび外部接続用のリードフレーム２などから構成され、
これらの半導体チップ１およびリードフレーム２がエポ
キシ樹脂などのレジン３によって樹脂封止されている。
そして、リードフレーム２は、金属材料６に樹脂材料７
が張り合わされた複合材料から形成され、より微細な加
工が可能とされる薄い金属材料６が使用されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に多ピン系パッケージの半導体集積回路装置に
おいて、リードフレームの狭ピッチ・多層化構造による
多ピン化が可能とされる半導体集積回路装置に適用して
有効な技術に関する。
【０００２】
【従来の技術】たとえば、従来のリードフレーム材とし
ては銅などの金属材料が用いられ、この金属材料による
薄板がエッチングまたはプレス加工などにより加工さ
れ、半導体集積回路装置のパッケージにリードフレーム
として使用されている。
【０００３】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、金属の薄板１枚からなるリード
フレーム材ではエッチングおよびプレスなどの加工技術
に限界があり、より多ピン化が進んだり、多層構造化が
進行した場合、リードフレームの作成が困難になるとい
う問題がある。
【０００４】また、たとえリードフレームの加工が可能
であった場合でも、完成したリードフレームは剛性がな
く、変形し易いなどの欠点から、リードフレームとして
の製造歩留りや、半導体集積回路装置としての製造歩留
りが悪化するという問題がある。
【０００５】そこで、本発明の目的は、リードフレーム
の狭ピッチ・多層化を可能とし、これによって多ピン化
を図ることができる半導体集積回路装置を提供すること
にある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００８】すなわち、本発明の半導体集積回路装置
は、金属材料によるリードフレームを備えた半導体集積
回路装置であって、リードフレームを、金属材料に樹脂
材料を張り合わせた複合材料から形成するものである。
【０００９】また、前記リードフレームの金属材料を、
樹脂材料を交互に介して２層以上に積層するようにした
ものである。
【００１０】さらに、前記リードフレームをインナーリ
ード部およびアウターリード部に分割し、このインナー
リード部およびアウターリード部のうち少なくとも一方
を積層構造とするようにしたものである。
【００１１】また、前記リードフレームの積層端の金属
材料を、放熱効果の高い金属材料とするようにしたもの
である。
【００１２】
【作用】前記した半導体集積回路装置によれば、リード
フレームが複合材料から形成されることにより、薄い金
属材料を使用することができる。これにより、より微細
な加工を施すことができ、また樹脂材料の張り合わせに
よってリードフレームの変形を抑制することができる。
【００１３】また、リードフレームの金属材料が樹脂材
料を交互に介して２層以上に積層されることにより、リ
ードフレームの多層化が可能となる。これにより、半導
体集積回路装置の狭ピッチ・多ピン化を図ることができ
る。
【００１４】さらに、分割されたインナーリード部およ
びアウターリード部の少なくとも一方が積層構造とされ
ることにより、半導体チップとの接続性および基板との
実装性への対応が可能となる。これにより、半導体集積
回路装置の汎用性を向上させることができる。
【００１５】また、リードフレームの積層端が放熱効果
の高い金属材料とされることにより、外部への放熱が可
能となる。これにより、半導体集積回路装置の放熱性を
向上させることができる。
【００１６】
【実施例１】図１は本発明の一実施例である半導体集積
回路装置の要部を示す断面図である。
【００１７】まず、図１により本実施例の半導体集積回
路装置の構成を説明する。
【００１８】本実施例の半導体集積回路装置は、たとえ
ばモールドパッケージ構造の半導体集積回路装置とさ
れ、集積回路が形成された半導体チップ１、および外部
接続用のリードフレーム２などから構成され、これらの
半導体チップ１およびリードフレーム２がエポキシ樹脂
などのレジン３によって樹脂封止されている。
【００１９】そして、半導体チップ１は、金属薄膜が施
されたダイパッド４の上面に搭載され、集積回路の所定
箇所からリードフレーム２の上面にワイヤ５によりワイ
ヤボンディングされている。
【００２０】また、リードフレーム２は、たとえば銅材
などの金属材料６にポリイミドなどの樹脂材料７が、接
着または熱圧着によって張り合わされた複合材料から形
成され、より微細な加工が可能とされる薄い金属材料６
が使用されている。
【００２１】次に、本実施例の作用について説明する。
【００２２】以上のように構成される半導体集積回路装
置において、リードフレーム２の加工時に、樹脂材料７
を張り合わせた状態で行うことができるので、薄い金属
材料６の使用が可能になると同時に、狭いピッチのリー
ド成形が可能となる。
【００２３】従って、本実施例の半導体集積回路装置に
よれば、リードフレーム２の材料として薄い金属材料６
を使用することができるので、より微細な加工が可能と
されることによってリードフレーム２の狭ピッチ・多ピ
ン化を図ることができる。
【００２４】また、樹脂材料７の張り合わせによって剛
性が強く、変形し難くなるので、リードフレーム２の変
形を抑制することができる。
【００２５】
【実施例２】図２は本発明の他の実施例である半導体集
積回路装置の要部を示す部分断面図である。
【００２６】本実施例の半導体集積回路装置は、実施例
１と同様にモールドパッケージ構造の半導体集積回路装
置とされ、半導体チップ１ａおよびリードフレーム２ａ
がレジン３ａによって樹脂封止され、実施例１との相違
点は、リードフレーム２ａを積層構造とする点である。
【００２７】すなわち、本実施例のリードフレーム２ａ
は、図２に示すように金属材料６ａ、樹脂材料７ａ、金
属材料８さらに樹脂材料９からなる４層構造とされ、外
部接続用の金属材料６ａ，８が樹脂材料７ａを介して２
層に積層されている。そして、下層の金属材料６ａによ
るリード長が短く、かつ上層の金属材料８によるリード
長が長く形成され、アウターリード部が内側および外側
に２列構造となっている。
【００２８】従って、本実施例の半導体集積回路装置に
よれば、リードフレーム２ａの外部接続のためのアウタ
ーリード部を多層化することができるので、実施例１に
比べて、より狭ピッチ・多ピン化が可能とされ、より変
形の少ないリードフレーム２ａを得ることができる。
【００２９】
【実施例３】図３は本発明のさらに他の実施例である半
導体集積回路装置の要部を示す断面図、図４は本実施例
の半導体集積回路装置における変形例を示す断面図であ
る。
【００３０】本実施例の半導体集積回路装置は、実施例
１および２と同様にモールドパッケージ構造の半導体集
積回路装置とされ、半導体チップ１ｂおよびリードフレ
ーム２ｂがレジン３ｂによって樹脂封止され、実施例１
および２との相違点は、リードフレーム２ｂのインナー
リード部を積層構造とする点である。
【００３１】すなわち、本実施例のリードフレーム２ｂ
は、図３に示すようにインナーリード部１０とアウター
リード部１１が分割され、インナーリード部１０が金属
材料６ｂ、樹脂材料７ｂ、金属材料１２からなる３層構
造とされ、金属材料６ｂ，１２が樹脂材料７ｂを介して
２層に積層されている。そして、たとえば上層の金属材
料６ｂに信号層が割り当てられ、電源層が下層の金属材
料１２に割り当てられている。
【００３２】従って、本実施例の半導体集積回路装置に
よれば、リードフレーム２ｂのインナーリード部１０を
多層化することができるので、実施例１および２と同様
に狭ピッチ・多ピン化、さらにリードフレーム２ｂの変
形抑制が可能にされると同時に、信号種別による金属材
料６ｂ，１２の層分離によって動作の信頼性を向上させ
ることができる。
【００３３】また、半導体集積回路装置が高発熱性の場
合には、たとえば図４に示すように下層の金属材料１２
を放熱性の高い金属材料１２ａに代え、さらに放熱フィ
ン１３を張り付けることによって放熱効果を向上させる
ことができる。
【００３４】以上、本発明者によってなされた発明を実
施例１〜３に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００３５】たとえば、前記実施例の半導体集積回路装
置については、モールドパッケージ構造の半導体集積回
路装置である場合について説明したが、本発明は前記実
施例に限定されるものではなく、半導体集積回路装置に
使用されているリードフレーム全般に使用可能で、特に
３００ピンを越えるような多ピン系パッケージについて
も広く適用可能である。
【００３６】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である多ピン系パッケー
ジの半導体集積回路装置に適用した場合について説明し
たが、これに限定されるものではなく、他の半導体集積
回路装置についても広く適用可能である。
【００３７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３８】(1).リードフレームを、金属材料に樹脂材
料を張り合わせた複合材料から形成することにより、薄
い金属材料を使用することができるので、より微細な加
工を施すことができる。
【００３９】(2).リードフレームの金属材料を、樹脂材
料を交互に介して２層以上に積層することにより、リー
ドフレームの多層化が可能となるので、半導体集積回路
装置の狭ピッチ・多ピン化を図ることができる。
【００４０】(3).リードフレームをインナーリード部お
よびアウターリード部に分割し、インナーリード部およ
びアウターリード部のうち少なくとも一方を積層構造と
することにより、半導体チップとの接続性および基板と
の実装性への対応が可能となるので、半導体集積回路装
置の汎用性を向上させることができる。
【００４１】(4).リードフレームの積層端の材料を放熱
性の高い金属材料とすることにより、外部への効率的な
放熱が可能となるので、半導体集積回路装置の放熱性を
向上させることができる。
【００４２】(5).前記(1) により、金属材料に樹脂材料
が張り合わされているので、剛性が強くなり、リードフ
レームの変形を抑制することができる。
【００４３】(6).前記(1) 〜(5) により、狭ピッチ、多
ピン、多層構造を合わせ持ったリードフレームを製造す
ることができるので、多ピン化が可能とされる半導体集
積回路装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１である半導体集積回路装置の
要部を示す断面図である。
【図２】本発明の実施例２である半導体集積回路装置の
要部を示す部分断面図である。
【図３】本発明の実施例３である半導体集積回路装置の
要部を示す断面図である。
【図４】実施例３の半導体集積回路装置における変形例
を示す断面図である。
【符号の説明】
１，１ａ，１ｂ 半導体チップ ２，２ａ，２ｂ リードフレーム ３，３ａ，３ｂ レジン ４ ダイパッド ５ ワイヤ ６，６ａ，６ｂ 金属材料 ７，７ａ，７ｂ 樹脂材料 ８ 金属材料 ９ 樹脂材料 １０ インナーリード部 １１ アウターリード部 １２ 金属材料 １２ａ 放熱性の高い金属材料 １３ 放熱フィン
フロントページの続き (72)発明者 鈴木 博通 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 宮木 美典 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 金属材料によるリードフレームを備えた
    半導体集積回路装置であって、前記リードフレームを、
    前記金属材料に樹脂材料を張り合わせた複合材料から形
    成することを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記リードフレームの金属材料を、前記
    樹脂材料を交互に介して２層以上に積層することを特徴
    とする請求項１記載の半導体集積回路装置。
  3. 【請求項３】 前記リードフレームをインナーリード部
    およびアウターリード部に分割し、該インナーリード部
    およびアウターリード部のうち少なくとも一方を積層構
    造とすることを特徴とする請求項１または２記載の半導
    体集積回路装置。
  4. 【請求項４】 前記リードフレームの積層端の材料を、
    放熱性の高い金属材料とすることを特徴とする請求項
    １、２または３記載の半導体集積回路装置。
JP32033991A 1991-12-04 1991-12-04 半導体集積回路装置 Pending JPH05160335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32033991A JPH05160335A (ja) 1991-12-04 1991-12-04 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32033991A JPH05160335A (ja) 1991-12-04 1991-12-04 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH05160335A true JPH05160335A (ja) 1993-06-25

Family

ID=18120380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32033991A Pending JPH05160335A (ja) 1991-12-04 1991-12-04 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH05160335A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (ja) * 1993-07-15 1995-03-20 Nec Corp 半導体装置およびその外部リード
JP2003014990A (ja) * 2001-06-29 2003-01-15 Sumitomo Electric Ind Ltd 光通信モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (ja) * 1993-07-15 1995-03-20 Nec Corp 半導体装置およびその外部リード
JP2003014990A (ja) * 2001-06-29 2003-01-15 Sumitomo Electric Ind Ltd 光通信モジュール

Similar Documents

Publication Publication Date Title
US5714405A (en) Semiconductor device
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
US20080073777A1 (en) Multiple integrated circuit die package with thermal performance
US20100140786A1 (en) Semiconductor power module package having external bonding area
US7573131B2 (en) Die-up integrated circuit package with grounded stiffener
JPH0541149U (ja) 半導体パツケージ
JP3497775B2 (ja) 半導体装置
JPH05160335A (ja) 半導体集積回路装置
CN215183913U (zh) 四方扁平无引线封装结构
JPH0384958A (ja) マルチチップパッケージの製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP2620611B2 (ja) 電子部品搭載用基板
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2790675B2 (ja) リードフレーム
JPH11102944A (ja) 半導体装置の製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
JP2942790B2 (ja) 半導体素子用多層リードフレーム
JPH04184962A (ja) 半導体集積回路装置
JP2968704B2 (ja) 半導体装置
JP2000269376A (ja) 半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
JPH08162594A (ja) 複合リードフレーム及び半導体パッケージ
KR20010107549A (ko) 다층 리드 프레임 및 이를 사용한 반도체 장치
KR100567045B1 (ko) 반도체 패키지
JPH04165661A (ja) 樹脂封止型半導体装置