JP2023036823A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023036823A
JP2023036823A JP2022206447A JP2022206447A JP2023036823A JP 2023036823 A JP2023036823 A JP 2023036823A JP 2022206447 A JP2022206447 A JP 2022206447A JP 2022206447 A JP2022206447 A JP 2022206447A JP 2023036823 A JP2023036823 A JP 2023036823A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
terminal portion
lead terminal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022206447A
Other languages
English (en)
Other versions
JP7546034B2 (ja
Inventor
嶺太 馬島
Ryota Majima
光俊 齊藤
Mitsutoshi Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2022206447A priority Critical patent/JP7546034B2/ja
Publication of JP2023036823A publication Critical patent/JP2023036823A/ja
Application granted granted Critical
Publication of JP7546034B2 publication Critical patent/JP7546034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】端子部とはんだとの間に熱応力に起因したクラックが発生することを抑制できる半導体装置を提供する。【解決手段】半導体装置Ａ１は、半導体素子６と、半導体素子６に接続する第１リード１と、第１リード１の一部および半導体素子６を覆い、かつ、厚さ方向において互いに反対側を向く樹脂主面８１および樹脂裏面８２と、当該樹脂主面８１および樹脂裏面８２を繋ぐ樹脂側面８３とを有する封止樹脂８と、樹脂裏面８２と面一の面から凹む凹部１２６とを備える。凹部１２６は、樹脂裏面８２から露出する第１リード１の一部を含み、ｚ方向視において、凹部１２６の外縁は、樹脂裏面８２および第１リード１を合わせた領域内で閉じている。【選択図】図１１

Description

本開示は、半導体装置に関する。
トランジスタに代表される半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、複数のリードおよび封止樹脂を備えている。半導体素子は、複数のリードのいずれかに搭載されており、複数のリードに導通している。封止樹脂は、複数のリードの一部ずつと半導体素子とを覆っている。複数のリードの一部は、封止樹脂の裏面および側面から露出する端子部を有する。半導体装置が回路基板に搭載される際、当該端子部は、回路基板上の回路配線にはんだを介して接合される。小型化が要求される半導体装置の場合、端子部の接合面も小さくなっている。このような半導体装置が温度変化の激しい状態で用いられると、熱応力によって端子部とはんだとの間にクラックが生じて接合不良が発生する場合がある。
特開２０１３－６９７２０号公報
本開示は、上記した事情のもとで考え出されたものであって、端子部とはんだとの間に熱応力に起因したクラックが発生することを抑制できる半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、半導体素子と、前記半導体素子に接続する第１リードと、前記第１リードの一部および前記半導体素子を覆い、かつ、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、当該樹脂主面および樹脂裏面を繋ぐ樹脂側面とを有する封止樹脂と、前記樹脂裏面と面一の面から凹む凹部とを備える半導体装置であって、前記凹部は、前記樹脂裏面から露出する前記第１リードの一部を含み、前記厚さ方向視において、前記凹部の外縁は、前記樹脂裏面および前記第１リードを合わせた領域内で閉じていることを特徴とする。
本開示にかかる半導体装置は、樹脂裏面から露出する第１リードの一部を含む凹部を備えている。したがって、第１リードがはんだによって回路配線に接合された時に、凹部にもはんだが形成される。これにより、第１リードとはんだとの間に熱応力に起因したクラックが発生することを抑制できる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の背面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図２のＩＸ－ＩＸ線に沿う断面図である。 図９の要部を拡大した要部拡大断面図である。 図１に示す半導体装置の斜視図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置を回路基板に実装した状態を示す平面図である。 図１４のＸＶ－ＸＶ線に沿う要部拡大断面図である。 図１に示す半導体装置を回路基板に実装した状態の要部を示す斜視図である。 本開示の第２実施形態にかかる半導体装置を示す斜視図である。 本開示の第３実施形態にかかる半導体装置を示す斜視図である。 本開示の第４実施形態にかかる半導体装置を示す斜視図である。 本開示の第５実施形態にかかる半導体装置を示す斜視図である。 本開示の第６実施形態にかかる半導体装置を示す斜視図である。 本開示の第７実施形態にかかる半導体装置を示す斜視図である。 本開示の第８実施形態にかかる半導体装置を示す底面図である。 本開示の第９実施形態にかかる半導体装置を示す底面図である。 本開示の第１０実施形態にかかる半導体装置を示す要部拡大断面図である。 本開示の第１１実施形態にかかる半導体装置を示す正面図である。 本開示の第１１実施形態にかかる半導体装置を示す底面図である。 本開示の第１１実施形態にかかる半導体装置を示す斜視図である。 本開示の第１２実施形態にかかる半導体装置を示す底面図である。 本開示の第１２実施形態にかかる半導体装置を示す斜視図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
〔第１実施形態〕
図１～図１１に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、複数のリード１～３、半導体素子６、ボンディングワイヤ７１，７２、および封止樹脂８を備える。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図２においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す底面図である。図５は、半導体装置Ａ１を示す背面図である。図６は、半導体装置Ａ１を示す右側面図である。図７は、半導体装置Ａ１を示す左側面図である。図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図２のＩＸ－ＩＸ線に沿う断面図である。図１０は、図９の要部を拡大した要部拡大断面図である。図１１は、図１に示す半導体装置の斜視図であり、底面を上側にした状態のものである。
これらの図に示す半導体装置Ａ１は、様々な機器の回路基板に表面実装される装置である。半導体装置Ａ１の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図２における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２における上下方向）をｙ方向とする。半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が４～５ｍｍ程度、ｙ方向寸法が５～６ｍｍ程度、ｚ方向寸法が０．５～１ｍｍ程度である。
複数のリード１～３は、半導体素子６を支持するとともに、半導体素子６と導通している。リード１～３は、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。リード１～３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１～３が、Ｃｕからなる場合を例に説明する。リード１～３の厚さは、たとえば０．０８～０．３ｍｍであり、本実施形態においては０．２５ｍｍ程度である。以降の説明においては、第１リード１、第２リード２、および第３リード３と記載する。なお、まとめて示す場合は、リード１～３と記載する。
図２に示すように、第３リード３は、半導体装置Ａ１のｙ方向の一方端（図２においては上側）に配置され、ｘ方向の全体に広がっている。第１リード１と第２リード２とは、半導体装置Ａ１のｙ方向の他方端（図２においては下側）に、それぞれ第３リード３から離間して、また、ｘ方向に並んで互いに離間して配置されている。ｚ方向視寸法は、第３リード３が最大であり、第１リード１が最小である。
第３リード３は、搭載部３１０、第３リード端子部３２０、および第３リード薄肉部３３０を備える。
搭載部３１０は、ｚ方向視において、第３リード３の中央に位置し、ｚ方向視略矩形状である。搭載部３１０は、搭載部主面３１１および搭載部裏面３１２を有する。搭載部主面３１１および搭載部裏面３１２は、ｚ方向において互いに反対側を向いている。搭載部主面３１１は、図３、図５～図７の上方を向く面である。搭載部主面３１１は、半導体素子６が搭載される面である。搭載部裏面３１２は、図３、図５～図７の下方を向く面である。搭載部裏面３１２は、封止樹脂８から露出して、裏面端子になる。
第３リード端子部３２０は、搭載部３１０に繋がっており、ｚ方向視略矩形状である。第３リード端子部３２０は、搭載部３１０のｘ方向の一方端面のｙ方向の一方端寄り（図２においては下側寄り）に１個、搭載部３１０のｘ方向の他方端面のｙ方向の一方端寄りに１個、搭載部３１０のｙ方向の一方端面（図２においては上側の端面）に等間隔で４個配置されている。つまり、第３リード端子部３２０は、合計６個配置されている。各第３リード端子部３２０は、第３リード端子部主面３２１、第３リード端子部裏面３２２、および第３リード端子部端面３２３を有する。第３リード端子部主面３２１および第３リード端子部裏面３２２は、ｚ方向において互いに反対側を向いている。第３リード端子部主面３２１は、図３、図５～図７の上方を向く面である。第３リード端子部主面３２１と搭載部主面３１１とは、面一になっている。第３リード端子部裏面３２２は、図３、図５～図７の下方を向く面である。第３リード端子部裏面３２２と搭載部裏面３１２とは、面一になっている。第３リード端子部端面３２３は、第３リード端子部主面３２１および第３リード端子部裏面３２２を繋ぐ面であり、外側を向く面である。第３リード端子部端面３２３は、封止樹脂８から突出している。第３リード端子部裏面３２２および第３リード端子部端面３２３は、封止樹脂８から露出して繋がっており、端子になる（図８および図９参照）。
第３リード薄肉部３３０は、搭載部３１０に繋がっており、ｚ方向視において、搭載部３１０の周囲を囲むよう配置されている。第３リード薄肉部３３０の厚さ（ｚ方向の寸法）は、搭載部３１０の厚さの半分程度である。第３リード薄肉部３３０は、たとえばハーフエッチング処理により形成される。第３リード薄肉部３３０は、第３リード薄肉部主面３３１および第３リード薄肉部裏面３３２を有する。第３リード薄肉部主面３３１および第３リード薄肉部裏面３３２は、ｚ方向において互いに反対側を向いている。第３リード薄肉部主面３３１は、図３、図５～図７の上方を向く面である。第３リード薄肉部主面３３１と搭載部主面３１１とは、面一になっている。したがって、搭載部主面３１１、第３リード端子部主面３２１および第３リード薄肉部主面３３１は、面一の一体となった面になっている（図２参照）。第３リード薄肉部裏面３３２は、図３、図５～図７の下方を向く面である。
第３リード３の表面のうち、第３リード端子部端面３２３以外の全ての面には、図示しないめっき層が形成されている。めっき層は、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。Ｎｉめっき層の厚さは、たとえば０．５μｍ～２．０μｍであり、Ｐｄめっき層は、たとえば０．０２μｍ～０．１５μｍであり、Ａｕめっき層は、たとえば０．００３μｍ～０．０１５μｍである。なお、めっき層の構成は限定されず、たとえばＮｉめっき層およびＡｕめっき層が積層されたものなどであってもよい。後述するように、製造工程においてリードフレームの表面全体にめっき層が形成されるが、第３リード端子部端面３２３は、切断工程で切断された切断面なので、めっき層が形成されていない。
第１リード１は、ｚ方向視において、半導体装置Ａ１の角部（図２においては右下の角部）に配置され、ワイヤボンディング部１１０、第１リード端子部１２０、および第１リード連結部１３０を備える。
ワイヤボンディング部１１０は、ｚ方向視において矩形状であり、第１リード１の第３リード３側に位置する。ワイヤボンディング部１１０は、ワイヤボンディング部主面１１１およびワイヤボンディング部裏面１１２を有する。ワイヤボンディング部主面１１１およびワイヤボンディング部裏面１１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面１１１は、図３、図５～図７の上方を向く面である。ワイヤボンディング部主面１１１は、ボンディングワイヤ７１がボンディングされる面である。ワイヤボンディング部裏面１１２は、図３、図５～図７の下方を向く面である。ワイヤボンディング部１１０の厚さ（ｚ方向の寸法）は、第１リード端子部１２０の厚さの半分程度である。ワイヤボンディング部１１０は、たとえばハーフエッチング処理により形成される。
第１リード端子部１２０は、ワイヤボンディング部１１０の第３リード３とは反対側に位置し、ｙ方向外側に位置する。第１リード端子部１２０は、第１リード端子部主面１２１、第１リード端子部裏面１２２、第１リード端子部端面１２３、および第１リード端子部第２端面１２４を有する。第１リード端子部主面１２１および第１リード端子部裏面１２２は、ｚ方向において互いに反対側を向いている。第１リード端子部主面１２１は、図３、図５～図７の上方を向く面である。第１リード端子部裏面１２２は、図３、図５～図７の下方を向く面である。第１リード端子部端面１２３は、第１リード端子部主面１２１および第１リード端子部裏面１２２を繋ぐ面であり、ｙ方向外側を向く面である。第１リード端子部端面１２３は、封止樹脂８から突出している。第１リード端子部裏面１２２および第１リード端子部端面１２３は、封止樹脂８から露出して繋がっており、端子になる（図９参照）。第１リード端子部第２端面１２４は、第１リード端子部端面１２３とは反対側を向く面であり、封止樹脂８から露出して、第１リード端子部裏面１２２と繋がっている（図１０、図１１参照）。
第１リード連結部１３０は、ワイヤボンディング部１１０および第１リード端子部１２０に繋がっており、ワイヤボンディング部１１０と第１リード端子部１２０とを連結する。第１リード連結部１３０は、ｚ方向視において、矩形状である。第１リード連結部１３０の厚さ（ｚ方向の寸法）は、第１リード端子部１２０の厚さの半分程度であり、ワイヤボンディング部１１０の厚さと同じである。第１リード連結部１３０は、たとえばハーフエッチング処理により形成される。また、第１リード連結部１３０の幅（ｘ方向の寸法）は、ワイヤボンディング部１１０の幅より小さく、第１リード端子部１２０の第１リード連結部１３０との境界部分の幅と同じである。第１リード連結部１３０は、第１リード連結部主面１３１および第１リード連結部裏面１３２を有する。第１リード連結部主面１３１および第１リード連結部裏面１３２は、ｚ方向において互いに反対側を向いている。第１リード連結部主面１３１は、図３、図５～図７の上方を向く面である。第１リード連結部主面１３１、ワイヤボンディング部主面１１１、および第１リード端子部主面１２１は、面一の一体となった面になっている（図２、図９、図１０参照）。第１リード連結部裏面１３２は、図３、図５～図７の下方を向く面である。第１リード連結部裏面１３２は、ワイヤボンディング部裏面１１２と面一になっており、第１リード端子部裏面１２２より樹脂主面８１側に位置する（図１０、図１１参照）。また、第１リード連結部裏面１３２は、封止樹脂８から露出して、第１リード端子部第２端面１２４と繋がっている（図１０、図１１参照）。なお、第１リード連結部裏面１３２全体が封止樹脂８から露出する場合に限定されず、第１リード連結部裏面１３２の一部のみが封止樹脂８から露出していてもよい。
第１リード１の表面のうち、第１リード端子部端面１２３以外の全ての面には、めっき層１４０が形成されている（図１０参照）。めっき層１４０は、第３リード３のめっき層と同様であって、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。なお、めっき層の構成は限定されない。後述するように、製造工程においてリードフレームの表面全体にめっき層が形成されるが、第１リード端子部端面１２３は、切断工程で切断された切断面なので、めっき層１４０が形成されていない。
図４、図９、図１０、図１１に示すように、第１リード１は、第１リード端子部裏面１２２から凹む凹部１２６を備える。凹部１２６は、ｚ方向視円形状であり、第１リード端子部裏面１２２の中央付近に１個配置されている。凹部１２６の外縁は、第１リード端子部裏面１２２内で閉じている。凹部１２６は、たとえばハーフエッチング処理やスタンピング処理により形成される。凹部１２６の形状、個数および配置位置は限定されない。凹部１２６にも、めっき層１４０が形成されている（図１０参照）
図１、図２、図４、図９、図１０、図１１に示すように、第１リード１は、第１リード端子部端面１２３から凹む端面凹部１２７を備える。端面凹部１２７は、第１リード端子部端面１２３において、ｚ方向の両端まで延びている。端面凹部１２７は、後述するように、製造工程でリードフレームに貫通孔が設けられ、当該貫通孔の部分でリードフレームを切断することで形成される。切断面である第１リード端子部端面１２３にはめっき層１４０が形成されていないが、端面凹部１２７にはめっき層１４０が形成されている（図１０参照）。
第２リード２は、ｚ方向視において、半導体装置Ａ１の角部（図２においては左下の角部）に配置され、ワイヤボンディング部２１０、第２リード端子部２２０、および第２リード連結部２３０を備える。
ワイヤボンディング部２１０は、ｚ方向視においてｘ方向に長い矩形状であり、第２リード２の第３リード３側に位置する。ワイヤボンディング部２１０は、ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２を有する。ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面２１１は、図３、図５～図７の上方を向く面である。ワイヤボンディング部主面２１１は、ボンディングワイヤ７２がボンディングされる面である。ワイヤボンディング部裏面２１２は、図３、図５～図７の下方を向く面である。ワイヤボンディング部２１０の厚さ（ｚ方向の寸法）は、第２リード端子部２２０の厚さの半分程度である。ワイヤボンディング部２１０は、たとえばハーフエッチング処理により形成される。
第２リード端子部２２０は、ワイヤボンディング部２１０の第３リード３とは反対側に位置し、ｙ方向外側に位置する。第２リード端子部２２０は、ｘ方向に等間隔で３個並んで配置されている。各第２リード端子部２２０は、第１リード端子部１２０と同様の構成であり、第２リード端子部主面２２１、第２リード端子部裏面２２２、第２リード端子部端面２２３、および第２リード端子部第２端面２２４を有する。第２リード端子部主面２２１および第２リード端子部裏面２２２は、ｚ方向において互いに反対側を向いている。第２リード端子部主面２２１は、図３、図５～図７の上方を向く面である。第２リード端子部裏面２２２は、図３、図５～図７の下方を向く面である。第２リード端子部端面２２３は、第２リード端子部主面２２１および第２リード端子部裏面２２２を繋ぐ面であり、ｙ方向外側を向く面である。第２リード端子部端面２２３は、封止樹脂８から突出している。第２リード端子部裏面２２２および第２リード端子部端面２２３は、封止樹脂８から露出して繋がっており、端子になる。第２リード端子部第２端面２２４は、第２リード端子部端面２２３とは反対側を向く面であり、封止樹脂８から露出して、第２リード端子部裏面２２２と繋がっている。
第２リード連結部２３０は、第２リード端子部２２０とワイヤボンディング部２１０とを連結する部分である。ワイヤボンディング部２１０に繋がる３個の第２リード端子部２２０が、それぞれ第２リード端子部２２０に繋がっている。各第２リード連結部２３０は、ｚ方向視において、矩形状である。第２リード連結部２３０の厚さ（ｚ方向の寸法）は、第２リード端子部２２０の厚さの半分程度であり、ワイヤボンディング部２１０の厚さと同じである。第２リード連結部２３０は、たとえばハーフエッチング処理により形成される。また、第２リード連結部２３０の幅（ｘ方向の寸法）は、第２リード端子部２２０の第２リード連結部２３０との境界部分の幅と同じである。第２リード連結部２３０は、第２リード連結部主面２３１および第２リード連結部裏面２３２を有する。第２リード連結部主面２３１および第２リード連結部裏面２３２は、ｚ方向において互いに反対側を向いている。第２リード連結部主面２３１は、図３、図５～図７の上方を向く面である。第２リード連結部主面２３１、ワイヤボンディング部主面２１１、および第２リード端子部主面２２１は、面一の一体となった面になっている（図２参照）。第２リード連結部裏面２３２は、図３、図５～図７の下方を向く面である。第２リード連結部裏面２３２は、ワイヤボンディング部裏面２１２と面一になっており、第２リード端子部裏面２２２より樹脂主面８１側に位置する。また、第２リード連結部裏面２３２は、封止樹脂８から露出して（図４参照）、第２リード端子部第２端面２２４と繋がっている。なお、第２リード連結部裏面２３２全体が封止樹脂８から露出する場合に限定されず、第２リード連結部裏面２３２の一部のみが封止樹脂８から露出していてもよい。
第２リード２の表面のうち、第２リード端子部端面２２３以外の全ての面には、めっき層が形成されている。当該めっき層は、第１リード１のめっき層１４０と同様であって、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。なお、めっき層の構成は限定されない。後述するように、製造工程においてリードフレームの表面全体にめっき層が形成されるが、第２リード端子部端面２２３は、切断工程で切断された切断面なので、めっき層が形成されていない。
図４に示すように、第２リード２は、第２リード端子部裏面２２２から凹む凹部２２６を備える。凹部２２６は、ｚ方向視円形状であり、第２リード端子部裏面２２２の中央付近に１個配置されている。凹部２２６の外縁は、第２リード端子部裏面２２２内で閉じている。凹部２２６は、たとえばハーフエッチング処理やスタンピング処理により形成される。凹部２２６の形状、個数および配置位置は限定されない。凹部２２６にも、めっき層が形成されている。
図１、図２、図４に示すように、第２リード２は、第２リード端子部端面２２３から凹む端面凹部２２７を備える。端面凹部２２７は、第２リード端子部端面２２３において、ｚ方向の両端まで延びている。端面凹部２２７は、後述するように、製造工程でリードフレームに貫通孔が設けられ、当該貫通孔の部分でリードフレームを切断することで形成される。切断面である第２リード端子部端面２２３にはめっき層が形成されていないが、端面凹部２２７にはめっき層が形成されている。
半導体素子６は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子６の種類は特に限定されない。本実施形態では、半導体素子６は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのトランジスタである。半導体素子６は、素子本体６０、第１電極６１、第２電極６２および第３電極６３を有する。
第１電極６１および第２電極６２は、素子本体６０のうち第３リード３とは反対側を向く面に設けられている。第３電極６３は、素子本体６０のうち第３リード３に対向する面に設けられている。本実施形態においては、第１電極６１はゲート電極であり、第２電極６２はソース電極であり、第３電極６３はドレイン電極である。
半導体素子６は、図示しない導電性接合材を介して、第３リード３の搭載部主面３１１の中央に搭載されている。これにより、半導体素子６の第３電極６３は、導電性接合材によって、第３リード３に電気的に接続されている。ボンディングワイヤ７１は、半導体素子６の第１電極６１と、第１リード１のワイヤボンディング部主面１１１とに接続されている。これにより、半導体素子６の第１電極６１は、第１リード１に電気的に接続されている。複数のボンディングワイヤ７２は、半導体素子６の第２電極６２と、第２リード２のワイヤボンディング部主面２１１とに接続されている。これにより、半導体素子６の第２電極６２は、第２リード２に電気的に接続されている。
なお、上述した半導体素子６の構成および各リード１～３との接続方法は一例である。半導体素子６の種類、搭載数および配置は限定されず、接続方法も限定されない。
封止樹脂８は、各リード１～３の一部ずつと、半導体素子６と、ボンディングワイヤ７１，７２とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂８は、樹脂主面８１、樹脂裏面８２および樹脂側面８３を有する。樹脂主面８１と樹脂裏面８２とは、ｚ方向において互いに反対側を向いている。樹脂主面８１は、図３、図５～図７の上方を向く面であり、樹脂裏面８２は、図３、図５～図７の下方を向く面である。樹脂側面８３は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、ｘ方向またはｙ方向を向いている。樹脂側面８３は、第１側面８３１および第２側面８３２を備える。第２側面８３２は、樹脂裏面８２に繋がっており、ｘｚ平面またはｙｚ平面に平行である。第１側面８３１は、樹脂主面８１に繋がっており、ｘｚ平面またはｙｚ平面に対して傾斜している。
本実施形態においては、第１リード端子部１２０、第２リード端子部２２０および第３リード端子部３２０は、樹脂側面８３の第２側面８３２から突出しており、第１リード端子部端面１２３および端面凹部１２７と、第２リード端子部端面２２３および端面凹部２２７と、第３リード端子部端面３２３は、樹脂側面８３の第２側面８３２から露出している。また、第１リード端子部裏面１２２、第２リード端子部裏面２２２、第３リード３の搭載部裏面３１２および第３リード端子部裏面３２２は、封止樹脂８の樹脂裏面８２と互いに面一である。第１リード端子部１２０の凹部１２６および第２リード端子部２２０の凹部２２６は、封止樹脂８の樹脂裏面８２から露出している。
製造工程における封止樹脂の形成工程において、第１リード連結部裏面１３２および第１リード端子部第２端面１２４と、第２リード連結部裏面２３２および第２リード端子部第２端面２２４とが封止樹脂に覆われないように、金型が構成されている。これにより、封止樹脂８には、第１リード連結部裏面１３２（第２リード連結部裏面２３２）に直交し、第１リード連結部裏面１３２（第２リード連結部裏面２３２）を囲む内部側面８４が形成される（図１０および図１１参照）。また、第１リード連結部裏面１３２および第１リード端子部第２端面１２４と、第２リード連結部裏面２３２および第２リード端子部第２端面２２４とは、封止樹脂８の樹脂裏面８２から露出している。第１リード連結部裏面１３２、第１リード端子部第２端面１２４および封止樹脂８の内部側面８４によって、凹部８５が形成されている（図１０および図１１参照）。また、第２リード連結部裏面２３２、第２リード端子部第２端面２２４および封止樹脂８の内部側面８４によっても、凹部８５が形成されている。各凹部８５の外縁は、樹脂裏面８２内で閉じている。
次に、半導体装置Ａ１の製造方法の一例について、図１２および図１３を参照して以下に説明する。なお、これらの図は、平面図であり、ｘ方向、ｙ方向およびｚ方向は、図２と同じ方向を示している。
まず、図１２に示すようにリードフレーム１０を用意する。リードフレーム１０は、各リード１～３となる板状の材料である。リードフレーム１０の主面１０１０は、ワイヤボンディング部主面１１１、第１リード端子部主面１２１、第１リード連結部主面１３１、ワイヤボンディング部主面２１１、第２リード端子部主面２２１、第２リード連結部主面２３１、搭載部主面３１１、第３リード端子部主面３２１、および第３リード薄肉部主面３３１となる面である。リードフレーム１０の主面１０１０は、面一になっている。図中の比較的密であるハッチングが施された領域は、厚さ（ｚ方向の寸法）が厚い領域であり、第１リード端子部１２０、第２リード端子部２２０、搭載部３１０、および第３リード端子部３２０となる領域を含んでいる。一方、図中の比較的粗であるハッチングが施された領域は、厚さ（ｚ方向の寸法）が薄い領域であり、ワイヤボンディング部１１０、第１リード連結部１３０、凹部１２６、ワイヤボンディング部２１０、第２リード連結部２３０、凹部２２６、および第３リード薄肉部３３０となる領域を含んでいる。当該領域は、たとえばハーフエッチング処理により形成される。なお、凹部１２６，２２６は、スタンピング処理により形成されてもよい。また、第１リード端子部１２０および第２リード端子部２２０になる領域には、端面凹部１２７，２２７を形成するための貫通孔１０２０が形成されている。本実施形態においては、リードフレーム１０の母材は、Ｃｕからなる。リードフレーム１０の表面には、めっき層が形成されている。めっき層は、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。めっき層は、リードフレーム１０の表面全体に形成され、貫通孔１０２０の内壁や凹部１２６，２２６の内面にも形成されている。
次いで、図１３に示すように、リードフレーム１０の搭載部３１０に半導体素子６を導電性接合材によってボンディングする。そして、ボンディングワイヤ７１を半導体素子６の第１電極６１と第１リード１のワイヤボンディング部１１０とにボンディングし、複数のボンディングワイヤ７２を半導体素子６の第２電極６２と第２リード２のワイヤボンディング部２１０とにボンディングする。
次いで、樹脂材料を硬化させることにより、リードフレーム１０の一部、半導体素子６、およびボンディングワイヤ７１，７２を覆う封止樹脂８（図において一点鎖線で示している）を形成する。次いで、リードフレーム１０を、切断線１０３０に沿って切断する。このとき、リードフレーム１０は、貫通孔１０２０を横断する切断線１０３０で切断されるので、切断面である第１リード端子部端面１２３および第２リード端子部端面２２３と、貫通孔１０２０の内壁であった端面凹部１２７，２２７とが形成される。第１リード端子部端面１２３および第２リード端子部端面２２３は切断面なので、めっき層１４０が形成されていない。一方、端面凹部１２７，２２７にはめっき層１４０が形成されている。
以上の工程を経ることにより、上述した半導体装置Ａ１が得られる。
次に、半導体装置Ａ１の回路基板への実装について説明する。図１４～図１６は、回路基板９への半導体装置Ａ１の実装状態を説明するための図である。図１４は、半導体装置Ａ１を回路基板９に実装した状態を示す平面図である。図１５は、図１４のＸＶ－ＸＶ線に沿う要部拡大断面図である。図１６は、半導体装置Ａ１を回路基板９に実装した状態の要部を示す斜視図である。なお、図１６においては、封止樹脂８を透過し、第１リード１の封止樹脂８で隠れる部分を破線で示している。
図１４に示すように、半導体装置Ａ１は回路基板９に実装され、各端子が回路基板９に形成された回路配線９１に、はんだ９２によって接合される。具体的には、第１リード端子部１２０が回路配線９１１に接合され、３つの第２リード端子部２２０が回路配線９１２に接合され、第３リード端子部３２０が回路配線９１３に接合される。なお、図１４には表れていないが、第３リード３の搭載部裏面３１２もはんだ９２によって回路配線９１３に接合されている。第１リード端子部１２０、第２リード端子部２２０および第３リード端子部３２０と回路配線９１との間に、はんだ９２が形成される。
図１５および図１６は、第１リード端子部１２０と回路配線９１との間に形成されたはんだ９２を示している。なお、第２リード端子部２２０と回路配線９１との間に形成されたはんだ９２も同様である。はんだ９２は、第１はんだフィレット９２１、第２はんだフィレット９２２およびはんだ充填部９２３を備える。第１はんだフィレット９２１は、第１リード端子部１２０のｙ方向外側に形成されるはんだフィレットである。第１リード端子部端面１２３にはめっき層１４０が形成されていないので、はんだが濡れにくい。したがって、第１はんだフィレット９２１は、主に、めっき層１４０が形成されている端面凹部１２７に形成される。
第２はんだフィレット９２２は、第１リード端子部１２０のｙ方向内側に形成されるはんだフィレットである。第１リード端子部１２０のｙ方向内側には、凹部８５が形成されている。凹部８５においては、第１リード連結部裏面１３２および第１リード端子部第２端面１２４が封止樹脂８から露出しており、めっき層１４０が形成されている。したがって、凹部８５の内部、主に第１リード端子部第２端面１２４にも、はんだフィレット（第２はんだフィレット９２２）が形成される。はんだ充填部９２３は、はんだ９２のうち、凹部１２６の内部に充填される部分である。
次に、半導体装置Ａ１の作用効果について説明する。
本実施形態によると、第１リード１は、第１リード端子部裏面１２２から凹む凹部１２６を備えている。第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部１２６に充填されたはんだ充填部９２３が形成される。また、凹部１２６によって、第１リード端子部１２０とはんだ９２との接合面積が大きくなる。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。同様に、第２リード２は、第２リード端子部裏面２２２から凹む凹部２２６を備えている。したがって、第２リード端子部裏面２２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
また、本実施形態によると、第１リード端子部１２０のｙ方向内側には、凹部８５が形成されている。第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８５の内部にも、はんだフィレット（第２はんだフィレット９２２）が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。同様に、第２リード端子部２２０のｙ方向内側にも、凹部８５が形成されている。したがって、第２リード端子部裏面２２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
また、本実施形態によると、第１リード１は、第１リード端子部端面１２３から凹む端面凹部１２７を備えている。端面凹部１２７にはめっき層１４０が形成されているので、第１リード端子部端面１２３にめっき層１４０が形成されていなくても、第１リード端子部１２０のｙ方向外側に、十分な大きさのはんだフィレット（第１はんだフィレット９２１）が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。同様に、第２リード２は、第２リード端子部端面２２３から凹む端面凹部２２７を備えている。したがって、第２リード端子部裏面２２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
なお、端面凹部１２７，２２７が形成されていなくても、第１リード端子部端面１２３および第２リード端子部端面２２３には第１はんだフィレット９２１が形成されるので、端面凹部１２７，２２７は必ずしも必要ではない。ただし、第１リード端子部１２０（第２リード端子部２２０）のｙ方向外側に、より大きな第１はんだフィレット９２１を形成するために、端面凹部１２７，２２７は形成されるのが望ましい。
また、各リード１～３のうち封止樹脂８から露出するすべての部分に、表層めっき層が形成されてもよい。表層めっき層は、各リード１～３の母材よりもはんだ濡れ性が高い材質からなり、たとえばＡｕからなる。表層めっき層は、置換型の無電解めっきによって形成される。第１リード端子部端面１２３（第２リード端子部端面２２３）に表層めっき層が形成されていれば、第１リード端子部端面１２３（第２リード端子部端面２２３）に、よりはんだを付着させて、第１はんだフィレット９２１を形成することができる。この場合、端面凹部１２７，２２７は形成されなくてもよい。
本実施形態においては、第１リード１(第２リード２)が凹部１２６（２２６）および凹部８５の両方を備える場合について説明したが、これに限られない。第１リード１(第２リード２)は、凹部１２６（２２６）および凹部８５のいずれか一方のみを備えていてもよい。この場合でも、従来のものに比べて、熱応力に起因したクラックの発生を抑制できる。
本実施形態においては、第３リード端子部３２０は、第１リード端子部１２０の凹部１２６、端面凹部１２７および凹部８５に相当するものを備えていない。これは、第３リード３が搭載部裏面３１２によって広い面積で回路配線９１に接合するので、第３リード端子部裏面３２２とはんだ９２との間にクラックが発生することがあまり大きな問題にならないからである。なお、第３リード端子部３２０が、第１リード端子部１２０の凹部１２６、端面凹部１２７および凹部８５に相当するものを備えてもよい。
本実施形態においては、第１リード端子部１２０、第２リード端子部２２０および第３リード端子部３２０が封止樹脂８から突出する場合について説明したが、これに限られない。第１リード端子部端面１２３、第２リード端子部端面２２３および第３リード端子部端面３２３は、樹脂側面８３の第２側面８３２と互いに面一であってもよいし、第２側面８３２から凹んでいてもよい。また、これらの各端面の形状も限定されない。
〔第２実施形態〕
図１７に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。図１７において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１７は、半導体装置Ａ２を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ２は、第１リード端子部裏面１２２に配置された凹部１２６の数が半導体装置Ａ１と異なる。本実施形態では、第１リード端子部裏面１２２に凹部１２６が４個備えられている。各凹部１２６の外縁は、第１リード端子部裏面１２２内で閉じている。
本実施形態においても、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、各凹部１２６に充填されたはんだ充填部９２３が形成される。また、各凹部１２６によって、第１リード端子部１２０とはんだ９２との接合面積が大きくなる。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。本実施形態では４個の凹部１２６が配置されているので、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することをより抑制できる。
なお、第１リード端子部裏面１２２に配置される凹部１２６の数は、限定されず、２個または３個であってもよいし、５個以上であってもよい。また、第２リード端子部裏面２２２に配置される凹部２２６の数も、限定されない。
〔第３実施形態〕
図１８に基づき、本開示の第３実施形態にかかる半導体装置Ａ３について説明する。図１８において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１８は、半導体装置Ａ３を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ３は、凹部１２６の形状が半導体装置Ａ１と異なる。本実施形態において、凹部１２６は、ｚ方向視矩形状であり、第１リード端子部裏面１２２の中央付近に１個配置されている。凹部１２６の外縁は、第１リード端子部裏面１２２内で閉じている。
本実施形態においても、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部１２６に充填されたはんだ充填部９２３が形成される。また、凹部１２６によって、第１リード端子部１２０とはんだ９２との接合面積が大きくなる。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
なお、凹部１２６の形状は限定されず、その他の形状であってもよい。また、第２リード端子部裏面２２２に配置される凹部２２６の形状も、限定されない。
〔第４実施形態〕
図１９に基づき、本開示の第４実施形態にかかる半導体装置Ａ４について説明する。図１９において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１９は、半導体装置Ａ４を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ４は、凹部１２６に代えて凹部８７が配置されている点で半導体装置Ａ１と異なる。第１リード端子部裏面１２２には、凹部１２６に代えて、溝１２８が配置されている。溝１２８は、第１リード端子部端面１２３に平行であり、第１リード端子部裏面１２２のｘ方向の両端まで延びている。製造工程における封止樹脂の形成工程において、溝１２８が封止樹脂に覆われないように、金型が構成されている。これにより、封止樹脂８には、溝１２８に直交する内部側面８６が形成される。また、溝１２８の内面は、封止樹脂８の樹脂裏面８２から露出している。凹部８７は、溝１２８および内部側面８６によって形成されている。凹部８７の外縁は、樹脂裏面８２内で閉じている。
本実施形態においても、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８７に充填されたはんだ充填部９２３が形成される。また、凹部８７によって、第１リード端子部１２０とはんだ９２との接合面積が大きくなる。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
なお、凹部８７は複数配置されていてもよい。第１リード端子部裏面１２２に溝１２８が複数配置されることで、凹部８７は複数配置される。また、第２リード端子部裏面２２２にも、凹部８７が配置されてもよい。
〔第５実施形態〕
図２０に基づき、本開示の第５実施形態にかかる半導体装置Ａ５について説明する。図２０において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２０は、半導体装置Ａ５を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ５は、凹部８５の形状が半導体装置Ａ１と異なる。本実施形態において、凹部８５は、ｚ方向視半円形状であり、第１リード連結部裏面１３２、第１リード端子部第２端面１２４および曲面である内部側面８４によって形成されている。凹部８５の外縁は、樹脂裏面８２内で閉じている。
本実施形態においても、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８５の内部に第２はんだフィレット９２２が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。また、本実施形態によると、樹脂裏面８２と内部側面８４との境界が曲線になる。したがって、当該境界に角がないので、当該境界において封止樹脂８が欠けることを抑制できる。
なお、凹部８５の形状は限定されず、その他の形状であってもよい。また、第２リード端子部２２０のｙ方向内側に配置される凹部８５の形状も、限定されない。
〔第６実施形態〕
図２１に基づき、本開示の第６実施形態にかかる半導体装置Ａ６について説明する。図２１において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２１は、半導体装置Ａ６を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ６は、凹部８５の形状が半導体装置Ａ１と異なる。本実施形態においては、第１リード連結部裏面１３２が、樹脂裏面８２から露出しておらず、封止樹脂８によって覆われている。凹部８５は、第１リード端子部第２端面１２４および内部側面８４によって形成されている。凹部８５の外縁は、樹脂裏面８２内で閉じている。
本実施形態においても、第１リード端子部第２端面１２４が露出しているので、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８５の内部に第２はんだフィレット９２２が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
〔第７実施形態〕
図２２に基づき、本開示の第７実施形態にかかる半導体装置Ａ７について説明する。図２２において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２２は、半導体装置Ａ７を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ７は、凹部８５の配置位置が半導体装置Ａ１と異なる。本実施形態において、凹部８５は、第１リード端子部１２０のｙ方向内側ではなく、第１リード端子部１２０のｘ方向の両側にそれぞれ配置されている。第１リード端子部１２０は、第１リード端子部側面１２５を備える。第１リード端子部側面１２５は、第１リード端子部主面１２１および第１リード端子部裏面１２２を繋ぐ面であり、ｘ方向を向く２つの面である。製造工程における封止樹脂の形成工程において、第１リード端子部側面１２５の一部が封止樹脂に覆われないように、金型が構成されている。これにより、封止樹脂８には、樹脂裏面８２に直交する内部側面８４および樹脂裏面８２に平行な内部裏面８８が形成される。また、各第１リード端子部側面１２５の一部は、封止樹脂８の樹脂裏面８２から露出している。本実施形態にかかる凹部８５は、第１リード端子部側面１２５、封止樹脂８の内部側面８４および内部裏面８８によって形成されている。凹部８５の外縁は、樹脂裏面８２内で閉じている。
本実施形態によると、第１リード端子部側面１２５の一部が露出しているので、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８５の内部にも、第２はんだフィレット９２２が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。本実施形態では、特にｘ方向での熱応力に起因したクラックの発生を抑制できる。
なお、凹部８５は、第１リード端子部１２０のｘ方向の両側ではなく一方側にだけ配置されてもよい。また、第１実施形態にかかる凹部８５（第１リード端子部１２０のｙ方向外側に配置）も併せて配置されてもよい。また、第７実施形態にかかる凹部８５と第１実施形態にかかる凹部８５とをつなげた、第１リード端子部１２０のｙ方向外側およびｘ方向両側を囲む凹部を配置してもよい。
〔第８実施形態〕
図２３に基づき、本開示の第８実施形態にかかる半導体装置Ａ８について説明する。図２３において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２３は、半導体装置Ａ８を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図４に相当する図である。
本実施形態にかかる半導体装置Ａ８は、第３リード３の構成が半導体装置Ａ１と異なる。本実施形態において、第３リード３の搭載部３１０は、ｚ方向の寸法が第３リード端子部３２０のｚ方向の寸法の半分程度であり、搭載部裏面３１２が封止樹脂８の樹脂裏面８２から露出しておらず、裏面端子になっていない。第３リード３は、第３リード薄肉部３３０を備えていない。別の見方をすると、搭載部３１０全体が第３リード薄肉部３３０になったとも言える。
第３リード端子部３２０は、第１リード端子部１２０と同様の構成になっている。すなわち、第３リード端子部３２０は、第３リード端子部第２端面３２４、凹部３２６および端面凹部３２７をさらに備える。第３リード端子部第２端面３２４は、第３リード端子部端面３２３とは反対側を向く面であり、封止樹脂８から露出して、第３リード端子部裏面３２２と繋がっている。凹部３２６は、凹部１２６と同様の構成であり、第３リード端子部裏面３２２から凹み、ｚ方向視円形状である。端面凹部３２７は、端面凹部１２７と同様の構成であり、第３リード端子部端面３２３から凹み、第３リード端子部端面３２３において、ｚ方向の両端まで延びている。
また、第３リード３は、搭載部３１０と第３リード端子部３２０とを連結する第３リード連結部３４０をさらに備えている。第３リード連結部３４０は、搭載部３１０および第３リード端子部３２０に繋がっている。第３リード連結部３４０は、ｚ方向視において、矩形状である。第３リード連結部３４０の厚さ（ｚ方向の寸法）は、第３リード端子部３２０の厚さの半分程度であり、搭載部３１０の厚さと同じである。第３リード連結部３４０は、たとえばハーフエッチング処理により形成される。第３リード連結部３４０は、第３リード連結部主面３４１および第３リード連結部裏面３４２を有する。第３リード連結部主面３４１および第３リード連結部裏面３４２は、ｚ方向において互いに反対側を向いている。第３リード連結部主面３４１は、図２３の奥側を向く面であり、図２３においては示されていない。第３リード連結部主面３４１、搭載部主面３１１、および第３リード端子部主面３２１は、面一の一体となった面になっている。第３リード連結部裏面３４２は、図２３の手前側を向く面である。第３リード連結部裏面３４２は、搭載部裏面３１２と面一になっており、第３リード端子部裏面３２２より樹脂主面８１側に位置する。また、第３リード連結部裏面３４２は、封止樹脂８の樹脂裏面８２から露出して、第３リード端子部第２端面３２４と繋がっている。なお、第３リード連結部裏面３４２全体が封止樹脂８から露出する場合に限定されず、第３リード連結部裏面３４２の一部のみが封止樹脂８から露出していてもよい。
また、製造工程における封止樹脂の形成工程において、第３リード連結部裏面３４２および第３リード端子部第２端面３２４が封止樹脂に覆われないように、金型が構成されている。封止樹脂８には、第３リード連結部裏面３４２に直交し、第３リード連結部裏面３４２を囲む内部側面８４が形成される。また、第３リード連結部裏面３４２および第３リード端子部第２端面３２４は、封止樹脂８の樹脂裏面８２から露出している。したがって、第３リード端子部３２０の内側には、第３リード連結部裏面３４２、第３リード端子部第２端面３２４および封止樹脂８の内部側面８４によって、凹部８５が形成されている。
本実施形態によると、第３リード３は第３リード端子部裏面３２２から凹む凹部３２６を備えているので、第３リード端子部裏面３２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。また、第３リード端子部３２０の内側には凹部８５が形成されているので、第３リード端子部裏面３２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。また、第３リード３は、第３リード端子部端面３２３から凹む端面凹部３２７を備えているので、第３リード端子部裏面３２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
〔第９実施形態〕
図２４に基づき、本開示の第９実施形態にかかる半導体装置Ａ９について説明する。図２４において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２４は、半導体装置Ａ９を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図４に相当する図である。
本実施形態にかかる半導体装置Ａ９は、第１リード１および第２リード２が、第３リード３のｙ方向の両側にそれぞれ配置されている点で半導体装置Ａ１と異なる。本実施形態において、第３リード３は、半導体装置Ａ１のｙ方向の中央に配置されており、第３リード端子部３２０が搭載部３１０のｙ方向の端面には配置されていない。そして、第３リード３のｙ方向の両側に、第１リード１および第２リード２がそれぞれ配置されている。
本実施形態においても、第１実施形態と同様の効果を奏することができる。
〔第１０実施形態〕
図２５に基づき、本開示の第１０実施形態にかかる半導体装置Ａ１０について説明する。図２５において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２５は、半導体装置Ａ１０を示す要部拡大断面図であり、第１実施形態にかかる半導体装置Ａ１の図１０に相当する図である。
本実施形態にかかる半導体装置Ａ１０は、第１リード１の形状が半導体装置Ａ１と異なる。本実施形態において、第１リード１は、ワイヤボンディング部１１０および第１リード連結部１３０がハーフエッチング処理によって形成されるのではなく、スタンピング処理によって形成されている。第１リード１は、厚さが一定の板状の部材が折り曲げられることで、ワイヤボンディング部１１０、第１リード端子部１２０および第１リード連結部１３０が形成されている。したがって、ワイヤボンディング部１１０および第１リード連結部１３０の厚さは、第１リード端子部１２０の厚さと同じである。ワイヤボンディング部１１０は、第１リード端子部１２０より樹脂主面８１側に位置する。ワイヤボンディング部１１０と第１リード端子部１２０とを繋ぐ傾斜部分が、第１リード連結部１３０になる。第１リード連結部裏面１３２および封止樹脂８の内部側面８４によって、凹部８５が形成されている。なお、凹部１２６は、スタンピング処理時に合わせて形成するのが効率的である。
本実施形態においても、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８５の内部に第２はんだフィレット９２２が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
〔第１１実施形態〕
図２６～図２８に基づき、本開示の第１１実施形態にかかる半導体装置Ａ１１について説明する。図２６～図２８において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２６は、半導体装置Ａ１１を示す正面図であり、第１実施形態にかかる半導体装置Ａ１の図３に相当する図である。図２７は、半導体装置Ａ１１を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図４に相当する図である。図２８は、半導体装置Ａ１１を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ１１は、端面凹部１２７，２２７の形状および第３リード３の形状が異なり、凹部８５が形成されていない点で、半導体装置Ａ１と異なる。本実施形態において、端面凹部１２７は、第１リード端子部端面１２３のｚ方向の両端まで延びておらず、一方の端縁（図２６においては下方の端縁）から途中まで形成されている。端面凹部１２７のｙ方向視の形状は半円形状である。端面凹部１２７は、製造工程でリードフレームに貫通孔ではなく球状の凹部が設けられ、当該凹部でリードフレームを切断することで形成される。端面凹部２２７も同様である。また、図２７に示すように、本実施形態において、第３リード３の第３リード端子部裏面３２２の形状が曲線的であり、その結果、第３リード３の樹脂裏面８２から露出する部分の形状は、第３リード端子部端面３２３から内方に湾曲して凹む形状になっている。また、図２７および図２８に示すように、半導体装置Ａ１１は、凹部８５を備えていない。
本実施形態によると、端面凹部１２７は第１リード端子部端面１２３のｚ方向の一方の端縁（実装される回路基板側の端縁）から途中まで形成されているので、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、第１リード端子部１２０のｙ方向外側に第１はんだフィレット９２１が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。また、半導体装置Ａ１１は凹部８５を備えていないが、凹部１２６を備えている。したがって、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部１２６に充填されたはんだ充填部９２３が形成され、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
〔第１２実施形態〕
図２９～図３０に基づき、本開示の第１２実施形態にかかる半導体装置Ａ１２について説明する。図２９～図３０において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２９は、半導体装置Ａ１２を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図４に相当する図である。図３０は、半導体装置Ａ１２を示す斜視図であり、第１実施形態にかかる半導体装置Ａ１の図１１に相当する図である。
本実施形態にかかる半導体装置Ａ１２は、第１１実施形態にかかる半導体装置Ａ１１において、凹部８５を追加したものである。すなわち、半導体装置Ａ１２は、端面凹部１２７，２２７の形状および第３リード３の形状が異なる点で、半導体装置Ａ１と異なる。
本実施形態によると、半導体装置Ａ１２は、半導体装置Ａ１１にさらに凹部８５が追加されている。したがって、第１リード端子部１２０が回路配線９１にはんだ９２によって接合されたとき、凹部８５の内部に第２はんだフィレット９２２が形成される。これにより、第１リード端子部裏面１２２とはんだ９２との間に熱応力に起因したクラックが発生することを抑制できる。
本開示は、半導体素子の種類、搭載数および配置、リードの数および配置、端子部の数および配置に関係なく、表面実装される半導体装置に適用できる。特に、封止樹脂から露出する端子部の回路配線との接合面の面積が小さい場合に、より効果を奏する。
本開示にかかる半導体装置は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
半導体素子と、
前記半導体素子に接続する第１リードと、
前記第１リードの一部および前記半導体素子を覆い、かつ、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、当該樹脂主面および樹脂裏面を繋ぐ樹脂側面とを有する封止樹脂と、
前記樹脂裏面と面一の面から凹む凹部と、
を備える半導体装置であって、
前記凹部は、前記樹脂裏面から露出する前記第１リードの一部を含み、
前記厚さ方向視において、前記凹部の外縁は、前記樹脂裏面および前記第１リードを合わせた領域内で閉じている、
ことを特徴とする半導体装置。
〔付記２〕
前記第１リードは、前記樹脂裏面と面一である端子部裏面、および、前記樹脂側面から露出する端子部端面を有する端子部を備え、
前記凹部は、前記端子部裏面に形成されている、
付記１に記載の半導体装置。
〔付記３〕
前記凹部は、前記厚さ方向視円形状である、
付記２に記載の半導体装置。
〔付記４〕
前記凹部は、前記厚さ方向視矩形状である、
付記２に記載の半導体装置。
〔付記５〕
前記第１リードは、前記樹脂裏面と面一である端子部裏面、および、前記樹脂側面から露出する端子部端面を有する端子部を備え、
前記端子部裏面は、前記端子部端面に平行な溝を備え、
前記凹部は、前記溝および前記封止樹脂によって形成されている、
付記１に記載の半導体装置。
〔付記６〕
前記凹部は、複数形成されている、
付記２ないし５のいずれかに記載の半導体装置。
〔付記７〕
前記第１リードは、前記樹脂裏面と面一である端子部裏面、前記樹脂側面から露出する端子部端面、および、前記端子部端面とは反対側を向く端子部第２端面を有する端子部と、前記端子部に繋がる連結部とを備え、
前記連結部は、前記端子部裏面と同じ方向を向き、かつ、前記厚さ方向において、前記端子部裏面より前記樹脂主面側に位置する連結部裏面を備え、
前記凹部は、前記連結部裏面、前記端子部第２端面および前記封止樹脂によって形成される、
付記１に記載の半導体装置。
〔付記８〕
前記連結部裏面は、全体が前記樹脂裏面から露出している、
付記７に記載の半導体装置。
〔付記９〕
前記凹部は、前記厚さ方向視矩形状である、
付記７または８に記載の半導体装置。
〔付記１０〕
前記凹部は、前記厚さ方向視半円形状である、
付記７に記載の半導体装置。
〔付記１１〕
前記端子部端面は、前記樹脂側面から突出している、
付記２ないし１０のいずれかに記載の半導体装置。
〔付記１２〕
前記端子部端面は、前記樹脂側面と面一である、
付記２ないし１０のいずれかに記載の半導体装置。
〔付記１３〕
前記端子部端面は、前記厚さ方向に延びる端面凹部を備える、
付記２ないし１２のいずれかに記載の半導体装置。
〔付記１４〕
前記凹部の少なくとも一部には、めっき層が形成されている、
付記１ないし１３のいずれかに記載の半導体装置。
〔付記１５〕
前記半導体素子に接続する第２リードと、
前記半導体素子を搭載する第３リードと、
をさらに備え、
前記第１リードおよび前記第２リードは、前記厚さ方向視において、前記第２リードと前記樹脂側面の１つとの間に、並んで配置されている、
付記１ないし１４のいずれかに記載の半導体装置。
〔付記１６〕
前記半導体素子は、前記第３リード側を向く面に電極が配置され、
前記第３リードは、前記半導体素子の電気的導通を担っている、
付記１５に記載の半導体装置。
〔付記１７〕
前記半導体素子は、トランジスタである、
付記１６に記載の半導体装置。
Ａ１～Ａ９：半導体装置
１ ：第１リード
１１０ ：ワイヤボンディング部
１１１ ：ワイヤボンディング部主面
１１２ ：ワイヤボンディング部裏面
１２０ ：第１リード端子部
１２１ ：第１リード端子部主面
１２２ ：第１リード端子部裏面
１２３ ：第１リード端子部端面
１２４ ：第１リード端子部第２端面
１２５ ：第１リード端子部側面
１２６ ：凹部
１２７ ：端面凹部
１２８ ：溝
１３０ ：第１リード連結部
１３１ ：第１リード連結部主面
１３２ ：第１リード連結部裏面
１４０ ：めっき層
２ ：第２リード
２１０ ：ワイヤボンディング部
２１１ ：ワイヤボンディング部主面
２１２ ：ワイヤボンディング部裏面
２２０ ：第２リード端子部
２２１ ：第２リード端子部主面
２２２ ：第２リード端子部裏面
２２３ ：第２リード端子部端面
２２４ ：第２リード端子部第２端面
２２５ ：第２リード端子部側面
２２６ ：凹部
２２７ ：端面凹部
２３０ ：第２リード連結部
２３１ ：第２リード連結部主面
２３２ ：第２リード連結部裏面
３ ：第３リード
３１０ ：搭載部
３１１ ：搭載部主面
３１２ ：搭載部裏面
３２０ ：第３リード端子部
３２１ ：第３リード端子部主面
３２２ ：第３リード端子部裏面
３２３ ：第３リード端子部端面
３２４ ：第３リード端子部第２端面
３２６ ：凹部
３２７ ：端面凹部
３３０ ：第３リード薄肉部
３３１ ：第３リード薄肉部主面
３３２ ：第３リード薄肉部裏面
３４０ ：第３リード連結部
３４１ ：第３リード連結部主面
３４２ ：第３リード連結部裏面
６ ：半導体素子
６０ ：素子本体
６１ ：第１電極
６２ ：第２電極
６３ ：第３電極
７１，７２：ボンディングワイヤ
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂側面
８３１ ：第１側面
８３２ ：第２側面
８４ ：内部側面
８５ ：凹部
８６ ：内部側面
８７ ：凹部
８８ ：内部裏面
９ ：回路基板
９１，９１１，９１２，９１３：回路配線
９２ ：はんだ
９２１ ：第１はんだフィレット
９２２ ：第２はんだフィレット
９２３ ：はんだ充填部
１０ ：リードフレーム
１０１０ ：主面
１０２０ ：貫通孔
１０３０ ：切断線

Claims (20)

  1. 半導体素子と、
    前記半導体素子に電気的に接続する少なくとも１個のリードと、
    前記リードの一部および前記半導体素子を覆い、かつ、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有する封止樹脂と、
    を備える半導体装置であって、
    前記リードは、
    前記厚さ方向に視て、内側に窪んだ切り欠き部分が形成された端子部と、
    前記リードの残りの部分よりも前記厚さ方向の寸法が小さい薄肉部と、
    を含んでいる、
    ことを特徴とする半導体装置。
  2. 前記リードは、リード上面を含み、
    前記端子部は、リード第１下面を含み、
    前記薄肉部は、リード第２下面を含み、
    前記リード第２下面は、前記リード第１下面に対して前記リード上面側に位置している、
    請求項１に記載の半導体装置。
  3. 前記切り欠き部分は、前記厚さ方向に視て少なくとも部分的に円形である、
    請求項１または２に記載の半導体装置。
  4. 前記半導体素子が搭載される搭載部をさらに備え、
    前記封止樹脂は、前記樹脂主面および前記樹脂裏面を繋ぐ第１ないし第３の樹脂側面をさらに有し、
    前記搭載部は、前記厚さ方向に視て前記第１ないし第３の樹脂側面のいずれかから外側に突出する複数の突起を有している、
    請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、制御電極と出力電極とを備え、
    前記少なくとも１個のリードは、第１リードと第２リードとを含み、
    前記第１リードは、前記制御電極に電気的に接続され、
    前記第２リードは前記出力電極に電気的に接続されている、
    請求項４に記載の半導体装置。
  6. 前記制御電極と前記第１リードとを電気的に接続するワイヤをさらに備えている、
    請求項５に記載の半導体装置。
  7. 前記出力電極と前記第２リードとを電気的に接続する導電経路をさらに備え、
    前記導電経路は前記ワイヤよりも抵抗が小さい、
    請求項６に記載の半導体装置。
  8. 前記第１ないし第３の樹脂側面はいずれも、一部が前記厚さ方向に対して傾斜している、
    請求項４ないし７のいずれかに記載の半導体装置。
  9. 前記リード第１下面には、前記厚さ方向に視て閉じた外縁を有する凹部が形成されている、
    請求項２に記載の半導体装置。
  10. 前記凹部は、前記厚さ方向に視て円形状である、
    請求項９に記載の半導体装置。
  11. 前記凹部から離間し、かつ、前記端子部の一部、前記薄肉部の一部、および前記封止樹脂の一部によって規定される第２凹部をさらに備えている、
    請求項９または１０に記載の半導体装置。
  12. 前記第２凹部は、前記厚さ方向に視て矩形状である
    請求項１１に記載の半導体装置。
  13. 前記リード第１下面は、前記樹脂裏面と互いに面一である
    請求項２に記載の半導体装置。
  14. 前記切り欠き部分は、前記厚さ方向の両端まで延びている、
    請求項１ないし１３のいずれかに記載の半導体装置。
  15. 前記切り欠き部分の少なくとも一部に形成されためっき層をさらに備えている、
    請求項１ないし１４のいずれかに記載の半導体装置。
  16. 前記第１リードと前記第２リードとは、前記搭載部の同じ側に面するそれぞれの内端を有する、
    請求項５ないし７のいずれかに記載の半導体装置。
  17. 前記半導体素子は、前記厚さ方向において前記出力電極が配置された面とは反対側を向く面に配置された入力電極をさらに備え、
    当該入力電極は前記搭載部に電気的に接続されている、
    請求項５ないし７のいずれかに記載の半導体装置。
  18. 前記半導体素子は、トランジスタを含む、
    請求項１ないし１７のいずれかに記載の半導体装置。
  19. 前記導電経路は、一端が前記出力電極に接合され、他端が前記第２リードに接合された複数のワイヤからなる、
    請求項７に記載の半導体装置。
  20. 前記出力電極は、前記厚さ方向に視て前記制御電極よりも面積が大きい、
    請求項５ないし７のいずれかに記載の半導体装置。
JP2022206447A 2018-09-05 2022-12-23 半導体装置 Active JP7546034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022206447A JP7546034B2 (ja) 2018-09-05 2022-12-23 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018165722A JP7210868B2 (ja) 2018-09-05 2018-09-05 半導体装置
JP2022206447A JP7546034B2 (ja) 2018-09-05 2022-12-23 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018165722A Division JP7210868B2 (ja) 2018-09-05 2018-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2023036823A true JP2023036823A (ja) 2023-03-14
JP7546034B2 JP7546034B2 (ja) 2024-09-05

Family

ID=69641630

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018165722A Active JP7210868B2 (ja) 2018-09-05 2018-09-05 半導体装置
JP2022206447A Active JP7546034B2 (ja) 2018-09-05 2022-12-23 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018165722A Active JP7210868B2 (ja) 2018-09-05 2018-09-05 半導体装置

Country Status (2)

Country Link
US (3) US11088043B2 (ja)
JP (2) JP7210868B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712129B (zh) * 2020-01-21 2020-12-01 強茂股份有限公司 半導體封裝結構以及其製作方法
JP7482072B2 (ja) * 2021-03-22 2024-05-13 株式会社東芝 半導体装置
EP4177941A1 (en) * 2021-11-08 2023-05-10 Nexperia B.V. Electronic package and method for manufacturing the same
WO2023085033A1 (ja) * 2021-11-12 2023-05-19 ローム株式会社 半導体装置
WO2023218941A1 (ja) * 2022-05-13 2023-11-16 ローム株式会社 半導体装置、および、半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2017135241A (ja) * 2016-01-27 2017-08-03 ローム株式会社 半導体装置
JP2019047061A (ja) * 2017-09-06 2019-03-22 大日本印刷株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821611A (en) * 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2006019465A (ja) 2004-07-01 2006-01-19 Mitsui Chemicals Inc 半導体パッケージおよびその製造方法
JP2013069720A (ja) 2011-09-20 2013-04-18 Toshiba Corp 半導体装置及びその製造方法
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP2014082385A (ja) 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015072947A (ja) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 半導体装置及びその製造方法
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
TW202112188A (zh) * 2019-09-12 2021-03-16 台灣半導體股份有限公司 具有終端凹槽之電子元件與電子元件製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2017135241A (ja) * 2016-01-27 2017-08-03 ローム株式会社 半導体装置
JP2019047061A (ja) * 2017-09-06 2019-03-22 大日本印刷株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20200075440A1 (en) 2020-03-05
JP7546034B2 (ja) 2024-09-05
US11894281B2 (en) 2024-02-06
US11088043B2 (en) 2021-08-10
JP2020038914A (ja) 2020-03-12
US20210335683A1 (en) 2021-10-28
JP7210868B2 (ja) 2023-01-24
US20240087973A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
JP7210868B2 (ja) 半導体装置
JP7441287B2 (ja) 半導体装置
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
TW201546914A (zh) 基板及其製造方法
JP7569912B2 (ja) 半導体装置
JP7173487B2 (ja) 半導体装置
JP2008270301A (ja) 半導体装置
WO2022004332A1 (ja) 回路構成体
JP2022143169A (ja) 半導体装置
JP2022143167A (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP2009158769A (ja) 半導体装置
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
US12087675B2 (en) Semiconductor device and mounting structure thereof
JP5037398B2 (ja) 半導体装置
JP5124330B2 (ja) 半導体装置
JP2022143168A (ja) 半導体装置
JP2022143166A (ja) 半導体装置
JP2023163436A (ja) 電子モジュール及び組合体
JP2003017628A (ja) 樹脂封止型半導体装置
JPH0613535A (ja) 電子部品搭載装置
JPH02288254A (ja) 半導体装置およびその配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240826

R150 Certificate of patent or registration of utility model

Ref document number: 7546034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150