JP2019047061A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019047061A
JP2019047061A JP2017171262A JP2017171262A JP2019047061A JP 2019047061 A JP2019047061 A JP 2019047061A JP 2017171262 A JP2017171262 A JP 2017171262A JP 2017171262 A JP2017171262 A JP 2017171262A JP 2019047061 A JP2019047061 A JP 2019047061A
Authority
JP
Japan
Prior art keywords
lead
die pad
lead portion
sealing resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017171262A
Other languages
English (en)
Other versions
JP6917010B2 (ja
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
藤 謙 二 後
Kenji Goto
藤 謙 二 後
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017171262A priority Critical patent/JP6917010B2/ja
Publication of JP2019047061A publication Critical patent/JP2019047061A/ja
Application granted granted Critical
Publication of JP6917010B2 publication Critical patent/JP6917010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】外部の配線基板との接触面積を広くし、放熱性や接続信頼性を高めることが可能な、半導体装置およびその製造方法を提供する。【解決手段】半導体装置２０は、ダイパッド１１と、ダイパッド１１の周囲に設けられたリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、半導体素子２１とリード部１２とを電気的に接続する接続部材２２と、ダイパッド１１と、リード部１２と、半導体素子２１と、接続部材２２とを封止する封止樹脂２３とを備えている。リード部１２の表面１２ｇ及び裏面１２ｊの少なくとも一部が、それぞれ封止樹脂２３から外方に露出している。リード部１２の裏面１２ｆ、１２ｊは、ダイパッド１１の裏面１１ｃ及び封止樹脂２３の裏面２３ａと同一平面上に位置する。【選択図】図５

Description

本発明は、半導体装置およびその製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
特開平８−３１６３７１号公報
また、従来の半導体装置において、リード部が外部に突出しているものが知られている（例えば特許文献１参照）。しかしながら、このような半導体装置のリード部は、屈曲されているため、この屈曲されたリード部と外部の配線基板との接触面積を十分に確保することが難しく、放熱性や接続信頼性を十分に高めることが難しいという問題がある。
本発明はこのような点を考慮してなされたものであり、リード部と外部の配線基板との接触面積を広くし、放熱性や接続信頼性を高めることが可能な、半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体装置において、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記リード部の表面及び裏面の少なくとも一部が、それぞれ前記封止樹脂から外方に露出し、前記リード部の裏面は、前記ダイパッドの裏面及び前記封止樹脂の裏面と同一平面上に位置する、半導体装置である。
本発明は、前記リード部に切欠部が設けられ、前記切欠部は、前記リード部の外側に向けて開口するとともに、前記リード部の厚み方向に貫通している、半導体装置である。
本発明は、前記リード部に切欠部が設けられ、前記切欠部は、前記リード部の外側に向けて開口するとともに、前記リード部の裏面側から前記リード部の厚み方向途中まで形成されている、半導体装置である。
本発明は、前記リード部の裏面に凹部が形成され、前記凹部は、前記リード部の裏面側から前記リード部の厚み方向途中まで形成され、前記凹部内には、前記封止樹脂が充填されていない、半導体装置である。
本発明は、前記リード部の裏面のうち、前記封止樹脂の外周よりも外側に位置する部分の長さは、前記封止樹脂の外周よりも内側に位置する部分の長さ以上である、半導体装置である。
本発明は、半導体装置の製造方法において、ダイパッドと、前記ダイパッドの周囲に設けられたリード部とを有するリードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に、半導体素子を搭載する工程と、前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、前記リードフレームを半導体装置毎に切断する工程とを備え、前記封止する工程において、前記リード部は、前記リード部の表面及び裏面の少なくとも一部がそれぞれ前記封止樹脂から外方に露出するように、前記封止樹脂によって封止され、前記リード部の裏面は、前記ダイパッドの裏面及び前記封止樹脂の裏面と同一平面上に位置する、半導体装置の製造方法である。
本発明によれば、リード部と外部の配線基板との接触面積を広くし、放熱性や接続信頼性を高めることができる。
図１は、第１の実施の形態によるリードフレームを示す平面図。 図２は、第１の実施の形態によるリードフレームを示す底面図。 図３は、第１の実施の形態によるリードフレームを示す断面図（図１のIII−III線断面図）。 図４は、第１の実施の形態による半導体装置を示す平面図。 図５は、第１の実施の形態による半導体装置を示す断面図（図４のＶ−Ｖ線断面図）。 図６（ａ）−（ｅ）は、第１の実施の形態によるリードフレームの製造方法を示す断面図。 図７（ａ）−（ｅ）は、第１の実施の形態による半導体装置の製造方法を示す断面図。 図８は、第２の実施の形態によるリードフレームを示す平面図。 図９は、第２の実施の形態による半導体装置を示す平面図。 図１０は、第２の実施の形態による半導体装置を示す断面図（図９のＸ−Ｘ線断面図）。 図１１は、第３の実施の形態によるリードフレームを示す平面図。 図１２は、第３の実施の形態による半導体装置を示す平面図。 図１３は、第３の実施の形態による半導体装置を示す断面図（図１２のXIII−XIII線断面図）。 図１４は、第４の実施の形態によるリードフレームを示す平面図。 図１５は、第４の実施の形態による半導体装置を示す平面図。 図１６は、第４の実施の形態による半導体装置を示す断面図（図１５のXVI−XVI線断面図）。
（第１の実施の形態）
以下、第１の実施の形態について、図１乃至図７を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１乃至図３により、本実施の形態による半導体装置を作製するためのリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームの一部を示す平面図であり、図２は、本実施の形態によるリードフレームの一部を示す底面図であり、図３は、本実施の形態によるリードフレームを示す断面図である。
図１乃至図３に示すリードフレーム１０は、半導体装置２０（図４および図５）を作製する際に用いられるものである。このようなリードフレーム１０は、多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａとを備えている。なお、図１および図２においては、１つのパッケージ領域１０ａを中心とする一部のみを図示している。
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない配線基板に接続される側の面をいう。
また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。
図１乃至図３に示すように、リードフレーム１０は、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部の配線基板（図示せず）とを接続する複数の細長いリード部１２とを備えている。なお、パッケージ領域１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１および図２において外側の仮想線の内側に位置する領域である。また、図１および図２おいて、内側の仮想線は、封止樹脂２３の外周２３ｂ（後述）に対応している。本実施の形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいるが、これに限らず、リードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。
複数のパッケージ領域１０ａは、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１と、リード部１２とを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。
ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四つのコーナー部にはそれぞれ吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介してコネクティングバー１３に連結支持されている。各吊りリード１４は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード１４の一部のみが裏面側から薄肉化されていても良く、吊りリード１４の全体が薄肉化されていなくても良い。
各コネクティングバー１３は、パッケージ領域１０ａの周囲であってパッケージ領域１０ａよりも外側に配置されている。コネクティングバー１３は、細長い棒形状を有している。またコネクティングバー１３には、複数のリード部１２が長手方向に沿って間隔を空けて連結されている。なお、コネクティングバー１３は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。
各リード部１２は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各リード部１２は、それぞれコネクティングバー１３から延び出している。この場合、複数のリード部１２の形状は全て互いに同一であるが、これに限らず、複数のリード部１２の形状が互いに異なっていても良い。
複数のリード部１２は、上述したように、ダイパッド１１の周囲においてコネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、リード部１２は、半導体装置２０の製造後にダイパッド１１とも電気的に絶縁される形状となっている。このリード部１２の裏面には、それぞれ外部の配線基板（図示せず）に電気的に接続される外部端子１７がそれぞれ形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。
この場合、外部端子１７は、ダイパッド１１の各辺に沿って平面視で１列に配置されている。各リード部１２は、それぞれその内端（ダイパッド１１側端部）に、ハーフエッチングにより裏面側から薄肉化された薄肉部１２ａが形成されている。また、各リード部１２の表面には内部端子１５が形成されている。内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
各リード部１２の基端部は、コネクティングバー１３に連結されている。各リード部１２は、当該リード部１２が連結されるコネクティングバー１３の長手方向に対して垂直に延びている。しかしながら、これに限らず、各リード部１２の一部又は全部がコネクティングバー１３に対して傾斜して延びていても良い。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。
なお、本実施の形態において、リード部１２は、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図４および図５により、本実施の形態による半導体装置について説明する。図４および図５は、本実施の形態による半導体装置（ＱＦＮタイプ）を示す図である。
図４および図５に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッド１１及びリード部１２は、上述したリードフレーム１０から作製されたものである。このうちダイパッド１１は、裏面１１ｃを有し、この裏面１１ｃは、封止樹脂２３の裏面２３ａから外方に露出している。
各リード部１２は、内側（ダイパッド１１側）に位置する内側部分１２ｂと、外側（ダイパッド１１の反対側）に位置する外側部分１２ｃとを有している。このうち内側部分１２ｂは、平面視で封止樹脂２３内に位置しており、外側部分１２ｃは、平面視で封止樹脂２３から外側に突出している。また、封止樹脂２３の外周２３ｂは、内側部分１２ｂと外側部分１２ｃとの間を通過しており、リード部１２をその幅方向に横切っている。すなわち外側部分１２ｃは、封止樹脂２３の外周２３ｂよりも外側に位置する部分に対応し、内側部分１２ｂは、封止樹脂２３の外周２３ｂよりも内側に位置する部分に対応する。
リード部１２の内側部分１２ｂは、その表面１２ｄ及び側面１２ｅがそれぞれ封止樹脂２３の内部に埋め込まれている。一方、内側部分１２ｂの裏面１２ｆは、封止樹脂２３から外方に露出している。また、リード部１２の外側部分１２ｃは、その表面１２ｇ、側面１２ｈ及び裏面１２ｊが、それぞれ封止樹脂２３から外方に露出している。さらに、互いに隣接するリード部１２の外側部分１２ｃ同士は離間して配置されており、外側部分１２ｃの側面１２ｈ同士の間には、封止樹脂２３が存在しない空間が形成されている。
この場合、リード部１２の裏面（外部端子１７）は、内側部分１２ｂの裏面１２ｆと、外側部分１２ｃの裏面１２ｊとから構成される。このリード部１２の裏面１２ｆ、１２ｊは、封止樹脂の裏面２３ａ側に露出している。さらに、リード部１２の裏面１２ｆ、１２ｊは、ダイパッド１１の裏面１１ｃと同一平面上に位置するとともに、封止樹脂２３の裏面２３ａと同一平面上に位置している。このように、リード部１２は屈曲されていないので、リード部１２の裏面１２ｆ、１２ｊが外部の配線基板（図示せず）と広い面積で接触する。これにより、リード部１２からの放熱性や接続信頼性を高めることができる。
また、リード部１２の裏面１２ｆ、１２ｊのうち、封止樹脂２３の外周２３ｂよりも外側に位置する部分（外側部分１２ｃの裏面１２ｊ）の長さＬ１は、封止樹脂２３の外周２３ｂよりも内側に位置する部分（内側部分１２ｂの裏面１２ｆ）の長さＬ２以上となっている（Ｌ１≧Ｌ２）。より好ましくは、外側部分１２ｃの裏面１２ｊの長さＬ１は、内側部分１２ｂの裏面１２ｆの長さＬ２の１．５倍以上となっている（Ｌ１≧１．５Ｌ２）。これにより、リード部１２の裏面１２ｆ、１２ｊの面積を広くし、リード部１２からの放熱性や接続信頼性を高めることができる。具体的には、外側部分１２ｃの裏面１２ｊの長さＬ１は、１００μｍ以上４０００μｍ以下であり、内側部分１２ｂの裏面１２ｆの長さＬ２は、５０μｍ以上４００μｍ以下である。
このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図３に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２の内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３は、平面視で正方形又は長方形状であり、その一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図４において、封止樹脂２３のうち、ダイパッド１１及びリード部１２よりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図１乃至図３に示すリードフレーム１０の製造方法について、図６（ａ）−（ｅ）を用いて説明する。なお、図６（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。
まず図６（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図６（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図６（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図６（ｄ））。これにより、ダイパッド１１及びリード部１２の外形が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図３に示すリードフレーム１０が得られる。（図６（ｅ））。
半導体装置の製造方法
次に、図４および図５に示す半導体装置２０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。
まず、例えば図６（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図７（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図７（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図７（ｃ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図７（ｄ））。この際、各封止樹脂２３に対応するキャビティを有する、図示しない金型にリードフレーム１０を配置し、各キャビティ内に封止樹脂２３を流し込む。これにより、パッケージ領域１０ａ毎に、封止樹脂２３を用いてダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２を封止する。このとき、リード部１２は、その外側部分１２ｃの表面１２ｇ、側面１２ｈ及び裏面１２ｊがそれぞれ封止樹脂２３から外方に露出するように、封止樹脂２３によって封止される。一方、リード部１２の内側部分１２ｂの表面１２ｄ及び側面１２ｅは、封止樹脂２３内に埋設され、内側部分１２ｂの裏面１２ｆは、封止樹脂２３から外方に露出する。
この樹脂封止工程の後、電解めっきを施すことにより、リード部１２の裏面１２ｆ、１２ｊに半田めっき層を形成しても良い。
次いで、リードフレーム１０を切断することにより、リードフレーム１０をパッケージ領域１０ａ毎に分離する。（切断工程）（図７（ｅ））。この際、例えば切断用の金型（図示せず）を用いて、各半導体装置２０間のリードフレーム１０を打ち抜いて切断しても良い。これにより、各リード部１２のうち、パッケージ領域１０ａよりも外側に位置する部分が切り離される。
このようにして、リードフレーム１０が半導体装置２０毎に分離され、図４および図５に示す半導体装置２０が得られる（図７（ｃ））。
以上説明したように、本実施の形態によれば、リード部１２の表面１２ｇ及び裏面１２ｊの少なくとも一部が、それぞれ封止樹脂２３から外方に露出している。また、リード部１２の裏面１２ｆ、１２ｊは、封止樹脂２３の裏面２３ａ側に露出するとともに、ダイパッド１１の裏面１１ｃ及び封止樹脂２３の裏面２３ａと同一平面上に位置している。このため、半導体装置２０が図示しない配線基板に実装されたとき、リード部１２の裏面１２ｆ、１２ｊと配線基板とを広い範囲で接合することができる。これにより、リード部１２と配線基板との接触面積を十分に確保し、リード部１２からの熱を放出しやすくするとともに、リード部１２と配線基板との接続信頼性を高めることができる。
とりわけ、リード部１２の外側部分１２ｃの表面１２ｇが封止樹脂２３から外方に露出している。このため、半導体装置２０を配線基板に実装した際、リード部１２の裏面１２ｆ、１２ｊに形成された半田めっきを、外側部分１２ｃの表面１２ｇ及び側面１２ｈ側にも回り込ませることができる。このことにより、リード部１２の放熱性や接続信頼性を更に高めることができる。
また、本実施の形態によれば、外側部分１２ｃの裏面１２ｊの長さＬ１は、内側部分１２ｂの裏面１２ｆの長さＬ２以上となっている。これにより、リード部１２からの放熱性や接続信頼性をより高めることが可能となる。
（第２の実施の形態）
次に、図８乃至図１０を参照して第２の実施の形態について説明する。図８乃至図１０は第２の実施の形態を示す図である。図８乃至図１０に示す第２の実施の形態は、リード部に切欠部（貫通孔）が設けられている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図８乃至図１０において、図１乃至図７に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図８に示すリードフレーム１０Ａにおいて、各リード部１２には、それぞれ貫通孔６３が設けられている。この貫通孔６３は、平面視略円形状であり、リード部１２の幅方向中央部であって、パッケージ領域１０ａの周縁上に設けられている。また、貫通孔６３は、リード部１２を厚み方向に貫通する。そしてリードフレーム１０Ａを切断する際、その切断線が貫通孔６３を横切るため、貫通孔６３がその略中央で分断されて後述する切欠部６４が形成される。
図９及び図１０は、図８に示すリードフレーム１０Ａを用いて作製された半導体装置２０Ａを示している。図９及び図１０において、半導体装置２０Ａのリード部１２には、それぞれ平面視略半円状の切欠部６４が設けられている。この切欠部６４は、上述した貫通孔６３の一部（略半分）から構成されている。また切欠部６４は、リード部１２の外側部分１２ｃの先端（ダイパッド１１の反対側の端部）に形成され、外側（先端側）に向けて切り欠かれて開口している。さらに、切欠部６４は、リード部１２の厚み方向全域にわたって形成されている。切欠部６４の幅方向両側には、それぞれ薄肉化されていない土手部６５が形成されている。
本実施の形態において、半導体装置２０Ａが図示しない配線基板に実装されたとき、リード部１２の裏面１２ｆ、１２ｊに形成された半田めっきが、外側部分１２ｃの切欠部６４内にも回り込む。これにより、リード部１２の放熱性や接続信頼性を更に高めることができる。
（第３の実施の形態）
次に、図１１乃至図１３を参照して第３の実施の形態について説明する。図１１乃至図１３は第３の実施の形態を示す図である。図１１乃至図１３に示す第３の実施の形態は、リード部に切欠部（非貫通凹部）が設けられている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１１乃至図１３において、図１乃至図７に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１１に示すリードフレーム１０Ｂにおいて、各リード部１２には、それぞれ非貫通凹部６６が設けられている。この非貫通凹部６６は、平面視略円形状であり、リード部１２の幅方向中央部であって、パッケージ領域１０ａの周縁上に設けられている。この非貫通凹部６６は、ハーフエッチングにより形成されたものであり、リード部１２の裏面側からその厚み方向の途中まで形成されている。そしてリードフレーム１０Ｂを切断する際、その切断線が非貫通凹部６６を横切るため、非貫通凹部６６が略中央で分断されて後述する切欠部６７が形成される。
図１２及び図１３は、図１１に示すリードフレーム１０Ｂを用いて作製された半導体装置２０Ｂを示している。図１２及び図１３において、半導体装置２０Ｂのリード部１２には、それぞれ平面視略半円状の切欠部６７が設けられている。この切欠部６７は、上述した非貫通凹部６６の一部（略半分）から構成されている。また切欠部６７は、リード部１２の外側部分１２ｃの先端（ダイパッド１１の反対側の端部）に形成され、外側（先端側）に向けて開口している。さらに、切欠部６７は、リード部１２の裏面側からリード部１２の厚み方向途中まで形成されている。切欠部６７の深さは、リード部１２の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となっている。また、切欠部６７の幅方向両側には、それぞれ薄肉化されていない土手部６８が形成されている。
本実施の形態において、半導体装置２０Ｂが図示しない配線基板に実装されたとき、リード部１２の裏面１２ｆ、１２ｊに形成された半田めっきが、外側部分１２ｃの切欠部６７内にも進入する。これにより、リード部１２の放熱性や接続信頼性を更に高めることができる。
（第４の実施の形態）
次に、図１４乃至図１６を参照して第４の実施の形態について説明する。図１４乃至図１６は第４の実施の形態を示す図である。図１４乃至図１６に示す第４の実施の形態は、リード部に凹部が設けられている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１４乃至図１６において、図１乃至図７に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１４に示すリードフレーム１０Ｃにおいて、各リード部１２には、それぞれ凹部６９が設けられている。この凹部６９は、平面視略円形状であり、リード部１２の幅方向中央部に設けられている。また凹部６９は、封止樹脂２３の外周２３ｂに対応する位置に設けられており、封止樹脂２３の外周２３ｂに対応する線が、平面視で凹部６９の略中央を通過している。しかしながら、これに限らず、凹部６９の全体が、平面視で封止樹脂２３の外周２３ｂよりも内側又は外側に位置していても良い。この凹部６９は、ハーフエッチングにより形成された非貫通凹部であり、リード部１２の裏面側からその厚み方向の途中まで形成されている。
図１５及び図１６は、図１４に示すリードフレーム１０Ｃを用いて作製された半導体装置２０Ｃを示している。図１５及び図１６において、半導体装置２０Ｃのリード部１２には、それぞれ平面視略円形状の凹部６９が設けられている。この凹部６９は、封止樹脂２３の外周２３ｂに対応する位置に設けられており、リード部１２の裏面側からリード部１２の厚み方向途中まで形成されている。凹部６９の深さは、リード部１２の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となっている。なお、リードフレーム１０Ｃを樹脂封止する際、凹部６９内に封止樹脂２３は充填されないので、凹部６９内に半田めっきが進入するようになっている。
本実施の形態において、半導体装置２０Ｃが図示しない配線基板に実装されたとき、リード部１２の裏面１２ｆ、１２ｊに形成された半田めっきが、外側部分１２ｃの凹部６９内にも進入する。これにより、リード部１２の放熱性や接続信頼性を更に高めることができる。とりわけリード部１２の凹部６９によってアンカー効果が生じ、配線基板とリード部１２とを強固に接続することができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１０ａ パッケージ領域
１１ ダイパッド
１２ リード部
１２ｂ 内側部分
１２ｃ 外側部分
１３ コネクティングバー
１４ 吊りリード
１５ 内部端子
１７ 外部端子
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂

Claims (6)

  1. 半導体装置において、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記リード部の表面及び裏面の少なくとも一部が、それぞれ前記封止樹脂から外方に露出し、
    前記リード部の裏面は、前記ダイパッドの裏面及び前記封止樹脂の裏面と同一平面上に位置する、半導体装置。
  2. 前記リード部に切欠部が設けられ、前記切欠部は、前記リード部の外側に向けて開口するとともに、前記リード部の厚み方向に貫通している、請求項１記載の半導体装置。
  3. 前記リード部に切欠部が設けられ、前記切欠部は、前記リード部の外側に向けて開口するとともに、前記リード部の裏面側から前記リード部の厚み方向途中まで形成されている、請求項１記載の半導体装置。
  4. 前記リード部の裏面に凹部が形成され、前記凹部は、前記リード部の裏面側から前記リード部の厚み方向途中まで形成され、前記凹部内には、前記封止樹脂が充填されていない、請求項１記載の半導体装置。
  5. 前記リード部の裏面のうち、前記封止樹脂の外周よりも外側に位置する部分の長さは、前記封止樹脂の外周よりも内側に位置する部分の長さ以上である、請求項１乃至４のいずれか一項記載の半導体装置。
  6. 半導体装置の製造方法において、
    ダイパッドと、前記ダイパッドの周囲に設けられたリード部とを有するリードフレームを準備する工程と、
    前記リードフレームの前記ダイパッド上に、半導体素子を搭載する工程と、
    前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
    前記リードフレームを半導体装置毎に切断する工程とを備え、
    前記封止する工程において、前記リード部は、前記リード部の表面及び裏面の少なくとも一部がそれぞれ前記封止樹脂から外方に露出するように、前記封止樹脂によって封止され、
    前記リード部の裏面は、前記ダイパッドの裏面及び前記封止樹脂の裏面と同一平面上に位置する、半導体装置の製造方法。
JP2017171262A 2017-09-06 2017-09-06 半導体装置およびその製造方法 Active JP6917010B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017171262A JP6917010B2 (ja) 2017-09-06 2017-09-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017171262A JP6917010B2 (ja) 2017-09-06 2017-09-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019047061A true JP2019047061A (ja) 2019-03-22
JP6917010B2 JP6917010B2 (ja) 2021-08-11

Family

ID=65813009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017171262A Active JP6917010B2 (ja) 2017-09-06 2017-09-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6917010B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法
JP2021061266A (ja) * 2019-10-02 2021-04-15 大口マテリアル株式会社 リードフレーム
JP2023036823A (ja) * 2018-09-05 2023-03-14 ローム株式会社 半導体装置
US20230091217A1 (en) * 2021-09-17 2023-03-23 Kabushiki Kaisha Toshiba Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065340A (ko) * 2003-12-25 2005-06-29 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
KR20060073519A (ko) * 2004-12-24 2006-06-28 야마하 가부시키가이샤 반도체 패키지 및 그 리드 프레임
WO2011004746A1 (ja) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065340A (ko) * 2003-12-25 2005-06-29 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
US20050139982A1 (en) * 2003-12-25 2005-06-30 Renesas Technology Corp. Method of manufacturing a semiconductor device
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
KR20060073519A (ko) * 2004-12-24 2006-06-28 야마하 가부시키가이샤 반도체 패키지 및 그 리드 프레임
US20060138615A1 (en) * 2004-12-24 2006-06-29 Yamaha Corporation Semiconductor package and lead frame therefor
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
WO2011004746A1 (ja) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120108013A1 (en) * 2009-07-06 2012-05-03 Renesas Electronics Corporation Method for manufacturing semiconductor device
CN102473651A (zh) * 2009-07-06 2012-05-23 瑞萨电子株式会社 半导体器件的制造方法
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023036823A (ja) * 2018-09-05 2023-03-14 ローム株式会社 半導体装置
US11894281B2 (en) 2018-09-05 2024-02-06 Rohm Co., Ltd. Semiconductor device including lead with varying thickness
JP2021061266A (ja) * 2019-10-02 2021-04-15 大口マテリアル株式会社 リードフレーム
JP7311226B2 (ja) 2019-10-02 2023-07-19 大口マテリアル株式会社 リードフレーム
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法
US20230091217A1 (en) * 2021-09-17 2023-03-23 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP6917010B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
JP6917010B2 (ja) 半導体装置およびその製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP2018022772A (ja) リードフレーム
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7215110B2 (ja) リードフレームおよび半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP7180735B2 (ja) リードフレームおよび半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP2018137315A (ja) リードフレームおよび半導体装置
JP2019029569A (ja) リードフレームおよび半導体装置の製造方法
JP2018014397A (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP6842649B2 (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP2023172854A (ja) リードフレーム及びその製造方法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
TW202427689A (zh) 導線框架及其製造方法
JP2023174472A (ja) リードフレーム及びその製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210701

R150 Certificate of patent or registration of utility model

Ref document number: 6917010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150