JP2019047061A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019047061A JP2019047061A JP2017171262A JP2017171262A JP2019047061A JP 2019047061 A JP2019047061 A JP 2019047061A JP 2017171262 A JP2017171262 A JP 2017171262A JP 2017171262 A JP2017171262 A JP 2017171262A JP 2019047061 A JP2019047061 A JP 2019047061A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- lead portion
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
以下、第1の実施の形態について、図1乃至図7を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
まず、図1乃至図3により、本実施の形態による半導体装置を作製するためのリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームの一部を示す底面図であり、図3は、本実施の形態によるリードフレームを示す断面図である。
次に、図4および図5により、本実施の形態による半導体装置について説明する。図4および図5は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
次に、図1乃至図3に示すリードフレーム10の製造方法について、図6(a)−(e)を用いて説明する。なお、図6(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図4および図5に示す半導体装置20の製造方法について、図7(a)−(e)を用いて説明する。
次に、図8乃至図10を参照して第2の実施の形態について説明する。図8乃至図10は第2の実施の形態を示す図である。図8乃至図10に示す第2の実施の形態は、リード部に切欠部(貫通孔)が設けられている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図8乃至図10において、図1乃至図7に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図11乃至図13を参照して第3の実施の形態について説明する。図11乃至図13は第3の実施の形態を示す図である。図11乃至図13に示す第3の実施の形態は、リード部に切欠部(非貫通凹部)が設けられている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図11乃至図13において、図1乃至図7に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図14乃至図16を参照して第4の実施の形態について説明する。図14乃至図16は第4の実施の形態を示す図である。図14乃至図16に示す第4の実施の形態は、リード部に凹部が設けられている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図14乃至図16において、図1乃至図7に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
10a パッケージ領域
11 ダイパッド
12 リード部
12b 内側部分
12c 外側部分
13 コネクティングバー
14 吊りリード
15 内部端子
17 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
Claims (6)
- 半導体装置において、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記リード部の表面及び裏面の少なくとも一部が、それぞれ前記封止樹脂から外方に露出し、
前記リード部の裏面は、前記ダイパッドの裏面及び前記封止樹脂の裏面と同一平面上に位置する、半導体装置。 - 前記リード部に切欠部が設けられ、前記切欠部は、前記リード部の外側に向けて開口するとともに、前記リード部の厚み方向に貫通している、請求項1記載の半導体装置。
- 前記リード部に切欠部が設けられ、前記切欠部は、前記リード部の外側に向けて開口するとともに、前記リード部の裏面側から前記リード部の厚み方向途中まで形成されている、請求項1記載の半導体装置。
- 前記リード部の裏面に凹部が形成され、前記凹部は、前記リード部の裏面側から前記リード部の厚み方向途中まで形成され、前記凹部内には、前記封止樹脂が充填されていない、請求項1記載の半導体装置。
- 前記リード部の裏面のうち、前記封止樹脂の外周よりも外側に位置する部分の長さは、前記封止樹脂の外周よりも内側に位置する部分の長さ以上である、請求項1乃至4のいずれか一項記載の半導体装置。
- 半導体装置の製造方法において、
ダイパッドと、前記ダイパッドの周囲に設けられたリード部とを有するリードフレームを準備する工程と、
前記リードフレームの前記ダイパッド上に、半導体素子を搭載する工程と、
前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
前記リードフレームを半導体装置毎に切断する工程とを備え、
前記封止する工程において、前記リード部は、前記リード部の表面及び裏面の少なくとも一部がそれぞれ前記封止樹脂から外方に露出するように、前記封止樹脂によって封止され、
前記リード部の裏面は、前記ダイパッドの裏面及び前記封止樹脂の裏面と同一平面上に位置する、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017171262A JP6917010B2 (ja) | 2017-09-06 | 2017-09-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017171262A JP6917010B2 (ja) | 2017-09-06 | 2017-09-06 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047061A true JP2019047061A (ja) | 2019-03-22 |
JP6917010B2 JP6917010B2 (ja) | 2021-08-11 |
Family
ID=65813009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017171262A Active JP6917010B2 (ja) | 2017-09-06 | 2017-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6917010B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111987002A (zh) * | 2020-09-04 | 2020-11-24 | 长电科技(滁州)有限公司 | 一种封装体成型方法 |
JP2021061266A (ja) * | 2019-10-02 | 2021-04-15 | 大口マテリアル株式会社 | リードフレーム |
JP2023036823A (ja) * | 2018-09-05 | 2023-03-14 | ローム株式会社 | 半導体装置 |
US20230091217A1 (en) * | 2021-09-17 | 2023-03-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050065340A (ko) * | 2003-12-25 | 2005-06-29 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
KR20060073519A (ko) * | 2004-12-24 | 2006-06-28 | 야마하 가부시키가이샤 | 반도체 패키지 및 그 리드 프레임 |
WO2011004746A1 (ja) * | 2009-07-06 | 2011-01-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2012089669A (ja) * | 2010-10-19 | 2012-05-10 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法 |
-
2017
- 2017-09-06 JP JP2017171262A patent/JP6917010B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050065340A (ko) * | 2003-12-25 | 2005-06-29 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
US20050139982A1 (en) * | 2003-12-25 | 2005-06-30 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
JP2005191240A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
KR20060073519A (ko) * | 2004-12-24 | 2006-06-28 | 야마하 가부시키가이샤 | 반도체 패키지 및 그 리드 프레임 |
US20060138615A1 (en) * | 2004-12-24 | 2006-06-29 | Yamaha Corporation | Semiconductor package and lead frame therefor |
JP2006179760A (ja) * | 2004-12-24 | 2006-07-06 | Yamaha Corp | 半導体パッケージ、および、これに使用するリードフレーム |
WO2011004746A1 (ja) * | 2009-07-06 | 2011-01-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20120108013A1 (en) * | 2009-07-06 | 2012-05-03 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
CN102473651A (zh) * | 2009-07-06 | 2012-05-23 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
JP2012089669A (ja) * | 2010-10-19 | 2012-05-10 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023036823A (ja) * | 2018-09-05 | 2023-03-14 | ローム株式会社 | 半導体装置 |
US11894281B2 (en) | 2018-09-05 | 2024-02-06 | Rohm Co., Ltd. | Semiconductor device including lead with varying thickness |
JP2021061266A (ja) * | 2019-10-02 | 2021-04-15 | 大口マテリアル株式会社 | リードフレーム |
JP7311226B2 (ja) | 2019-10-02 | 2023-07-19 | 大口マテリアル株式会社 | リードフレーム |
CN111987002A (zh) * | 2020-09-04 | 2020-11-24 | 长电科技(滁州)有限公司 | 一种封装体成型方法 |
US20230091217A1 (en) * | 2021-09-17 | 2023-03-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6917010B2 (ja) | 2021-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP2018022772A (ja) | リードフレーム | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6617955B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7180735B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP2018137315A (ja) | リードフレームおよび半導体装置 | |
JP2019029569A (ja) | リードフレームおよび半導体装置の製造方法 | |
JP2018014397A (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP2023172854A (ja) | リードフレーム及びその製造方法 | |
JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW202427689A (zh) | 導線框架及其製造方法 | |
JP2023174472A (ja) | リードフレーム及びその製造方法 | |
JP2020080396A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6917010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |