JP2006179760A - 半導体パッケージ、および、これに使用するリードフレーム - Google Patents

半導体パッケージ、および、これに使用するリードフレーム Download PDF

Info

Publication number
JP2006179760A
JP2006179760A JP2004372919A JP2004372919A JP2006179760A JP 2006179760 A JP2006179760 A JP 2006179760A JP 2004372919 A JP2004372919 A JP 2004372919A JP 2004372919 A JP2004372919 A JP 2004372919A JP 2006179760 A JP2006179760 A JP 2006179760A
Authority
JP
Japan
Prior art keywords
lead
semiconductor package
lead frame
resin mold
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004372919A
Other languages
English (en)
Inventor
Takashi Sato
隆志 佐藤
Kenichi Shirasaka
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004372919A priority Critical patent/JP2006179760A/ja
Priority to TW094145670A priority patent/TWI316290B/zh
Priority to US11/312,597 priority patent/US7397112B2/en
Priority to CNB2005101338410A priority patent/CN100505229C/zh
Priority to KR1020050128903A priority patent/KR100730826B1/ko
Publication of JP2006179760A publication Critical patent/JP2006179760A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 半導体チップを備えた半導体パッケージに使用するリードフレームにおいて、半導体パッケージと回路基板との電気的な接続の信頼性向上を図ることができるようにする。
【解決手段】 半導体チップ３を配置するためのステージ部５と、その周囲に配される複数のリード７と、これらリード７を連結するリード連結部９とを有する金属製薄板からなるリードフレームであって、前記リード７には、リードフレームの厚さ方向の一端面７ａから窪んで凹部１３が形成されていることを特徴とするリードフレームを提供する。
【選択図】 図２

Description

この発明は、半導体チップを備え、回路基板に実装する半導体パッケージ、および、これに使用するリードフレームに関する。
従来の半導体パッケージとしては、樹脂モールド部の厚さ方向の一端面、及び厚さ方向に沿う側面に露出する複数のリードを備えたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）がある（例えば、特許文献１参照。）。ＱＦＮは、図１４に示すように、半導体チップ５３を配置するためのステージ部５５と、ステージ部５５の周囲に配された複数のリード５７と、各リード５７を連結するダムバー５９とを備えたリードフレーム５１を用いて製造されている。なお、このリードフレーム５１は、薄板状の金属板にプレス加工もしくはエッチング加工を施すことにより製造される。
このリードフレーム５１によりＱＦＮを製造する際には、はじめに、ステージ部５５の表面に半導体チップ５３を接着し、半導体チップ５３の各パッドと各リード５７とをボンディングワイヤにより電気的に接続する。次いで、図１５に示すように、半導体チップ５３、ステージ部５５、ボンディングワイヤ６１、およびリード５７のボンディング部分を樹脂により一体的に固定する樹脂モールド部６３を形成する。ここで、各リード５７の裏面５７ａは、樹脂モールド部６３の下面６３ａと共に同一平面を形成している。
そして、各リード５７のうち、樹脂モールド部６３の外方に露出している表面５７ｂおよび裏面５７ａにめっきを施して、半田用のめっき膜６５を形成する。このめっき膜６５は、リード５７に対する半田のぬれ性を向上させるものである。最後に、ダムバー５９、および各リード５７のうち樹脂モールド部６３の外方に突出する突出部５７ｃを切断線Ａにおいて切り落とし、各リード５７を互いに電気的に独立させてＱＦＮの製造が終了する。
このＱＦＮを回路基板に実装する際には、図１６に示すように、めっきを施したリード５７の裏面５７ａと回路基板７１のランド部７３とを半田６７により接着する。これにより、ＱＦＮ８０と回路基板７１とが電気的に接続されることになる。ここで、半田６７によるリード５７とランド部７３との接合力は、樹脂モールド部６３の下面６３ａに露出するリード５７の裏面５７ａの大きさに依存している。
特開２００２−３１４０２４号公報
近年、このＱＦＮ８０においては、回路基板７１との電気的な接続の信頼性の向上が求められている。しかしながら、ＱＦＮ８０の場合には、樹脂モールド部６３の下面６３ａ側に露出するリード５７の裏面５７ａの大きさが規格等により定められているため、リード５７の裏面５７ａの面積を大きくして、リード５７とランド部７３との接合力を向上させることができない、すなわち、ＱＦＮ８０と回路基板７１との電気的な接続の信頼性向上を図ることができないという問題があった。
この発明は、上述した事情に鑑みてなされたものであって、半導体パッケージと回路基板との電気的な接続の信頼性向上を図ることができる半導体パッケージ、および、これに使用するリードフレームを提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、板状に形成された樹脂モールド部の厚さ方向の一端面に露出する複数のリードを備えた半導体パッケージに適用し、半導体チップを配置するためのステージ部と、その周囲に配される複数のリードと、これらリードを連結するリード連結部とを有する金属製薄板からなるリードフレームであって、前記リードには、リードフレームの厚さ方向の一端面から窪んだ凹部が形成されていることを特徴とするリードフレームを提案している。
この発明に係るリードフレームを用い、ステージ部、半導体チップ、および複数のリードを一体的に固定する樹脂モールド部を形成して半導体パッケージを製造する際には、回路基板の表面に対向させる樹脂モールド部の下面とリードの一端面とが同一平面をなすように、この一端面を外方に露出させる。
そして、各リードの一端面には凹部が形成されているため、この凹部表面にめっきを形成することにより、リードに対する半田の付着面積が増加する。したがって、樹脂モールド部の下面に露出するリードの一端面の面積を増加させることなく、リードと半田との接合力を向上させることができる。
請求項２に係る発明は、請求項１に記載のリードフレームにおいて、前記リードもしくはリード連結部には、リードフレームの厚さ方向に貫通する貫通孔が形成され、前記各リードを電気的に独立させるための切断線が、前記貫通孔を通過することを特徴とするリードフレームを提案している。
この発明に係るリードフレームによれば、リードもしくはリード連結部にめっきを施した後に、リードもしくはリード連結部を切断しても、リードの厚さ方向に沿う側面を構成する貫通孔の内壁面にめっきが残るため、リードに付着する半田面積の増加を図って、リードと半田との接合力をさらに向上させることができる。
請求項３に係る発明は、請求項２に記載のリードフレームにおいて、前記貫通孔が、リード連結部に形成されている場合には、前記リードの配列方向に沿って、かつ、複数のリードにわたって形成されていることを特徴とするリードフレームを提案している。
この発明に係るリードフレームによれば、各リードに貫通孔を形成する場合と比較して、大きい貫通孔を形成できるため、リード連結部を切断した後に各リードの側面に残るめっき領域を容易に増やすことができる。したがって、リードに対する半田の付着面積の増加を容易に図ることができる。
また、請求項４に係る発明は、板状に形成された樹脂モールド部の厚さ方向の一端面に露出する複数のリードを備えた半導体パッケージであって、前記樹脂モールド部の一端面から外方に露出する前記リードの一端面に、凹部が形成されていることを特徴とする半導体パッケージを提案している。
この発明に係る半導体パッケージによれば、樹脂モールド部の一端面から露出するリードの一端面に凹部が形成されているため、各リードに対する半田の付着面積の増加を図って、リードと半田との接合力を向上させることができる。
また、請求項５に係る発明は、請求項４に記載の半導体パッケージにおいて、前記リードが、前記樹脂モールド部の厚さ方向に沿う側面から外方に露出し、前記凹部が、前記樹脂モールド部の側面から外方に開口することを特徴とする半導体パッケージを提案している。
この発明に係る半導体パッケージによれば、凹部が樹脂モールド部の一端面に隣接する側面側から外方に開口するため、目視検査により外方からリードと半田との接合状態を容易に判定できる。
以上説明したように、請求項１に係る発明によれば、樹脂モールド部の外方に露出するリードの一端面に凹部を形成しておくことにより、リードと半田との接合力を向上させることができるため、このリードフレームを利用した半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性向上を図ることができる。
また、請求項２に係る発明によれば、リードもしくはリード連結部に貫通孔を形成することにより、リードに対する半田の接合力をさらに向上させることができるため、このリードフレームを利用して半導体パッケージを製造し、この半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性の向上をさらに図ることができる。
また、請求項３に係る発明によれば、各リードに貫通孔を形成する場合と比較して、大きい貫通孔を形成するため、リードと半田との接合力の向上させることができ、リードと回路基板のランド部との電気的な接続の信頼性を確実に向上させることができる。
また、請求項４に係る発明によれば、樹脂モールド部の一端面から露出するリードの一端面に凹部を形成することにより、リードと半田との接合力を向上させることができるため、この半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性の向上を図ることができる。
また、請求項５に係る発明によれば、リードの一端面に形成された凹部を樹脂モールド部の側面から外方に開口させることにより、目視検査によるリードと半田との接合状態の判定が容易となるため、この半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性の向上をさらに図ることができる。
図１から図４は、本発明の一実施形態を示しており、この実施の形態に係る半導体パッケージは、薄板状の銅材等からなる金属板にプレス加工もしくはエッチング加工、あるいはこの両方の加工を施して形成されるリードフレームを用いて製造される。
リードフレーム１は、図１に示すように、半導体チップ３を配置するためのステージ部５と、ステージ部５の周囲に配された複数のリード７と、これらリード７を連結するダムバー（リード連結部）９とを備えている。
各リード７には、リードフレーム１の厚さ方向に貫通する貫通孔１１が形成されており、これら貫通孔１１は、リード７の配列方向に並べて配されている。これら貫通孔１１は、プレス加工若しくはエッチング加工により形成されている。
また、図２に示すように、各リード７の厚さ方向の一端面７ａ（以下、裏面７ａと呼ぶ。）には、２つの凹部１３が形成されており、これら凹部１３は、貫通孔１１の形成位置よりもステージ部５側に近傍して配されている。また、各凹部１３は、エッチング加工により平面視円形状に形成されており、リード７の厚さ方向に沿う側面８側に開口しないように形成されている。
このリードフレーム１を用いて半導体パッケージを製造する方法について、以下に説明する。
はじめに、ステージ部５の表面５ａに半導体チップ３を接着すると共に、金属製のボンディングワイヤにより、半導体チップ３の各パッドとリード７とを電気的に接続する。なお、リード７にボンディングワイヤをボンディングする位置は、貫通孔１１の形成位置からステージ部５側にずれた表面７ｂとなっている。
そして、このリードフレーム１を所定の金型内に配置し、この金型内に溶融樹脂を射出することにより、図３に示すように、半導体チップ３、ステージ部５、ボンディングワイヤ１３、およびリード７のボンディング部分を一体的に固定する樹脂モールド部１５が形成される。
ここで、樹脂モールド部１５の下面（一端面）１５ａは、各リード７の裏面７ａと共に同一平面を形成している。また、樹脂モールド部１５の厚さ方向に沿う側面１５ｂは、後述するリード７の切断線Ａに位置している、すなわち、リード７の長手方向（ＣＤ方向）に関する貫通孔１１の長さ寸法が半分となる位置に形成されている。さらに、この樹脂モールド部１５は、貫通孔１１に樹脂が入り込まないように形成されている。
この樹脂モールド部１５の形成後に、各リード７のうち樹脂モールド部１５から外方に露出している表面７ｂ、裏面７ａ、貫通孔１１の内壁面１１ａ、および凹部１３の内壁面１３ａにめっきを施して、半田用のめっき膜１７を形成する。
最後に、各リード７のうち樹脂モールド部１５の側面から外方（Ｄ方向）に突出する突出部７ｃ、およびダムバー９を切断線Ａにおいて切り落とし、各リード７を互いに電気的に独立させて半導体パッケージの製造が終了する。
以上のように製造された半導体パッケージ３０は、図４に示すように、リード７が樹脂モールド部１５の側面１５ｂから突出しないＱＦＮである。この半導体パッケージ３０において、外方に露出するリード７の厚さ方向に沿う側面７ｄは、前述した切断線Ａにおいてリード７を切断して形成されるものである。この側面７ｄは、樹脂モールド部１５の側面１５ｂと同一平面を形成する切断面７ｅと、前述した貫通孔１１の内壁面１１ａの一部である窪み面（めっき面）７ｆとから構成されている。この窪み面７ｆには、めっき膜１７が形成されている。
この半導体パッケージ３０を回路基板２１に実装する際には、樹脂モールド部１５の下面１５ａを回路基板２１に対向させ、半田２５により各リード７と回路基板２１のランド部２３とを互いに電気的に接続する。この状態においては、半田２５が、リード７の裏面７ａ、窪み面７ｆ、および凹部１３の内壁面１３ａに接合する。
上記の半導体パッケージ３０によれば、リード７の裏面７ａの他に、側面７ｄの窪み面７ｆ、および凹部１３の内壁面１３ａにもめっき膜１７が形成されているため、ぬれ性が向上し、リード７に対する半田２５の付着面積が増加して、リード７と半田２５との接合力を向上させることができる。
また、半導体パッケージ３０を回路基板２１に配置した状態では、窪み面７ｆに形成されためっき膜１７が外方に露出しているため、目視検査によるリード７と半田２５との接合状態の判定が容易となる。
なお、上記の実施の形態においては、リード７の切断面７ｅが、樹脂モールド部１５の側面１５ｂと同一平面に位置するように形成されるとしたが、これに限ることはなく、例えば、図５に示すように、側面１５ｂから外方に突出した位置に形成されるとしてもよい。この場合には、リード７の表面７ｂが外方に露出するため、この表面７ｂにもめっき膜１７が残る。したがって、半導体パッケージ３０を回路基板２１に実装した際には、半田２５をリード７の裏面７ａ、窪み面７ｆおよび凹部１３の内壁面１３ａに加えて、リード７の表面７ｂにも接合させることができるため、リード７とランド部２３との電気的な接続の信頼性の向上をさらに図ることができる。
ただし、この場合には、図６に示すように、貫通孔１１を樹脂モールド部１５の側面１５ｂから外方に離れた位置に形成する、もしくは、側面１５ｂから離れる方向に拡大して形成する必要がある。
また、リード７の切断位置は、リード７の長手方向に関する貫通孔１１の長さ寸法の半分としたが、これに限ることはなく、貫通孔１１を通過していればよい。
さらに、貫通孔１１は、各リード７に形成されるとしたが、これに限ることはなく、各リード７を連結するダムバー９に形成されるとしてもよい。
この場合には、例えば、図７に示すように、リードフレームの形成時に、貫通孔１２をリード７の配列方向に沿って、かつ、複数のリード７わたって形成する。そして、貫通孔１２の内壁面（表面）１２ａを含むリード７およびダムバー９にめっきを施した後に、切断線Ｂにおいてダムバー９を切断する。以上により、図８に示すように、各リード７を互いに電気的に独立させた半導体パッケージ３１が製造される。
この半導体パッケージ３１では、リード７の厚さ方向に沿う側面７ｇは、めっき膜１７が形成されためっき面７ｈと、このめっき面７ｈに隣接した切断面７ｉとから構成されている。なお、このリード７の側面７ｇに隣接する表面７ｂにもめっきが施されている。
この場合には、各リード７に貫通孔１１を形成する場合と比較して大きい貫通孔１２が形成されるため、リード７のめっき面７ｈの面積を容易に増加できる。このため、リード７に対する半田の付着面積の増加をさらに図り、リード７と半田との接合力を確実に向上できる。
また、ダムバー９に複数のリード７にわたって１つの貫通孔１２を形成するとしたが、これに限ることはなく、少なくとも各リード７を互いに電気的に独立させる切断線が通過する位置に貫通孔が形成されていればよい。したがって、例えば、隣り合う各リード７の間を通過する切断線Ｂにそれぞれ貫通孔を形成するとしてもよい。
さらに、リード７若しくはダムバー９に貫通孔１１，１２を形成するとしたが、目視検査によるリード７と半田との接合状態の判定を行わない場合には、特に形成する必要はなく、少なくとも、樹脂モールド部１５の下面１５ａ側に露出するリード７の裏面７ａに凹部１３が形成されていればよい。
また、図９に示すように、各リード７を電気的に独立させる切断線Ａが通過する位置に、リード７の裏面７ａから窪む凹部４１を別途形成しても構わない。この凹部４１は、切断線Ａにおいてリード７を切断することにより、樹脂モールド部１５の側面１５ｂ側から外方に開口することになる。
さらに、リード７の裏面７ａに凹部１３を２つ形成するとしたが、これに限ることはなく、少なくとも１つ以上の凹部を形成すればよい。したがって、例えば、図１０に示すように、１つの凹部４２のみを形成するとしてもよい。なお、この凹部４２は、樹脂モールド部１５の下面１５ａ側から見て、リード７の裏面７ａの面積よりも小さければよい。
また、例えば、図１１に示すように、この凹部４２を樹脂モールド部１５の側面１５ｂ側から外方に開口させるように形成しても構わない。この構成の場合には、回路基板のランド部表面にリード７の裏面７ａを当接させても、凹部４２の内壁面４２ａを外方から視認できるため、目視検査により外方からリード７と半田との接合状態を容易に判定できる。したがって、リード７と回路基板のランド部との電気的な接続の信頼性の向上を図ることができる。
また、凹部１３は、リード７の幅方向の２つの側面８に開口しないように形成されるとしたが、これに限ることはなく、例えば、図１２に示すように、リード７の２つの側面８のみに開口する凹部４３や、２つの側面８および樹脂モールド部１５の側面から開口する凹部４４や、一方の側面８および樹脂モールド部１５の側面から開口する凹部４５を形成するとしてもよい。この構成の場合には、樹脂モールド部１５を形成する際に、これら凹部４３〜４５に樹脂が入り込まないように、例えば、金型の形状を変えればよい。
さらに、このような凹部１３，４１〜４５を形成することに加えて、例えば、図１３に示すように、凹部４６の底面４６ａから突出する突起部４７を複数形成するとしてもよい。この構成の場合には、リード７に対するめっきの付着面積がさらに増加するため、リード７と半田との接合力がさらに増し、リード７とランド部２３との電気的な接続の信頼性向上をさらに図ることができる。
なお、これら突起部４７の先端部は、少なくともリード７の裏面７ａから突出していなければよく、また、突起部４７は少なくとも１つ以上形成されていればよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明の一実施形態に係るリードフレームを示す平面図である。 図１のリードフレームにおいて、（ａ）は、Ｅ−Ｅ矢視断面図であり、（ｂ）は、リードの裏面側を示す拡大平面図である。 図１のリードフレームを用いて、本発明の一実施形態に係る半導体パッケージを製造する途中段階を示しており、（ａ）は拡大断面図、（ｂ）は（ａ）のＦ−Ｆ矢視断面図である。 本発明の一実施形態に係る半導体パッケージを回路基板に搭載した状態を示しており、（ａ）は拡大断面図、（ｂ）は拡大平面図である。 本発明の他の実施形態に係る半導体パッケージを回路基板に搭載した状態を示す拡大断面図である。 本発明の他の実施形態に係る半導体パッケージにおいて、リードを切断する前の状態を示す拡大断面図である。 本発明の他の実施形態に係る半導体パッケージにおいて、リード連結部を切断する前の状態を示す拡大平面図である。 本発明の他の実施形態に係る半導体パッケージの要部を示す拡大平面図である。 本発明の他の実施形態に係る半導体パッケージを示しており、（ａ）は拡大断面図、（ｂ）は（ａ）のＧ−Ｇ矢視断面図である。 本発明の他の実施形態に係る半導体パッケージを示しており、（ａ）は拡大断面図、（ｂ）は（ａ）のＨ−Ｈ矢視断面図である。 本発明の他の実施形態に係る半導体パッケージを示しており、（ａ）は拡大断面図、（ｂ）は（ａ）のＩ−Ｉ矢視断面図である。 本発明の他の実施形態に係る半導体パッケージを示す拡大断面図である。 本発明の他の実施形態に係る半導体パッケージを示しており、（ａ）は拡大断面図、（ｂ）は（ａ）のＪ−Ｊ矢視断面図である。 従来のリードフレームの一例を示す平面図である。 従来の半導体パッケージの製造方法において、リードを切断する前の状態を示す拡大断面図である。 この発明の他の実施形態に係る半導体パッケージを回路基板に搭載した状態を示す拡大断面図である。
符号の説明
１・・・リードフレーム、３・・・半導体チップ、５・・・ステージ部、７・・・リード、７ａ・・・裏面（一端面）、９・・・ダムバー（リード連結部）、１１，１２・・・貫通孔、１３，４１〜４６・・・凹部、１５・・・樹脂モールド部、１５ａ・・・下面（一端面）、１５ｂ・・・側面、３０・・・半導体パッケージ、Ａ，Ｂ・・・切断線

Claims (5)

  1. 板状に形成された樹脂モールド部の厚さ方向の一端面に露出する複数のリードを備えた半導体パッケージに適用し、
    半導体チップを配置するためのステージ部と、その周囲に配される複数のリードと、これらリードを連結するリード連結部とを有する金属製薄板からなるリードフレームであって、
    前記リードには、リードフレームの厚さ方向の一端面から窪んだ凹部が形成されていることを特徴とするリードフレーム。
  2. 前記リードもしくはリード連結部には、リードフレームの厚さ方向に貫通する貫通孔が形成され、
    前記各リードを電気的に独立させるための切断線が、前記貫通孔を通過することを特徴とする請求項１に記載のリードフレーム。
  3. 前記貫通孔が、リード連結部に形成されている場合には、前記リードの配列方向に沿って、かつ、複数のリードにわたって形成されていることを特徴とする請求項２に記載のリードフレーム。
  4. 板状に形成された樹脂モールド部の厚さ方向の一端面に露出する複数のリードを備えた半導体パッケージであって、
    前記樹脂モールド部の一端面から外方に露出する前記リードの一端面に、凹部が形成されていることを特徴とする半導体パッケージ。
  5. 前記リードが、前記樹脂モールド部の厚さ方向に沿う側面から外方に露出し、
    前記凹部が、前記樹脂モールド部の側面から外方に開口することを特徴とする請求項４に記載の半導体パッケージ。
JP2004372919A 2004-12-24 2004-12-24 半導体パッケージ、および、これに使用するリードフレーム Pending JP2006179760A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004372919A JP2006179760A (ja) 2004-12-24 2004-12-24 半導体パッケージ、および、これに使用するリードフレーム
TW094145670A TWI316290B (en) 2004-12-24 2005-12-21 Semiconductor package and lead frame therefor
US11/312,597 US7397112B2 (en) 2004-12-24 2005-12-21 Semiconductor package and lead frame therefor
CNB2005101338410A CN100505229C (zh) 2004-12-24 2005-12-22 半导体封装和引导框架
KR1020050128903A KR100730826B1 (ko) 2004-12-24 2005-12-23 반도체 패키지 및 그 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004372919A JP2006179760A (ja) 2004-12-24 2004-12-24 半導体パッケージ、および、これに使用するリードフレーム

Publications (1)

Publication Number Publication Date
JP2006179760A true JP2006179760A (ja) 2006-07-06

Family

ID=36610485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004372919A Pending JP2006179760A (ja) 2004-12-24 2004-12-24 半導体パッケージ、および、これに使用するリードフレーム

Country Status (5)

Country Link
US (1) US7397112B2 (ja)
JP (1) JP2006179760A (ja)
KR (1) KR100730826B1 (ja)
CN (1) CN100505229C (ja)
TW (1) TWI316290B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
JP2016027614A (ja) * 2014-07-07 2016-02-18 ローム株式会社 電子装置およびその実装構造
CN107564821A (zh) * 2016-06-30 2018-01-09 恩智浦美国有限公司 具有引线框和内部引线与外部引线的封装半导体装置和形成方法
JP2018046218A (ja) * 2016-09-16 2018-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2018200994A (ja) * 2017-05-29 2018-12-20 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2019047061A (ja) * 2017-09-06 2019-03-22 大日本印刷株式会社 半導体装置およびその製造方法
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法
JP2020202311A (ja) * 2019-06-11 2020-12-17 株式会社デンソー 半導体装置
US11894281B2 (en) 2018-09-05 2024-02-06 Rohm Co., Ltd. Semiconductor device including lead with varying thickness

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012099A1 (en) * 2006-07-11 2008-01-17 Shing Yeh Electronic assembly and manufacturing method having a reduced need for wire bonds
EP2224486A3 (en) * 2009-02-25 2012-09-12 Everlight Electronics Co., Ltd. Quad flat non-leaded chip package structure
TW201032319A (en) * 2009-02-25 2010-09-01 Everlight Electronics Co Ltd Semiconductor optoelectronic device and quad flat non-leaded optoelectronic device
US8334467B2 (en) 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
CN102130266B (zh) * 2010-01-20 2013-08-28 光宝电子(广州)有限公司 封装结构及发光二极管封装结构
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
JP5873998B2 (ja) * 2011-02-15 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US9070669B2 (en) 2012-11-09 2015-06-30 Freescale Semiconductor, Inc. Wettable lead ends on a flat-pack no-lead microelectronic package
US8535982B1 (en) 2012-11-29 2013-09-17 Freescale Semiconductor, Inc. Providing an automatic optical inspection feature for solder joints on semiconductor packages
CN103066047B (zh) * 2012-12-28 2016-09-07 日月光封装测试(上海)有限公司 半导体封装用导线架条及封装方法
US9013030B2 (en) 2013-03-28 2015-04-21 Infineon Technologies Ag Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
US9578744B2 (en) * 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
EP3248216A1 (en) * 2015-01-23 2017-11-29 ABB Schweiz AG Method of generating a power semiconductor module
JP6398806B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 センサパッケージ
US10008472B2 (en) 2015-06-29 2018-06-26 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
DE102016105581A1 (de) * 2016-03-24 2017-09-28 Infineon Technologies Ag Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche
JP6752639B2 (ja) 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
US10388616B2 (en) 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
KR102433841B1 (ko) * 2017-10-20 2022-08-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
TW202112188A (zh) * 2019-09-12 2021-03-16 台灣半導體股份有限公司 具有終端凹槽之電子元件與電子元件製造方法
US11309237B2 (en) * 2019-09-27 2022-04-19 Stmicroelectronics S.R.L. Semiconductor package with wettable slot structures
US20210305136A1 (en) * 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Package structure
CN113192920A (zh) * 2021-05-21 2021-07-30 南京矽邦半导体有限公司 一种qfn封装的引脚结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302068A (ja) 1989-05-16 1990-12-14 Nec Corp トランスファーモールド型混成集積回路
JPH0427148A (ja) 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置用リードフレーム
JPH04103154A (ja) 1990-08-23 1992-04-06 Fujitsu Ltd 半導体装置及びその製造方法及びその実装方法
JP3008470B2 (ja) 1990-09-27 2000-02-14 大日本印刷株式会社 リードフレーム
JPH04171855A (ja) 1990-11-05 1992-06-19 Nec Kyushu Ltd 半導体装置用リードフレーム
JP2553435B2 (ja) 1992-05-11 1996-11-13 日東工器株式会社 手指等の機能改善器
JP3905208B2 (ja) 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JPH06334090A (ja) 1993-05-26 1994-12-02 Oki Electric Ind Co Ltd 樹脂封止型半導体装置のリード構造およびその製造方法
JPH0730043A (ja) 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP3243951B2 (ja) 1994-10-24 2002-01-07 株式会社村田製作所 電子部品の製造方法
KR100214463B1 (ko) 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
JPH118261A (ja) 1997-06-13 1999-01-12 Matsushita Electric Works Ltd 半導体装置の製造方法
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH11354705A (ja) 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2002164497A (ja) 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP4570797B2 (ja) 2001-02-14 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3953746B2 (ja) 2001-04-13 2007-08-08 ヤマハ株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2002359336A (ja) 2001-05-31 2002-12-13 Sony Corp 半導体装置
ITMI20011965A1 (it) * 2001-09-21 2003-03-21 St Microelectronics Srl Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7195953B2 (en) 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
US9601415B2 (en) 2014-03-27 2017-03-21 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JPWO2015145651A1 (ja) * 2014-03-27 2017-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10790258B2 (en) 2014-07-07 2020-09-29 Rohm Co., Ltd. Electronic device and mounting structure of the same
JP2016027614A (ja) * 2014-07-07 2016-02-18 ローム株式会社 電子装置およびその実装構造
US10192845B2 (en) 2014-07-07 2019-01-29 Rohm Co., Ltd. Electronic device and mounting structure of the same
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
CN107564821A (zh) * 2016-06-30 2018-01-09 恩智浦美国有限公司 具有引线框和内部引线与外部引线的封装半导体装置和形成方法
CN107564821B (zh) * 2016-06-30 2024-02-27 恩智浦美国有限公司 具有引线框和内部引线与外部引线的封装半导体装置和形成方法
JP2018046218A (ja) * 2016-09-16 2018-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2018200994A (ja) * 2017-05-29 2018-12-20 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2019047061A (ja) * 2017-09-06 2019-03-22 大日本印刷株式会社 半導体装置およびその製造方法
US11894281B2 (en) 2018-09-05 2024-02-06 Rohm Co., Ltd. Semiconductor device including lead with varying thickness
JP2020202311A (ja) * 2019-06-11 2020-12-17 株式会社デンソー 半導体装置
JP7183964B2 (ja) 2019-06-11 2022-12-06 株式会社デンソー 半導体装置
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法

Also Published As

Publication number Publication date
TWI316290B (en) 2009-10-21
US7397112B2 (en) 2008-07-08
CN1812084A (zh) 2006-08-02
CN100505229C (zh) 2009-06-24
KR20060073519A (ko) 2006-06-28
TW200623383A (en) 2006-07-01
US20060138615A1 (en) 2006-06-29
KR100730826B1 (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
JP2006179760A (ja) 半導体パッケージ、および、これに使用するリードフレーム
JP3913134B2 (ja) バンプの形成方法及びバンプ
KR100947412B1 (ko) 반도체 패키지
JP2008306128A (ja) 半導体装置およびその製造方法
JP2002223004A (ja) パッケージ成形体と発光装置
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JP2011049244A (ja) 樹脂封止型半導体装置
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
JP5861711B2 (ja) 半導体装置および半導体装置の製造方法
JP3915794B2 (ja) 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2020038914A (ja) 半導体装置
JP2006287131A (ja) 半導体パッケージ及びその製造方法
JP2002208664A (ja) リードフレームの製造方法および半導体装置
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP2007214185A (ja) リードフレーム
JP4745185B2 (ja) 半導体回路モジュールの製造方法
JP5202062B2 (ja) 半導体装置
JP5104020B2 (ja) モールドパッケージ
JP2006269796A (ja) 配線基板のピン構造
JP4655300B2 (ja) リードフレーム
KR100850457B1 (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법
JP2007080889A (ja) 半導体装置
JP2008034830A (ja) 半導体装置およびリードフレームとその製造方法
JP5465508B2 (ja) 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法
JP4939329B2 (ja) スルーホール付回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026