JPH0730043A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0730043A JPH0730043A JP5173231A JP17323193A JPH0730043A JP H0730043 A JPH0730043 A JP H0730043A JP 5173231 A JP5173231 A JP 5173231A JP 17323193 A JP17323193 A JP 17323193A JP H0730043 A JPH0730043 A JP H0730043A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- solder plating
- tip
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】ガルウィング型の半導体装置外部端子（以降簡
略化のためリードと呼ぶ）の形状を持つフラットパッケ
ージやシングルアウトラインパッケージにおいて、リー
ドの先端部に半田メッキがある事を特徴とする半導体装
置。またその製造方法。Ａ部をエッチングあるいはプレ
ス加工にて切り込み４を施す。また、エッチングフレー
ムの場合は、リード２の加工の際、Ａ部にハーフエッチ
あるいは、ディンプルを設けてもよい。またリード成形
時に、意識的に切断パンチと成形ダイの間隔を開け、成
形した際、リード切断面がだらし、リード裏面の半田メ
ッキを、結果的にＡ部に回り込ます方法、リード先端部
のみ、半田ディップ方法等。 【効果】リード先端部に半田メッキが付着しているとい
う構造により、基板実装時の実装不良を防ぐ。また、リ
ードの浮きを検査する場合や位置決めにリード先端部を
認識している場合、入射光が乱射せず認識不良を防ぐこ
とができる。
略化のためリードと呼ぶ）の形状を持つフラットパッケ
ージやシングルアウトラインパッケージにおいて、リー
ドの先端部に半田メッキがある事を特徴とする半導体装
置。またその製造方法。Ａ部をエッチングあるいはプレ
ス加工にて切り込み４を施す。また、エッチングフレー
ムの場合は、リード２の加工の際、Ａ部にハーフエッチ
あるいは、ディンプルを設けてもよい。またリード成形
時に、意識的に切断パンチと成形ダイの間隔を開け、成
形した際、リード切断面がだらし、リード裏面の半田メ
ッキを、結果的にＡ部に回り込ます方法、リード先端部
のみ、半田ディップ方法等。 【効果】リード先端部に半田メッキが付着しているとい
う構造により、基板実装時の実装不良を防ぐ。また、リ
ードの浮きを検査する場合や位置決めにリード先端部を
認識している場合、入射光が乱射せず認識不良を防ぐこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、さら
に詳しくは、半導体チップとリードフレームとを合成樹
脂で一体成形してなる樹脂封止型の半導体装置及びその
製造方法に関する。
に詳しくは、半導体チップとリードフレームとを合成樹
脂で一体成形してなる樹脂封止型の半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】半導体装置は、周知のように集積回路が
形成された半導体チップの電極と、これに対応したリ−
ドフレ−ムの各インナ−リ−ドとを接続し、ついで各リ
−ドの先端部で形成されたリ−ドを残して射出成形機に
より合成樹脂で一体的に成形する。そして成形された樹
脂パッケ−ジの外側において各リ−ドを切断し、必要に
応じてリ−ドを適宜折曲げて半導体装置を製造してい
る。
形成された半導体チップの電極と、これに対応したリ−
ドフレ−ムの各インナ−リ−ドとを接続し、ついで各リ
−ドの先端部で形成されたリ−ドを残して射出成形機に
より合成樹脂で一体的に成形する。そして成形された樹
脂パッケ−ジの外側において各リ−ドを切断し、必要に
応じてリ−ドを適宜折曲げて半導体装置を製造してい
る。
【０００３】図７は例えば特開昭６１−３１００号公報
に記載された従来の半導体装置の一例を示す斜視図であ
る。図において、１４はリ−ドフレ−ム２ａのダイパッ
ド、２はリ−ドフレ−ム２ａのリ−ドで、ダイパッド１
４の四辺に対向して等間隔に外方に向かって配設されて
いる。１５はダイパッド１４の中央部に接着された半導
体チップで、その電極とこれに対応するインナ−リ−ド
２ｂとは、それぞれワイヤ１６により接続されている。
に記載された従来の半導体装置の一例を示す斜視図であ
る。図において、１４はリ−ドフレ−ム２ａのダイパッ
ド、２はリ−ドフレ−ム２ａのリ−ドで、ダイパッド１
４の四辺に対向して等間隔に外方に向かって配設されて
いる。１５はダイパッド１４の中央部に接着された半導
体チップで、その電極とこれに対応するインナ−リ−ド
２ｂとは、それぞれワイヤ１６により接続されている。
【０００４】上記のようにしてインナ−リ−ド２ｂが接
続された半導体チップ１５は、リ−ド２を残してリ−ド
フレ−ム２ａと共に、エポキシ樹脂の如き合成樹脂によ
り一体的にモ−ルディングされて樹脂パッケ−ジ１７に
より封止され、半導体装置１が構成される。そして半田
メッキ３を施し、リード２をガルウィング状に成形す
る。
続された半導体チップ１５は、リ−ド２を残してリ−ド
フレ−ム２ａと共に、エポキシ樹脂の如き合成樹脂によ
り一体的にモ−ルディングされて樹脂パッケ−ジ１７に
より封止され、半導体装置１が構成される。そして半田
メッキ３を施し、リード２をガルウィング状に成形す
る。
【０００５】ところでこの従来のリードは、半田メッキ
３を行った後リード成形時に切断していたため、先端部
には半田メッキ３が施されていなかった。
３を行った後リード成形時に切断していたため、先端部
には半田メッキ３が施されていなかった。
【０００６】
【発明が解決しようとする課題】しかし、前述の従来技
術ではリード先端部に半田メッキが無いため、次の様な
問題点を有する。
術ではリード先端部に半田メッキが無いため、次の様な
問題点を有する。
【０００７】（１）半導体装置を基板に実装する際にリ
ード先端部に半田が吸い上がらないため実装不良を起こ
す（図６（ａ））。
ード先端部に半田が吸い上がらないため実装不良を起こ
す（図６（ａ））。
【０００８】（２）実装する場合、リードの浮きを検査
する場合、一般にはリード先端を光学系で検査あるいは
位置決めに用いているが、先端だけ半田メッキが無い場
合そこだけ反射の具合が変わり認識不良を起こす（図６
（ｂ））。
する場合、一般にはリード先端を光学系で検査あるいは
位置決めに用いているが、先端だけ半田メッキが無い場
合そこだけ反射の具合が変わり認識不良を起こす（図６
（ｂ））。
【０００９】そこで本発明はこの様な問題点を解決する
事を目的とする。
事を目的とする。
【００１０】
【課題を解決するための手段】ガルウィング型の半導体
装置外部端子（以降簡略化のためリードと呼ぶ）の形状
を持つフラットパッケージやシングルアウトラインパッ
ケージにおいて、リードの先端部に半田メッキがある事
を特徴とする半導体装置。
装置外部端子（以降簡略化のためリードと呼ぶ）の形状
を持つフラットパッケージやシングルアウトラインパッ
ケージにおいて、リードの先端部に半田メッキがある事
を特徴とする半導体装置。
【００１１】ガルウィング型のリードの形状を持つフラ
ットパッケージやシングルアウトラインパッケージにお
いて、リードの先端部に半田メッキを付着させることを
特徴とする半導体装置の製造方法。
ットパッケージやシングルアウトラインパッケージにお
いて、リードの先端部に半田メッキを付着させることを
特徴とする半導体装置の製造方法。
【００１２】本発明の半導体装置はリードの先端部に半
田メッキがある事を特徴とする。又本発明の半導体装置
は、リード先端部の少なくとも一部に半田メッキがある
事を特徴とする。
田メッキがある事を特徴とする。又本発明の半導体装置
は、リード先端部の少なくとも一部に半田メッキがある
事を特徴とする。
【００１３】
【作用】本発明の上記の構成によればリード先端部の全
部あるいは一部に半田メッキされていることにより （１）半導体装置を基板に実装する際にリード先端部に
半田が吸い上がらないため実装不良を起こすことを防ぐ
ことができる。
部あるいは一部に半田メッキされていることにより （１）半導体装置を基板に実装する際にリード先端部に
半田が吸い上がらないため実装不良を起こすことを防ぐ
ことができる。
【００１４】（２）実装する場合、リードの浮きを検査
する場合、一般にはリード先端を光学系で検査あるいは
位置決めに用いているが、先端だけ半田メッキが無い場
合そこだけ反射の具合が変わり認識不良を起こすことを
防ぐ事ができる。
する場合、一般にはリード先端を光学系で検査あるいは
位置決めに用いているが、先端だけ半田メッキが無い場
合そこだけ反射の具合が変わり認識不良を起こすことを
防ぐ事ができる。
【００１５】
【実施例】以下に本発明の実施例を図面にもとづいて説
明する。
明する。
【００１６】図１は本発明の実施例を示す断面図であ
る。図のリード２の先端部（以後簡略化のためＡ部と呼
ぶ）に半田メッキ３が付着している。
る。図のリード２の先端部（以後簡略化のためＡ部と呼
ぶ）に半田メッキ３が付着している。
【００１７】図２は、本発明の実施例の１つである。図
１の如くＡ部の１部に半田メッキ３を付着させるため
に、リード２を加工する際に、エッチングフレームの場
合はＡ部をエッチングで切り込み４を施す。また、プレ
スフレームの場合は、プレス加工にて切り込み４を施
す。その結果、図２の様に半田メッキ工程時に、半田メ
ッキ３を付着させる事ができる。この場合は、リード２
を成形する際は、Ｂ−Ｂ’で切断する事が必要である。
また、エッチングフレームの場合は、リード２の加工の
際、Ａ部にハーフエッチあるいは、ディンプルを設けて
も、同様の効果が得られる。
１の如くＡ部の１部に半田メッキ３を付着させるため
に、リード２を加工する際に、エッチングフレームの場
合はＡ部をエッチングで切り込み４を施す。また、プレ
スフレームの場合は、プレス加工にて切り込み４を施
す。その結果、図２の様に半田メッキ工程時に、半田メ
ッキ３を付着させる事ができる。この場合は、リード２
を成形する際は、Ｂ−Ｂ’で切断する事が必要である。
また、エッチングフレームの場合は、リード２の加工の
際、Ａ部にハーフエッチあるいは、ディンプルを設けて
も、同様の効果が得られる。
【００１８】図３（ａ）は、もう１つの実施例を示した
断面図である。この場合は、図２（Ａ）と異なり、通常
のリードフレーム２ａを用いる。リード成形時に、図３
（ｂ）の様に、意識的に切断パンチ５と成形ダイ６の間
隔を開ける。その結果、成形した際、リード切断面がだ
れ、リード裏面の半田メッキが、結果的にＡ部に回り込
む事になる。そして、図１（ａ）の如くＡ部の全面に半
田メッキ２があることになる。
断面図である。この場合は、図２（Ａ）と異なり、通常
のリードフレーム２ａを用いる。リード成形時に、図３
（ｂ）の様に、意識的に切断パンチ５と成形ダイ６の間
隔を開ける。その結果、成形した際、リード切断面がだ
れ、リード裏面の半田メッキが、結果的にＡ部に回り込
む事になる。そして、図１（ａ）の如くＡ部の全面に半
田メッキ２があることになる。
【００１９】図４は、その他の実施例を示す図である。
この場合も、通常のリードフレーム２ａを使用する。そ
して、リード２成形時までは通常に加工し、最後にリー
ド先端部のみ、１４０℃以上に熱せられた半田７に漬け
（半田ディップ）する事によりＡ部の全面に半田７を付
着させる。
この場合も、通常のリードフレーム２ａを使用する。そ
して、リード２成形時までは通常に加工し、最後にリー
ド先端部のみ、１４０℃以上に熱せられた半田７に漬け
（半田ディップ）する事によりＡ部の全面に半田７を付
着させる。
【００２０】以上のような実施例において、図５（ａ）
に示す様に、図１の半導体装置を基板９に実装する場
合、本発明により、Ａ部の全部あるいは一部にに半田メ
ッキ２が付着しているために、Ａ部に容易に半田８が付
着する。
に示す様に、図１の半導体装置を基板９に実装する場
合、本発明により、Ａ部の全部あるいは一部にに半田メ
ッキ２が付着しているために、Ａ部に容易に半田８が付
着する。
【００２１】また、図５（ｂ）はもう１つの本発明の効
果を示す図である。リード浮きの測定時あるいは基板９
に実装する時のアライメント時にＡ部を認識する際、本
発明により、Ａ部の全部あるいは一部に半田メッキ２が
付着しているために認識装置１０から発せられた入射光
１１は、図のように乱射せず、反射光１２を発するた
め、認識不良を起こす事がない。
果を示す図である。リード浮きの測定時あるいは基板９
に実装する時のアライメント時にＡ部を認識する際、本
発明により、Ａ部の全部あるいは一部に半田メッキ２が
付着しているために認識装置１０から発せられた入射光
１１は、図のように乱射せず、反射光１２を発するた
め、認識不良を起こす事がない。
【００２２】
【発明の効果】本発明の半導体装置は、以上説明したよ
うに、半導体装置のリード先端部に半田メッキが付着し
ているという構造により、基板実装時の実装不良を防ぐ
効果がある。また、リードの浮きを検査する場合や位置
決めにリード先端部を認識している場合、認識不良を防
ぐ効果がある。
うに、半導体装置のリード先端部に半田メッキが付着し
ているという構造により、基板実装時の実装不良を防ぐ
効果がある。また、リードの浮きを検査する場合や位置
決めにリード先端部を認識している場合、認識不良を防
ぐ効果がある。
【図１】本発明の断面図。
【図２】本発明の半導体装置の実施例を示す説明図。
【図３】（ａ）は、本発明の半導体装置の他の実施例を
示す説明図。（ｂ）は、本発明の図３（ａ）の補足図。
示す説明図。（ｂ）は、本発明の図３（ａ）の補足図。
【図４】本発明の半導体装置のもう１つの実施例を示す
説明図。
説明図。
【図５】（ａ）は、本発明の効果を示す説明図。（ｂ）
は、本発明のもう１つの効果を示す説明図。
は、本発明のもう１つの効果を示す説明図。
【図６】（ａ）は、従来の課題を示す説明図。（ｂ）
は、従来のもう１つの課題を示す説明図。
は、従来のもう１つの課題を示す説明図。
【図７】従来の半導体装置を示す透視図。
１・・半導体装置 ２・・リード ２ａ・リードフレーム ２ｂ・インナーリード ３・・半田メッキ ４・・切れ込み ５・・切断パンチ ６・・成形ダイ ７・・溶融半田 ８・・半田 ９・・基板 １０・・認識装置 １２・・入射光 １３・・反射光 １４・・ダイパッド １５・・半導体チップ １６・・ワイヤ １７・・樹脂パッケージ
Claims (2)
- 【請求項１】 ガルウィング型の半導体装置外部端子
（以降簡略化のためリードと呼ぶ）の形状を持つフラッ
トパッケージやシングルアウトラインパッケージにおい
て、リードの先端部に半田メッキがある事を特徴とする
半導体装置。 - 【請求項２】 ガルウィング型のリードの形状を持つフ
ラットパッケージやシングルアウトラインパッケージに
おいて、リードの先端部に半田メッキを付着させること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173231A JPH0730043A (ja) | 1993-07-13 | 1993-07-13 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173231A JPH0730043A (ja) | 1993-07-13 | 1993-07-13 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730043A true JPH0730043A (ja) | 1995-01-31 |
Family
ID=15956582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5173231A Pending JPH0730043A (ja) | 1993-07-13 | 1993-07-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730043A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7195953B2 (en) | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| US7397112B2 (en) | 2004-12-24 | 2008-07-08 | Yamaha Corporation | Semiconductor package and lead frame therefor |
| KR20150032493A (ko) | 2013-09-18 | 2015-03-26 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2017004613A (ja) * | 2015-06-04 | 2017-01-05 | 京セラ株式会社 | ヒータ |
-
1993
- 1993-07-13 JP JP5173231A patent/JPH0730043A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7195953B2 (en) | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| US7397112B2 (en) | 2004-12-24 | 2008-07-08 | Yamaha Corporation | Semiconductor package and lead frame therefor |
| KR20150032493A (ko) | 2013-09-18 | 2015-03-26 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2017004613A (ja) * | 2015-06-04 | 2017-01-05 | 京セラ株式会社 | ヒータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0730043A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH05109928A (ja) | 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置 | |
| JPH0685133A (ja) | 半導体集積回路装置 | |
| KR0167276B1 (ko) | 비엘피 패키지 및 그 제조방법 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| KR100201389B1 (ko) | 반도체 패키지 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| KR100280086B1 (ko) | 반도체 패키지의 리드 프레임 구조 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| US20030042594A1 (en) | Semiconductor package and method of manufacturing lead | |
| KR960004872Y1 (ko) | 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조 | |
| JP2002368184A (ja) | マルチチップ半導体装置 | |
| KR950005967B1 (ko) | 플라스틱 리드레스 패키지 및 그 제조방법 | |
| KR940006188Y1 (ko) | 반도체 장치용 리드 프레임 | |
| JPH10284674A (ja) | 半導体装置及びその製造方法 | |
| JPH08316371A (ja) | 樹脂封止型半導体装置 | |
| KR980012384A (ko) | 내부리드 선단이 차별화된 리드프레임 | |
| JP2004200719A (ja) | 半導体装置 |