JPH05251619A - 樹脂封止半導体装置およびその製造方法 - Google Patents
樹脂封止半導体装置およびその製造方法Info
- Publication number
- JPH05251619A JPH05251619A JP3288378A JP28837891A JPH05251619A JP H05251619 A JPH05251619 A JP H05251619A JP 3288378 A JP3288378 A JP 3288378A JP 28837891 A JP28837891 A JP 28837891A JP H05251619 A JPH05251619 A JP H05251619A
- Authority
- JP
- Japan
- Prior art keywords
- back surface
- frame
- semiconductor
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Abstract
(57)【要約】
【目的】 素子厚の増大によるエッジショートの発生を
なくし、高い量産性と実装密度の向上を図る。 【構成】 内部に半導体素子を搭載する半導体装置にお
いて、内部に実装される半導体素子２７の裏面の端部を
薄く形成する素子裏面端部２４と、フレームの枠状のダ
イパッド３０に前記素子裏面端部２４を掛け留めされる
半導体素子２７と、封止を行う樹脂３３を設ける。
なくし、高い量産性と実装密度の向上を図る。 【構成】 内部に半導体素子を搭載する半導体装置にお
いて、内部に実装される半導体素子２７の裏面の端部を
薄く形成する素子裏面端部２４と、フレームの枠状のダ
イパッド３０に前記素子裏面端部２４を掛け留めされる
半導体素子２７と、封止を行う樹脂３３を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、内部に半導体素子を実
装し、樹脂封止してなるモールド方式の半導体装置に係
り、特に表面実装用の薄型の半導体装置とその製造方法
に関するものである。
装し、樹脂封止してなるモールド方式の半導体装置に係
り、特に表面実装用の薄型の半導体装置とその製造方法
に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、特開昭５９−１７５７５３号に記載されるよう
なものがあった。すなわち、従来、半導体素子を極薄の
金属板を所定の形状にパターニングして得られたリード
フレームに搭載し、Ａｕワイヤ等の金属細線により配線
接続した後に、エポキシ等の安価な成形樹脂により封止
して得られるモールド方式の半導体装置は、低いコスト
で高い量産性が得られ、民生用の電子機器を中心に広く
用いられている。中でも、プリント基板に実装用の貫通
孔を設けずに、プリント基板表面に設けられたパターン
のみに接続搭載することを目的として開発されたＳＭＤ
（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ：表面実
装部品）タイプの半導体装置は、ＤＩＰ（Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）等の押入実装型の半導体
装置にとって代わり、全半導体装置の主流をなしてい
る。特に近年では極薄のプリント基板にメモリ系の半導
体装置を複数個搭載し、カード状に形成して使用される
所謂“メモリカード”が提唱され、それに用いられる特
殊なＳＭＤ型半導体装置として、図４に示されているよ
うな、Ｔ−ＳＯＰ（Ｔｈｉｎ−Ｓｍａｌｌ Ｏｕｔｌｉ
ｎｅ Ｐａｃｋａｇｅ）型半導体装置が開発実用化され
ている。
例えば、特開昭５９−１７５７５３号に記載されるよう
なものがあった。すなわち、従来、半導体素子を極薄の
金属板を所定の形状にパターニングして得られたリード
フレームに搭載し、Ａｕワイヤ等の金属細線により配線
接続した後に、エポキシ等の安価な成形樹脂により封止
して得られるモールド方式の半導体装置は、低いコスト
で高い量産性が得られ、民生用の電子機器を中心に広く
用いられている。中でも、プリント基板に実装用の貫通
孔を設けずに、プリント基板表面に設けられたパターン
のみに接続搭載することを目的として開発されたＳＭＤ
（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ：表面実
装部品）タイプの半導体装置は、ＤＩＰ（Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）等の押入実装型の半導体
装置にとって代わり、全半導体装置の主流をなしてい
る。特に近年では極薄のプリント基板にメモリ系の半導
体装置を複数個搭載し、カード状に形成して使用される
所謂“メモリカード”が提唱され、それに用いられる特
殊なＳＭＤ型半導体装置として、図４に示されているよ
うな、Ｔ−ＳＯＰ（Ｔｈｉｎ−Ｓｍａｌｌ Ｏｕｔｌｉ
ｎｅ Ｐａｃｋａｇｅ）型半導体装置が開発実用化され
ている。
【０００３】図４（ａ）において、半導体素子１はリー
ドフレーム２のうち素子搭載用に形成されたダイパッド
部３に図示されてはいないが、Ａｇペースト等の手法を
用いて接続固定され、ワイヤ４によりリード５に配線接
続される。その後、これも図示されてはいないが、モー
ルド金型等を用いてトランスファーモールド等の手段に
より、樹脂６により封止成形され、個片分割、端子処理
等を行なって完成される。
ドフレーム２のうち素子搭載用に形成されたダイパッド
部３に図示されてはいないが、Ａｇペースト等の手法を
用いて接続固定され、ワイヤ４によりリード５に配線接
続される。その後、これも図示されてはいないが、モー
ルド金型等を用いてトランスファーモールド等の手段に
より、樹脂６により封止成形され、個片分割、端子処理
等を行なって完成される。
【０００４】図４（ｂ）はその断面図である。前述のよ
うに、このＴ−ＳＯＰ型半導体装置は極薄のカードへの
搭載を目的として開発されたため、それ自体の厚さも通
常の半導体装置の半分程度と極めて薄く設計されている
が、半導体素子１は周知のように、円形状のシリコンの
薄板の表面に露光技術を持って、各素子を形成したもの
を分割して得られたものであるため、割れ易く、現状で
は一定以上の薄型化は困難であり、特に、近年では１回
あたりの処理数の増加を目的として、シリコン薄板の大
径化が計られており、素子の薄型化は益々もって困難を
極めている。それに反してワイヤ４はより低く配線され
る必要があるため、時には図示されるように、素子端部
への接触（所謂エッジショート）が発生する場合があっ
た。
うに、このＴ−ＳＯＰ型半導体装置は極薄のカードへの
搭載を目的として開発されたため、それ自体の厚さも通
常の半導体装置の半分程度と極めて薄く設計されている
が、半導体素子１は周知のように、円形状のシリコンの
薄板の表面に露光技術を持って、各素子を形成したもの
を分割して得られたものであるため、割れ易く、現状で
は一定以上の薄型化は困難であり、特に、近年では１回
あたりの処理数の増加を目的として、シリコン薄板の大
径化が計られており、素子の薄型化は益々もって困難を
極めている。それに反してワイヤ４はより低く配線され
る必要があるため、時には図示されるように、素子端部
への接触（所謂エッジショート）が発生する場合があっ
た。
【０００５】その解決策として、図４（ｃ）に示すよう
に、アイランド部３をあらかじめプレス加工等により下
方に配置（いわゆるダウンセット）したリードフレーム
７を用いる場合があるが、この場合、エッジショートの
発生は少なくなるが、ダイパッド部８下側の樹脂部分が
薄くなってしまい、プリント基板への実装の際の熱スト
レスによってクラック９が生じる懸念もあり、一定以上
のダウンセットは難しく、装置の薄型化は困難を極めて
いた。このため、上記文献では素子の搭載にリードフレ
ーム７よりはるかに薄い粘着テープを用いて諸問題の解
決を図っている。
に、アイランド部３をあらかじめプレス加工等により下
方に配置（いわゆるダウンセット）したリードフレーム
７を用いる場合があるが、この場合、エッジショートの
発生は少なくなるが、ダイパッド部８下側の樹脂部分が
薄くなってしまい、プリント基板への実装の際の熱スト
レスによってクラック９が生じる懸念もあり、一定以上
のダウンセットは難しく、装置の薄型化は困難を極めて
いた。このため、上記文献では素子の搭載にリードフレ
ーム７よりはるかに薄い粘着テープを用いて諸問題の解
決を図っている。
【０００６】すなわち、図５（ａ）において、リード１
０等を形成したリードフレーム１１の所定の位置には、
ポリイミド等の耐熱性の素材を用いた粘着テープ１２が
貼付されており、図５（ｂ）に示すように、半導体素子
１３はその粘着材により固定される。その後、ワイヤ１
４により配線接続され、破線により示されている範囲で
図示されていないが、モールド金型等を用いて樹脂１５
により封止成形する。その後、個片分割、端子処理等を
行なって完成させたものを示したのが、図６（ａ）、
（ｂ）であり、それぞれ、半導体素子１３はワイヤ１４
で配線され、樹脂１５で封止される。
０等を形成したリードフレーム１１の所定の位置には、
ポリイミド等の耐熱性の素材を用いた粘着テープ１２が
貼付されており、図５（ｂ）に示すように、半導体素子
１３はその粘着材により固定される。その後、ワイヤ１
４により配線接続され、破線により示されている範囲で
図示されていないが、モールド金型等を用いて樹脂１５
により封止成形する。その後、個片分割、端子処理等を
行なって完成させたものを示したのが、図６（ａ）、
（ｂ）であり、それぞれ、半導体素子１３はワイヤ１４
で配線され、樹脂１５で封止される。
【０００７】このようにして得られた半導体装置は、図
６（ｂ）に示すように、粘着テープ１２の厚さはフレー
ムの厚さに比べ薄いものであるため、結果的に装置全体
の厚さを抑えた構造にできるようにしている。
６（ｂ）に示すように、粘着テープ１２の厚さはフレー
ムの厚さに比べ薄いものであるため、結果的に装置全体
の厚さを抑えた構造にできるようにしている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記構
成の樹脂封止半導体装置では、前述した“エッジショー
ト”に対しての対策は何ら講じられておらず、将来的に
は素子自体の厚さは増大傾向（シリコン薄板の大径化傾
向）にあるため、かかる問題は益々顕著になってくるも
のと思われるほか、素子の厚さが増大すれば、当然、素
子上面の樹脂部分の厚さは減少方向となるため、ワイヤ
露出や信頼性の低下等、その他の問題点がクローズアッ
プしてきて、技術的課題も多く、満足できるものは得ら
れなかった。
成の樹脂封止半導体装置では、前述した“エッジショー
ト”に対しての対策は何ら講じられておらず、将来的に
は素子自体の厚さは増大傾向（シリコン薄板の大径化傾
向）にあるため、かかる問題は益々顕著になってくるも
のと思われるほか、素子の厚さが増大すれば、当然、素
子上面の樹脂部分の厚さは減少方向となるため、ワイヤ
露出や信頼性の低下等、その他の問題点がクローズアッ
プしてきて、技術的課題も多く、満足できるものは得ら
れなかった。
【０００９】本発明は、以上述べた素子厚の増大による
エッジショートの発生をなくし、高い量産性と実装密度
の優れた樹脂封止半導体装置及びその製造方法を提供す
ることを目的とする。
エッジショートの発生をなくし、高い量産性と実装密度
の優れた樹脂封止半導体装置及びその製造方法を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、内部に半導体素子を搭載する半導体装置
において、内部に実装される半導体素子の裏面の端部を
薄く形成する素子裏面端部と、フレームの枠状のダイパ
ッドに前記素子裏面端部を掛け留めされる半導体素子
と、封止を行う樹脂を設けるようにしたものである。
成するために、内部に半導体素子を搭載する半導体装置
において、内部に実装される半導体素子の裏面の端部を
薄く形成する素子裏面端部と、フレームの枠状のダイパ
ッドに前記素子裏面端部を掛け留めされる半導体素子
と、封止を行う樹脂を設けるようにしたものである。
【００１１】また、半導体ウエハの表面にフィルムを設
け、前記半導体ウエハの裏面に極厚のブレードにより凹
部を形成し、前記フィルムを除去し、半導体ウエハの裏
面にフィルムを設け、半導体ウエハの表面より薄いブレ
ードにより半導体ウエハを分離して半導体素子の裏面の
端部を薄く形成する素子裏面端部を形成し、フレームの
枠状のダイパッドに前記素子裏面端部を掛け留めし、樹
脂で封止するようにしたものである。
け、前記半導体ウエハの裏面に極厚のブレードにより凹
部を形成し、前記フィルムを除去し、半導体ウエハの裏
面にフィルムを設け、半導体ウエハの表面より薄いブレ
ードにより半導体ウエハを分離して半導体素子の裏面の
端部を薄く形成する素子裏面端部を形成し、フレームの
枠状のダイパッドに前記素子裏面端部を掛け留めし、樹
脂で封止するようにしたものである。
【００１２】更に、半導体ウエハの表面にフィルムを設
け、前記半導体ウエハの裏面に極厚のブレードにより凹
部を形成し、該凹部に接続固定材料を塗布し、該凹部を
分離して半導体素子の裏面の端部を薄く形成する素子裏
面端部を形成し、フレームの枠状のダイパッドに前記素
子裏面端部を掛け留めし、前記接続固定材料により前記
素子裏面端部をフレームの枠状のダイパッドに固定し、
樹脂で封止するようにしたものである。
け、前記半導体ウエハの裏面に極厚のブレードにより凹
部を形成し、該凹部に接続固定材料を塗布し、該凹部を
分離して半導体素子の裏面の端部を薄く形成する素子裏
面端部を形成し、フレームの枠状のダイパッドに前記素
子裏面端部を掛け留めし、前記接続固定材料により前記
素子裏面端部をフレームの枠状のダイパッドに固定し、
樹脂で封止するようにしたものである。
【００１３】
【作用】本発明によれば、上記のように、半導体素子の
素子裏面端部を薄く形成し、ダイパッドに掛け留めする
形で実装するようにしたので、ウエハの大径化による素
子厚の増大が生じたとしても、何ら支障なく素子の搭
載、接続が可能である。加えて特別な設備等は必要なく
通常の半導体装置の製造工程で用いることができ、コス
ト的に見てもポリイミドテープ等の高価な材料を使用す
る必要がない。
素子裏面端部を薄く形成し、ダイパッドに掛け留めする
形で実装するようにしたので、ウエハの大径化による素
子厚の増大が生じたとしても、何ら支障なく素子の搭
載、接続が可能である。加えて特別な設備等は必要なく
通常の半導体装置の製造工程で用いることができ、コス
ト的に見てもポリイミドテープ等の高価な材料を使用す
る必要がない。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す樹
脂封止半導体装置の製造工程図である。まず、図１
（ａ）において、２０は半導体素子が個片分割される前
の状態を示しており、所謂ウエハと呼称されるシリコン
ウエハである。このシリコンウエハ２０は電極パッド２
１等が形成された素子形成表面側を下にしてフィルム２
２に貼付される。その後、個片分割された後の半導体素
子の素子裏面端部に相当する部分を切削加工やエッチン
グ等の手段を用いて削除する。図は極厚のブレード２３
を用いて素子Ａ，Ｂの２列分を同時に加工した例を示し
たものであり、素子Ａ，Ｂの素子裏面端部２４は所定の
深さ分、凹部が削除加工される。
ながら詳細に説明する。図１は本発明の実施例を示す樹
脂封止半導体装置の製造工程図である。まず、図１
（ａ）において、２０は半導体素子が個片分割される前
の状態を示しており、所謂ウエハと呼称されるシリコン
ウエハである。このシリコンウエハ２０は電極パッド２
１等が形成された素子形成表面側を下にしてフィルム２
２に貼付される。その後、個片分割された後の半導体素
子の素子裏面端部に相当する部分を切削加工やエッチン
グ等の手段を用いて削除する。図は極厚のブレード２３
を用いて素子Ａ，Ｂの２列分を同時に加工した例を示し
たものであり、素子Ａ，Ｂの素子裏面端部２４は所定の
深さ分、凹部が削除加工される。
【００１５】次に、図１（ｂ）において、シリコンウエ
ハ２０は半導体装置の組立工程で通常行なわれている個
片分割加工を施される。これは、図１（ａ）に示すもの
と同様のフィルム２５に、今度は裏面側を下にして貼付
され、ブレード２６により切断分割され、個々の半導体
素子２７にするものである。図１（ｃ）は分割後の半導
体素子２７の外観を示したものである。電極パッド２１
及び素子裏面端部２４の状態が明らかである。
ハ２０は半導体装置の組立工程で通常行なわれている個
片分割加工を施される。これは、図１（ａ）に示すもの
と同様のフィルム２５に、今度は裏面側を下にして貼付
され、ブレード２６により切断分割され、個々の半導体
素子２７にするものである。図１（ｃ）は分割後の半導
体素子２７の外観を示したものである。電極パッド２１
及び素子裏面端部２４の状態が明らかである。
【００１６】次に、図２（ａ）において、リードフレー
ム２８にはリード２９や枠状のダイパッド３０がエッチ
ングあるいはプレス加工等の手段を用いて形成されてお
り、更に、枠状のダイパッド３０には素子搭載用の貫通
孔３１が設けられている。この貫通孔３１の形状は素子
の形状に合わせるのが望ましい。次に、図２（ｂ）にお
いて、半導体素子２７は素子裏面端部２４を枠状のダイ
パッド３０に掛け留め、貫通孔３１に嵌め込むような形
でＡｇペースト等を用いて接続固定される。その後、電
極パッド２１とリード２９はワイヤ３２を用いて接続さ
れ、破線により示されている範囲で図示されていない
が、モールド金型等を用いて樹脂３３により封止成形さ
れる。その後、個片分割、端子処理等を行なって完成し
た状態を示したのが、図３（ａ）、（ｂ）であり、枠状
のダイパッド３０に半導体素子２７の素子裏面端部２４
を掛け留めした後、樹脂３３で封止する。
ム２８にはリード２９や枠状のダイパッド３０がエッチ
ングあるいはプレス加工等の手段を用いて形成されてお
り、更に、枠状のダイパッド３０には素子搭載用の貫通
孔３１が設けられている。この貫通孔３１の形状は素子
の形状に合わせるのが望ましい。次に、図２（ｂ）にお
いて、半導体素子２７は素子裏面端部２４を枠状のダイ
パッド３０に掛け留め、貫通孔３１に嵌め込むような形
でＡｇペースト等を用いて接続固定される。その後、電
極パッド２１とリード２９はワイヤ３２を用いて接続さ
れ、破線により示されている範囲で図示されていない
が、モールド金型等を用いて樹脂３３により封止成形さ
れる。その後、個片分割、端子処理等を行なって完成し
た状態を示したのが、図３（ａ）、（ｂ）であり、枠状
のダイパッド３０に半導体素子２７の素子裏面端部２４
を掛け留めした後、樹脂３３で封止する。
【００１７】次に本発明の第２の実施例を図７を用いて
説明する。図７は本発明の第２の実施例を示す樹脂封止
半導体装置の要部工程図である。まず、図７（ａ）にお
いて、第１の実施例同様に、シリコンウエハ４０に切削
加工等の手法を用いて素子裏面端部４１の削除加工を施
したものである。この凹部となっている素子裏面端部４
１にダイパッド接続固定用材料４２を塗布し、予めＢス
テージ処理等を施しておく。
説明する。図７は本発明の第２の実施例を示す樹脂封止
半導体装置の要部工程図である。まず、図７（ａ）にお
いて、第１の実施例同様に、シリコンウエハ４０に切削
加工等の手法を用いて素子裏面端部４１の削除加工を施
したものである。この凹部となっている素子裏面端部４
１にダイパッド接続固定用材料４２を塗布し、予めＢス
テージ処理等を施しておく。
【００１８】その後、図７（ｂ）に示すように、個片分
割加工を施し、半導体素子４４を得る。次に、図７
（ｃ）に示すように、リードフレーム４５に搭載、配線
接続、封止成形等を施し、半導体素子４４の素子裏面端
部４１は、ダイパッド接続固定用材料４２により、枠状
のダイパッド４７に掛け留めを行った後に、樹脂４８に
より封止を行う。
割加工を施し、半導体素子４４を得る。次に、図７
（ｃ）に示すように、リードフレーム４５に搭載、配線
接続、封止成形等を施し、半導体素子４４の素子裏面端
部４１は、ダイパッド接続固定用材料４２により、枠状
のダイパッド４７に掛け留めを行った後に、樹脂４８に
より封止を行う。
【００１９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体素子の素子裏面端部を薄く形成し、ダイ
パッドに掛け留めして実装するようにしたので、ウエハ
の大径化による素子厚の増大が生じたとしても、何ら支
障なく素子の搭載、接続が可能である。
よれば、半導体素子の素子裏面端部を薄く形成し、ダイ
パッドに掛け留めして実装するようにしたので、ウエハ
の大径化による素子厚の増大が生じたとしても、何ら支
障なく素子の搭載、接続が可能である。
【００２１】また、特別な設備等は必要なく、通常の半
導体装置の製造工程で用いられているもので充分であ
り、コスト的に見ても、従来のように、ポリイミドテー
プ等の高価な材料を使用しないで済む。更に、接続固定
材料を用いて、半導体素子の素子裏面端部をダイパッド
に掛け留め固定することにより、確実で信頼性の高い実
装を行うとともに、組立工程の大幅簡略化を図ることが
できる。
導体装置の製造工程で用いられているもので充分であ
り、コスト的に見ても、従来のように、ポリイミドテー
プ等の高価な材料を使用しないで済む。更に、接続固定
材料を用いて、半導体素子の素子裏面端部をダイパッド
に掛け留め固定することにより、確実で信頼性の高い実
装を行うとともに、組立工程の大幅簡略化を図ることが
できる。
【図１】本発明の実施例を示す樹脂封止半導体装置の製
造工程図（その１）である。
造工程図（その１）である。
【図２】本発明の実施例を示す樹脂封止半導体装置の製
造工程図（その２）である。
造工程図（その２）である。
【図３】本発明の実施例を示す樹脂封止半導体装置の製
造工程図（その３）である。
造工程図（その３）である。
【図４】従来の半導体装置の製造工程図である。
【図５】従来の他の半導体装置の製造工程図（その１）
である。
である。
【図６】従来の他の半導体装置の製造工程図（その２）
である。
である。
【図７】本発明の他の実施例を示す樹脂封止半導体装置
の部分製造工程図である。
の部分製造工程図である。
２０，４０ シリコンウエハ ２１ 電極パッド ２２，２５ フィルム ２３，２６ ブレード ２４，４１ 素子裏面端部 ２７，４４ 半導体素子 ２８，４５ リードフレーム ２９ リード ３０，４７ 枠状のダイパッド ３１ 貫通孔 ３２ ワイヤ ３３，４８ 樹脂 ４２ ダイパッド接続固定用材料
Claims (3)
- 【請求項１】 内部に半導体素子を搭載する半導体装置
において、 （ａ）内部に実装される半導体素子の裏面の端部を薄く
形成する素子裏面端部と、 （ｂ）フレームの枠状のダイパッドに前記素子裏面端部
を掛け留めされる半導体素子と、 （ｃ）封止を行う樹脂を具備することを特徴とする樹脂
封止半導体装置。 - 【請求項２】（ａ）半導体ウエハの表面にフィルムを設
け、 （ｂ）前記半導体ウエハの裏面に極厚のブレードにより
凹部を形成し、 （ｃ）前記フィルムを除去し、半導体ウエハの裏面にフ
ィルムを設け、 （ｄ）前記半導体ウエハの表面より薄いブレードにより
前記半導体ウエハを分離して半導体素子の裏面の端部を
薄く形成する素子裏面端部を形成し、 （ｅ）フレームの枠状のダイパッドに前記素子裏面端部
を掛け留めし、 （ｆ）樹脂で封止することを特徴とする樹脂封止半導体
装置の製造方法。 - 【請求項３】（ａ）半導体ウエハの表面にフィルムを設
け、 （ｂ）前記半導体ウエハの裏面に極厚のブレードにより
凹部を形成し、 （ｃ）該凹部に接続固定材料を塗布し、 （ｄ）該凹部を分離して前記半導体素子の裏面の端部を
薄く形成する素子裏面端部を形成し、 （ｅ）フレームの枠状のダイパッドに前記素子裏面端部
を掛け留めし、 （ｆ）前記接続固定材料により前記素子裏面端部をフレ
ームの枠状のダイパッドに固定し、 （ｇ）樹脂で封止することを特徴とする樹脂封止半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288378A JPH05251619A (ja) | 1991-11-05 | 1991-11-05 | 樹脂封止半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288378A JPH05251619A (ja) | 1991-11-05 | 1991-11-05 | 樹脂封止半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251619A true JPH05251619A (ja) | 1993-09-28 |
Family
ID=17729429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3288378A Pending JPH05251619A (ja) | 1991-11-05 | 1991-11-05 | 樹脂封止半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251619A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009014956A1 (en) * | 2007-07-24 | 2009-01-29 | Micron Technology, Inc. | Semiconductor dies with recesses, associated leadframes, and associated systems and methods |
| US7816750B2 (en) | 2007-07-24 | 2010-10-19 | Aptina Imaging Corporation | Thin semiconductor die packages and associated systems and methods |
| US11348888B2 (en) | 2018-11-20 | 2022-05-31 | Canon Kabushiki Kaisha | Electronic component and device |
-
1991
- 1991-11-05 JP JP3288378A patent/JPH05251619A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009014956A1 (en) * | 2007-07-24 | 2009-01-29 | Micron Technology, Inc. | Semiconductor dies with recesses, associated leadframes, and associated systems and methods |
| US7816750B2 (en) | 2007-07-24 | 2010-10-19 | Aptina Imaging Corporation | Thin semiconductor die packages and associated systems and methods |
| US10074599B2 (en) | 2007-07-24 | 2018-09-11 | Micron Technology, Inc. | Semiconductor dies with recesses, associated leadframes, and associated systems and methods |
| US10431531B2 (en) | 2007-07-24 | 2019-10-01 | Micron Technology, Inc. | Semiconductor dies with recesses, associated leadframes, and associated systems and methods |
| US11348888B2 (en) | 2018-11-20 | 2022-05-31 | Canon Kabushiki Kaisha | Electronic component and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW558819B (en) | Leadframe, method of manufacturing the same, and method of manufacturing a semiconductor device using the same | |
| KR900002908B1 (ko) | 수지 봉지형 반도체 장치 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JP2001326316A (ja) | 樹脂封止型半導体装置用フレーム | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2897479B2 (ja) | リードフレーム | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR100333386B1 (ko) | 칩 스캐일 패키지 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH08213545A (ja) | 半導体装置 | |
| KR940010548B1 (ko) | 반도체 리드 프레임 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JPH0720924Y2 (ja) | 半導体装置 | |
| KR100373138B1 (ko) | 와이어본딩을 위한 리드프레임상의 도금부 제조 방법 | |
| JPH0547985A (ja) | 半導体装置の製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JPH0661378A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990928 |